JP4955384B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4955384B2
JP4955384B2 JP2006511767A JP2006511767A JP4955384B2 JP 4955384 B2 JP4955384 B2 JP 4955384B2 JP 2006511767 A JP2006511767 A JP 2006511767A JP 2006511767 A JP2006511767 A JP 2006511767A JP 4955384 B2 JP4955384 B2 JP 4955384B2
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
wiring
electrode
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006511767A
Other languages
English (en)
Other versions
JPWO2005096365A1 (ja
Inventor
尚孝 黒田
昌宏 田能村
直人 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Renesas Electronics Corp
Original Assignee
NEC Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Renesas Electronics Corp filed Critical NEC Corp
Priority to JP2006511767A priority Critical patent/JP4955384B2/ja
Publication of JPWO2005096365A1 publication Critical patent/JPWO2005096365A1/ja
Application granted granted Critical
Publication of JP4955384B2 publication Critical patent/JP4955384B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関するものである。
携帯電話などの携帯通信端末に使用される高周波電力増幅器（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ：以下、ＰＡと略す）は通信中継点から離れた位置においても良好な通信が可能となるように高出力が要求されている。
高周波電力増幅器に使用される半導体装置は、ＩＩＩ−Ｖ族化合物半導体系の金属半導体電界効果トランジスタ（ＭＥＳ ＦＥＴ：Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ、以下、ＭＥＳＦＥＴと略す）あるいは、ＭＥＳＦＥＴの高周波特性およびノイズ特性を改善したＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、以下、ＨＥＭＴと略す）と称されるトランジスタ（以下、ＭＥＳＦＥＴおよびＨＥＭＴを合わせて、ＦＥＴと称する場合がある）、あるいは、ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以下、ＨＢＴと略す）を基本構成単位としたトランジスタを複数個用いた高出力半導体装置（パワートランジスタ）が使用されていた。
一方で、携帯端末においては高機能かつ低価格化が進んでおり、端末内のＰＡに対しても小型化、低価格化の要求が強い。このような携帯端末用ＰＡには、上述の高出力半導体装置をＩＣ化したＰＡが要求され、混集積回路装置（ＨＩＣ：Ｈｙｂｒｉｄ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）やＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）が使用されている。
トランジスタとしてＨＢＴは、ＦＥＴに比べて、出力電流密度が高く、チップ面積の縮小に有利であり、且つ単一電源で動作することが可能であるため、小型化・低価格化が強く要求されている携帯端末用の電力増幅器への応用に特に適しており、最近の高周波電力増幅器に使用されるトランジスタとしては、ＨＢＴを用いたものが主流となっている。
その一方で、ＨＢＴは、その出力電流密度の高さに起因して、トランジスタの発熱密度も高くなる。それゆえ、高電力で動作するＨＢＴの性能は、ＨＢＴが搭載される半導体装置において消耗される電力によって著しく制限される。ＨＢＴは自己発熱により接合温度上昇が生じ、温度上昇に伴ってコレクタ電流が増加する。このコレクタ電流増加が、さらなる接合温度上昇を招くという正帰還現象が生じ、最終的には熱暴走に至る場合があった。
熱暴走を防止するため、通常はエミッタあるいはベースと直列にバラスト抵抗と呼ばれる抵抗を挿入することで電流の安定化を図っている。しかしながらバラスト抵抗の値が大きいと電気的な特性が悪化するという問題がある。
また、ＦＥＴの場合も、トランジスタの自己発熱によりチャネル温度が上昇すると移動度が低下する。それにより相互コンダクタンスｇｍが低下し、ｇｍの低下がオン抵抗の増大を引き起こす。このオン抵抗の増大により出力及び効率が低下するという問題が生じる。
高出力を得るためには、ＦＥＴの場合は、ゲート幅を、ＨＢＴの場合は、エミッタ面積を大きくする必要がある。単純にゲート幅あるいはエミッタ面積を大きくすると、出力効率の悪化、チップ面積の増大等種々の問題が生じる為に、基本構成単位としたトランジスタ多数個をある間隔をもって並べて並列動作させている。基本構成単位としたトランジスタは、１つ又は複数のトランジスタをユニットとすることもできるので、以下、基本構成単位としたトランジスタを単位トランジスタと称する。尚、実施の形態では説明を簡略化するために単位トランジスタは、１つのトランジスタで構成したもので説明を行っている。
単位トランジスタを複数用いたマルチセル構造の半導体装置では、単位トランジスタを１列あるいはｎ行ｍ列のマトリックス形状に並べる等の並べ方がある。
多数の単位トランジスタを並べた場合、中央部に位置する単位トランジスタは、自己発熱による温度上昇に加え、他の単位トランジスタからの熱干渉による温度上昇が、端部に位置する単位トランジスタよりも大きくなる。そのためマルチセル構造の半導体装置では中央部の単位トランジスタは半導体基板の端部の単位トランジスタよりも高温になり、温度アンバランスが生じて電気的な特性が悪化するという問題も生じ、更に、ＨＢＴでは、発熱の正帰還現象により熱暴走しやすくなるという問題がある。このために高出力半導体装置ではトランジスタで発生した熱を効率よく逃がす構造の開発が急務であり、従来から種々の手法が提案されている。
その手法の１つとして、基板の厚みを薄くするという手法が提案されている。この手法によれば、トランジスタで発生した熱が基板を通って基板の裏面に至るまでの経路を短くすることができるので、当該経路の熱抵抗を低減することができる。
しかしながら、基板を薄くする手法では、チップの機械的強度が損なわれるという問題がある。例えば、ＧａＡｓ等の熱伝導率の比較的小さな化合物半導体を基板として用いた場合では、基板の厚さを５０μｍ以下まで薄くしないと熱抵抗を効果的に低減することができない。しかしながら、このような薄い基板厚ではチップの機械的強度を充分に確保することは困難である。
これに対して、特開平８−２７９５６２号公報には、これとは別の方法で、熱抵抗を低減することのできる半導体装置が開示されている。図１４を参照しつつ、同文献に記載された半導体装置について説明する。半導体装置１００は、複数のＨＢＴと、各ＨＢＴに隣接して設けられた複数のバイアホール１０２を備えている。また、各ＨＢＴのエミッタ電極１０４は、エアブリッジ配線１０６を介してバイアホール１０２に接続されている。半導体装置１００において、ＨＢＴで発生した熱の一部は、エアブリッジ配線１０６及びバイアホール１０２を通って、基板の裏面に設けられたＰＨＳ１０８へと放散される。
特開平８−２７９５６２号公報 特開平１１−２７４３８１号公報
しかしながら、図１４の半導体装置では、３０μｍの厚さの基板を貫通する多くのバイアホールを設け、エミッタからの発熱をＰＨＳに逃がしているので熱放散は十分に行われている。しかしながら、バイアホールを形成する為には、図１４から明らかなように、エミッタ電極よりもはるかに大きな面積（通常、数１０μｍ角）の開口を形成する必要があり、そのため、チップ面積が増大してしまうという問題がある。各ＨＢＴの近傍にそれぞれバイアホールを配置する場合、バイアホールを設けるだけで半導体装置として非常に大きな面積が必要となり、半導体装置のチップ面積の増大につながってしまう。更に、多数のＨＢＴの近傍に多くのバイアホールが配置されると、基板厚さ３０μｍのチップの機械的強度がさらに弱くなってしまうという課題があった。
特開平１１−２７４３８１号公報には、バイアホールを用いずに熱抵抗を低減する別の手法が開示されている。図１５を用いて、同文献に記載された半導体装置について説明する。半導体装置１２０は、複数のＨＢＴと、各ＨＢＴのエミッタ電極１２２にエアブリッジ配線１２４を介して接続された複数の放熱板１２６とを備えている。これらの放熱板１２６は、金属製で、絶縁膜１２８を介して半絶縁性半導体層１３０に設けられている。半導体装置１２０で、ＨＢＴで発生した熱の一部は、エアブリッジ配線１２４を通じて放熱板１２６に伝えられ、放熱板１２６から基板へと放散される。
図１５の半導体装置では、エミッタ電極と繋がる放熱板とＨＢＴのコレクタを絶縁するために絶縁領域が形成されている。しかしながら、この絶縁領域を形成する際には絶縁領域とコレクタ電極間にプロセス上のマージンを取る必要がある。更には絶縁領域上に放熱板形成する際にもマージンをとっておく必要がある。例えばＧａＡｓの場合、図１８に示すように絶縁領域の間隔が小さくなるとリーク電流が増大する傾向にあり、例えば、３Ｖ動作においては１０μｍ程度のマージンが必要になる。これらのことから、コレクタ電極と放熱板との距離が増大し、チップの小型化には適していない。
本発明は、上記事情に鑑みてなされたものであり、チップ面積の大型化を抑制しつつ、充分に高い放熱性能を有した半導体装置を提供することを目的とする。
本発明の半導体装置は、以下の構成よりなるものである。
本発明の第１の態様になる半導体装置は、
半導体基板上に形成されたサブコレクタ層、
該サブコレクタ層上に順次形成されたコレクタ層、ベース層及びエミッタ層を有するバイポーラトランジスタ、及び
前記バイポーラトランジスタで発生した熱を、前記バイポーラトランジスタの電極に接続される配線を介して前記半導体基板に放散する放熱手段を有する半導体装置であって、
前記放熱手段は、前記サブコレクタ層上に形成され、前記バイポーラトランジスタと離間されたダイオードであり、該ダイオードの少なくとも一端が前記配線に接続されていることを特徴とする。
ここで、前記配線は、複数の前記バイポーラトランジスタにおいて、それぞれ同一機能を有する電極間を接続していることが好ましく、特にエミッタ電極であることが好ましい。
前記ダイオードは、ｐｎ接合ダイオードあるいはショットキーダイオードであることが好ましい。
ｐｎ接合ダイオードでは、前記バイポーラトランジスタを構成するコレクタ層及びベース層と同材料で構成されるｎ型導電層とｐ型導電層とを有していることが好ましい。
ショットキーダイオードでは、前記バイポーラトランジスタのコレクタ層と同材料で構成される導電層と、該導電層上に形成され、該導電層とショットキー障壁を形成する金属層とから形成されていることが好ましく、前記延在する配線に接続された金属電極を有している場合には、金属電極は、前記ダイオードの導電層と接する側の金属層が、前記導電層とショットキー障壁を形成し、前記導電層と前記延在する配線とが直接接触している場合には、前記配線の少なくとも前記導電層と接する側の金属層が、前記導電層とショットキー障壁を形成している。
上記の半導体装置では、１つ又は複数の前記バイポーラトランジスタを単位バイポーラトランジスタとし、前記ダイオードが隣接する単位バイポーラトランジスタ間に配されており、さらには、前記複数の単位バイポーラトランジスタが一定の配列を持って前記半導体基板上に形成されており、その配列端の少なくとも一方にも前記ダイオードが形成されていることを特徴とする。
前記複数の単位バイポーラトランジスタが一定の配列を持って前記半導体基板上に形成されており、前記配列の比較的中央部に位置する前記放熱手段の領域面積が、前記配列の比較的端部に位置する前記放熱手段の領域面積よりも大きくすることが好ましい。
前記複数の単位バイポーラトランジスタが一定方向に配置される場合、前記放熱手段の領域上の前記配線が、前記一定方向に直交する方向に延在させても良い。前記一定方向に直交する方向に延在した配線の端部においてパッド電極に接続されていても良い。
前記放熱手段の領域面積を変えるには、前記配列方向に平行な方向の長さ、前記配列方向に直交する方向の長さ、あるいは両方を変えることにより実施することができる。
また、放熱手段は、単位バイポーラトランジスタ間に形成する以外に、トランジスタ配列の外側、すなわち、前記配線を、前記配列と直交する方向の少なくとも一方に延在させ、前記放熱手段を、前記延在した配線下に形成しても良い。
前記配線は、エアブリッジ配線としても良いが、前記配線が、前記バイポーラトランジスタおよび前記放熱手段を覆う絶縁膜上に形成され、前記絶縁膜に設けた開口部を介して前記バイポーラトランジスタの電極および前記放熱手段と接続されていることは好ましい。
本発明の第２の態様になる半導体装置は、
半導体基板上に形成されたサブコレクタ層、
該サブコレクタ層上に順次形成されたコレクタ層、ベース層及びエミッタ層を有するバイポーラトランジスタ、及び
前記バイポーラトランジスタで発生した熱を、前記バイポーラトランジスタの電極に接続される配線を介して前記半導体基板に放散する放熱手段
を有する半導体装置であって、
前記放熱手段は、前記サブコレクタ層上に形成された金属層と該金属層上に延在する配線との間に絶縁層を挟んで形成されるＭＩＭ容量であることを特徴とする。
ここで、前記配線は、第１の態様と同様に、複数の前記バイポーラトランジスタにおいて、それぞれ同一機能を有する電極間を接続していることが好ましく、特にエミッタ電極であることが好ましい。
絶縁膜は、比誘電率が、３．０以下であることが好ましく、多孔質膜であっても良い。
上記の半導体装置では、１つ又は複数の前記バイポーラトランジスタを単位バイポーラトランジスタとし、前記ダイオードが隣接する単位バイポーラトランジスタ間に配されており、さらには、前記複数の単位バイポーラトランジスタが一定の配列を持って前記半導体基板上に形成されており、その配列端の少なくとも一方にも前記ダイオードが形成されていることを特徴とする。
前記複数の単位バイポーラトランジスタが一定の配列を持って前記半導体基板上に形成されており、前記配列の比較的中央部に位置する前記放熱手段の領域面積が、前記配列の比較的端部に位置する前記放熱手段の領域面積よりも大きくすることが好ましい。
前記複数の単位バイポーラトランジスタが一定方向に配置される場合、前記放熱手段の領域上の前記配線が、前記一定方向に直交する方向に延在させても良い。前記一定方向に直交する方向に延在した配線の端部においてパッド電極に接続されていても良い。
前記放熱手段の領域面積を変えるには、前記配列方向に平行な方向の長さ、前記配列方向に直交する方向の長さ、あるいは両方を変えることにより実施することができる。
また、放熱手段は、単位バイポーラトランジスタ間に形成する以外に、トランジスタ配列の外側、すなわち、前記配線を、前記配列と直交する方向の少なくとも一方に延在させ、前記放熱手段を、前記延在した配線下に形成しても良い。
本発明の第３の態様になる半導体装置は、
半導体基板上に
複数の単位トランジスタと、
前記単位トランジスタで発生した熱を前記半導体基板へ放散する複数の放熱手段と
を有する半導体装置であって、
前記複数の単位トランジスタの比較的中央部に位置する前記放熱手段の領域面積が、前記複数の単位トランジスタの比較的端部に位置する前記放熱手段の領域面積よりも大きいことを特徴とする。
前記複数の単位トランジスタが一定方向に配置され、前記放熱手段の領域が、前記一定方向に直交する方向に延在していることは好ましい。
特に、前記単位トランジスタが、電界効果トランジスタであり、前記放熱手段が、前記電界効果トランジスタを構成するソース電極、ドレイン電極又はその両方であることが好ましく、前記放熱手段が電界効果トランジスタを構成するソース電極であり、複数の電界効果トランジスタの前記ソース電極が共通する配線によって接続されていることがより好ましい。
本発明の半導体装置は、単位トランジスタで発生した熱が配線を通じて放熱手段へと伝えられ、その放熱手段からも半導体基板に放散される。この放熱手段は、配線と基板との間を電気的に絶縁する機能を有し、従来技術のようにチップ面積の増大に繋がる絶縁領域を設ける必要がない。このため、本発明に係る半導体装置は、高い放熱性能を有するとともに、チップ面積の増大を抑制することができる。ここで、「配線と基板との間を電気的に絶縁する」とは、単位トランジスタに電圧を印加した状態で、配線と単位トランジスタを形成する導電体との間に接続される放熱手段が熱を配線から導電層を介して基板の裏面に放散し、且つ、電気的には、配線と導電層間で非導通状態にあることを意味し、例えば、放熱手段がダイオードの場合、ダイオードに逆方向の電圧が印加された状態となるので、耐圧を越えた電圧が印加されない場合は電流がほとんど流れない状態となることをいう。放熱手段が容量素子であれば、単位トランジスタに印加される電圧では、容量素子に電流が流れることはない。
この半導体装置においては、単位トランジスタで発生した熱は、単位トランジスタから直接に半導体基板に放散される以外に、配線を通じて放熱手段へと伝えられ、放熱手段を介しても半導体基板に放散される。これにより、この半導体装置は、高い放熱性能を有する。しかも、上述した図１４に記載の半導体装置のようにバイアホールを通じて放熱する場合とは異なり、チップ面積の増大を抑制することができる。
従って、本発明によれば、チップ面積の大型化を抑制しつつ、充分に高い放熱性能を有した半導体装置が実現される。
また、放熱手段の領域面積を、トランジスタ列の中央部ほど大きくすることにより、熱干渉の影響により特に高温になる中央部の単位トランジスタへのセル間熱干渉を低減できるため、複数の単位トランジスタ間における接合温度の均一化および電流密度の均一化を図ることができる。
以下、図面を参照しつつ、本発明による半導体装置の好適な実施の形態について詳細に説明する。なお、ここでいう半導体装置とは、高出力半導体装置および高出力半導体装置を含むＭＭＩＣのような集積回路化された半導体集積回路装置も含むものとする、また、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１の実施の形態）
図１は、本発明による半導体装置の第１の実施の形態を示す断面図である。また、図２は、本発明による半導体装置の第１の実施の形態を示す平面図である。図１は、図２のＩ−Ｉ線に沿った断面を示している。
本実施の形態の半導体装置１は、半絶縁性の半導体基板上にｎｐｎ型のＨＢＴを複数個形成した、いわゆるマルチセル構成の高出力半導体装置である。半導体基板として半絶縁性の半導体基板を用いた例で説明しているがｎ型の半導体基板を用いることもでき、また、ｎｐｎ型のＨＢＴに換えてｐｎｐ型のＨＢＴを用いることもできることは言うまでもない。
図１に示す半導体装置１は、半絶縁性の半導体基板１０の（００１）面上に形成されたサブコレクタ層１２と、サブコレクタ層１２上に１次元的に交互に配列された、単位トランジスタとなるＨＢＴ２０と放熱手段としてのｐｎ接合ダイオード３０とで構成されている。ＨＢＴのコレクタは、サブコレクタ層１２上に形成されたコレクタ層２１とサブコレクタ層１２上でコレクタ層２１の両脇に形成されたコレクタ電極２２で構成されている。各コレクタ層２１上には、ベース層２３が形成されている。ベース層２３上には、エミッタ層２４が形成され、ベース層２３上のエミッタ層２４の両脇にベース電極２５が形成されている。さらに、エミッタ層２４上には、キャップ層２６、及びエミッタ電極２７が順に形成されている。エミッタ電極２７のサイズ（半導体基板１０表面に平行な面内における面積）は、３μｍ×２０μｍとした。
尚、サブコレクタ層１２は、オーミックコンタクトを取りやすくするために不純物濃度をコレクタ層よりも高く設定した層である。
尚、本実施の形態では、ダイオード３０は、サブコレクタ層１２上の各ＨＢＴ２０の互いに隣り合う２つのＨＢＴ２０の間、及びＨＢＴ２０の配列方向（図２中の左右方向）の両端に配されている。これにより、ＨＢＴ２０とダイオード３０とが、上記配列方向に沿って交互に配置された構成となっている。なお、ダイオード３０は、各ＨＢＴ２０の少なくとも片側に配置されていても良い。
コレクタ電極２２は、サブコレクタ層１２と、ベース電極２５は、ベース層２３と、エミッタ電極２７は、キャップ層２６とオーミック接合を形成している。尚、本実施の形態では、エミッタまたはベースと直列に形成されているバラスト抵抗は省略しているが、必要に応じ適宜形成することができることは言うまでもない。
放熱手段は、サブコレクタ層１２上に形成されたｎ型層３２、ｎ型層３２上に形成されたｐ型層３４、ｐ型層３４上に形成されたアノード電極３６で構成されたｐｎ接合ダイオード３０である。本実施の形態では、ｎ型層３２は、ＨＢＴのコレクタ層２１と同じ層で構成され、ｐ型層３４は、ＨＢＴのベース層２３と同じ層で構成され、アノード電極は、ＨＢＴのベース電極と同じメタルで構成されているので、放熱手段３０は、ＨＢＴを形成する工程と同じ工程で形成することができる。ダイオード３０のサイズ（基板１０表面に平行な面内における面積）は、５μｍ×２０μｍとした。
これらのコレクタ層２１、コレクタ電極２２、ベース層２３、エミッタ層２４、ベース電極２５、キャップ層２６及びエミッタ電極２７によりＨＢＴ２０が構成されている。ここで、本実施の形態で用いた各層の材料の組み合わせの一例を示すが、必ずしもこの条件でなくとも問題ないことは言うまでもない。
サブコレクタ層１２：ＧａＡｓ（ｎ型）
不純物濃度：３×１０１８／ｃｍ３
膜厚：５００ｎｍ
コレクタ層２１：ＧａＡｓ（ｎ型）
不純物濃度：３×１０１６／ｃｍ３
膜厚：７００ｎｍ
コレクタ電極２２：ＡｕＧｅ／Ｎｉ／Ａｕ
膜厚：５０/５０/３００ｎｍ
ベース層２３：ＧａＡｓ（ｐ型）
不純物濃度：４×１０１９／ｃｍ３
膜厚：８０ｎｍ
エミッタ層２４：ＡｌＧａＡｓ（ｎ型）
不純物濃度：５×１０１７／ｃｍ３
膜厚：１５０ｎｍ
ベース電極２５：Ｔｉ／Ｐｔ／Ａｕ
膜厚：５０/５０/１００ｎｍ
キャップ層２６：ＩｎＧａＡｓ（ｎ型）
不純物濃度：２×１０１９／ｃｍ３
膜厚：１００ｎｍ
エミッタ電極２７：ＷＳｉ
膜厚：２００ｎｍ
絶縁膜４４：シリコン酸化膜（ＳｉＯ２）
膜厚：１０００ｎｍ
尚、サブコレクタ層１２は、コレクタ電極とオーミック接合する為不純物濃度を高くした層である。
ＨＢＴ２０およびダイオード３０を覆うように絶縁膜４４が形成され、各エミッタを接続する共通エミッタ配線４２が形成されている。共通エミッタ配線４２は、ダイオード３０上の絶縁膜４４に形成した開口部を介してダイオード３０のアノード電極３６と接続されている。
本実施形態のＨＢＴはｎｐｎ型のＨＢＴであるので、エミッタ電極２７には−の電圧が、コレクタ電極２２には＋の電圧が印加されており、ｐ型層３４には−の電圧が印加され、ｎ型層３２には＋の電圧が印加される。この結果、ダイオード３０には逆方向の電圧が印加された状態となり、配線４２とサブコレクタ層１２とは、熱的には結合し、電気的に絶縁されている。なお、配線４２の材料として、Ａｕを用いた。
絶縁膜４４は、シリコン酸化膜を使ったが、シリコン酸化物以外でも、シリコン窒化膜、ＳｉＯＮ膜、ＳｉＯＣ膜、アルミニウム窒化膜、ベンゾシクロブテン（ＢＣＢ）、水素化シルセスキオキサン（ＨＳＱ）膜、アルキルシルセスキオキサン（ＭＳＱ）膜、又は水素化アルキルシルセスキオキサン（ＨＯＳＰ）膜等を用いることができる。また、これらの材料を組み合わせて用い２層以上から構成される絶縁膜としても勿論良い。共通エミッタ配線４２は、エミッタ電極２７からの熱の一部を伝導する。伝導された熱の一部は、共通エミッタ配線４２と接する絶縁膜４４を介して半導体基板１０へと放散される。
ダイオード３０は、エミッタ電極２７から共通エミッタ配線４２を通じて伝わってきた熱を半導体基板１０へ放散する放熱手段として機能する。それ以外にも、ｎ型層３２がサブコレクタ層１２を介してＨＢＴ２０のコレクタ層２１と接続されているため、このダイオード３０は、ＨＢＴ２０のエミッタ−コレクタ間に並列接続された保護ダイオードとしても機能する。
ＨＢＴのコレクタ電極２２とダイオード３０のｎ型層３２とは同一電位である。本実施例の場合、コレクタ電極２２とダイオード３０のｎ型層３２との間隔は狭くてもまったく問題ないので、放熱手段となるダイオード３０を形成しても位置に対するマージンを大きくとる必要がなくチップ面積を小さくすることができる。続いて、半導体装置１の熱の伝達経路を、図３を用いて説明する。
図３は、半導体装置１における熱の流れを模式的に示す図である。図３に示すように、ＨＢＴ２０は、主にベース−コレクタ間接合付近の領域Ｄで熱を発生する。発生した熱は、ＨＢＴ２０から直接に半導体基板１０に放散される（矢印Ａ１参照）他、共通エミッタ配線４２を通じてダイオード３０へと伝えられる。電気的には共通エミッタ配線４２とサブコレクタ層１２とはダイオード３０により絶縁されているが、熱的には配線とサブコレクタ層１２と結合しているので、エミッタ電極２７からの熱は共通エミッタ配線４２、ダイオード３０を介し半導体基板１０に放散される（矢印Ａ２参照）。
尚、半導体基板１０に放熱された熱は、半導体基板１０の温度が低い裏面側に放熱され、半導体装置の裏面に設けられた放熱部材を介して半導体装置の外部に熱を放散することは言うまでもない。半導体パッケージの放熱板に半導体装置を固着する方法としては、金−シリコン、金−ゲルマニウムあるいは金−錫等の合金を用いることが多いが、これ以外の材料を用いてもよいことは言うまでもない。
本実施形態の場合、共通エミッタ配線４２が半導体基板１０と直接つながっていないが、厚さ１２００ｎｍのｎ型層および厚さ８０ｎｍのｐ型層を介して基板と接続されているだけであるので、半導体基板の厚さ５０μｍから見れば無視できるものであり、絶縁膜を介して接続されている従来技術に比べて効率よく熱が基板に放散されている。
なお、本実施の形態において放熱用ダイオードとＨＢＴ間を基板までエッチングで除去した構造でも勿論良く、これでも本発明の放熱機能は損なわれない。
特に本実施の形態では、ＨＢＴ２０とダイオード３０との間に絶縁膜４４が設けられており、共通エミッタ配線４２が絶縁膜４４に接触するように形成されている。このため、ＨＢＴ２０で発生した熱は、共通エミッタ配線４２から絶縁膜４４にも伝えられ（矢印Ａ３参照）、絶縁膜４４からも半導体基板１０に放熱される。これにより、半導体装置１の放熱性能が一層向上している。
尚、共通エミッタ配線４２をエアブリッジ配線とすると、共通エミッタ配線４２の熱が絶縁膜４４と接触することによる熱放散の効果は失われるが、ダイオード３０を介して熱放散されるので、共通エミッタ配線４２をエアブリッジ配線とすることも可能である。
なお、本実施の形態においては、全ての放熱手段にダイオード３０を用いているが、後述の他の放熱手段と組み合わせることも可能であることは言うまでもない。
絶縁膜４４として、従来のシリコン酸化膜（比誘電率３．９〜４．５）等よりも低誘電率（ｌｏｗ−Ｋ）材料を用いた場合、絶縁膜４４に発生する寄生容量を充分に低く抑えることができる。具体的には、絶縁膜４４の比誘電率は、３．０以下であることが好ましい。このような低誘電率材料としては、例えば、ＳｉＯＣ、ＢＣＢ、ＨＳＱ、ＭＳＱ及びＨＯＳＰ等が該当する。
絶縁膜４４として、多孔質膜（ポーラス膜）を用いた場合、低誘電率の絶縁膜４４を容易に実現することができる。このような多孔質膜とすることが可能な絶縁膜としては、例えば、ＳｉＯＣ及びＭＳＱ等が挙げられる。
本実施の形態では、サブコレクタ層１２は、図２の配線が形成されている領域の下に連続して形成されている例を示しているが、サブコレクタ層１２は、単位トランジスタ領域２０および、ｐｎ接合ダイオードが形成されるダイオード領域３０にのみ形成されていてもよい。本実施の形態では、半絶縁性のＧａＡｓからなる半導体基板１０上に、エピタキシャル成長法を用いて、ｎ型のＧａＡｓからなるサブコレクタ層１２、ｎ型のＧａＡｓからなるコレクタ層２１、ｐ型のＧａＡｓからなるベース層２３、ｎ型のＡｌＧａＡｓからなるエミッタ層２４およびｎ型のＩｎＧａＡｓからなるキャップ層２６をこの順にエピタキシャル成長法を用いて形成した後、デバイス構造をフォトリソグラフィー法とエッチング法を用いて形成している。
本実施の形態において、ｐｎ接合ダイオードに用いるエピタキシャル層が、基板上に形成された、サブコレクタ層１２、コレクタ層２１、ベース層２３を用いて形成することができる。従って、ｐｎ接合ダイオードに用いるエピタキシャル層を別の工程で成長する必要がない。
本実施の形態では、アノード電極３６をベース層２３上に形成しているが、ベース層２３と配線とがオーミック接触を形成できるのであればアノード電極３６を設けずに配線を直接ベース層２３と接触させてもよいことは言うまでもない。
（第２の実施の形態）
図４は、本発明による半導体装置の第２の実施の形態を示す断面図である。半導体装置１ａおいて半導体装置１と相違するのは、ダイオード５０の構成である。半導体装置１ａのその他の構成は、半導体装置１と同様である。ダイオード５０は、サブコレクタ層１２上に順に積層されたｎ型層５２及びショットキー電極５４により構成されるショットキー接合ダイオードであり、放熱手段及び保護ダイオードの機能を兼ね備えるものである。ｎ型層５２は、図１のｎ型層３２と同様に、ＨＢＴ２０のコレクタ層２１と同一の組成を有している。ショットキー電極５４は、共通エミッタ配線４２を介してエミッタ電極２７に接続されている。
ショットキー金属としては、チタン、アルミニウムまたはタンタル等の金属を用いることができる。チタンをショットキー金属として用いた場合、ショットキー電極５４の構成は、例えばＴｉ／Ｐｔ／Ａｕ電極を用いることができる。
本実施の形態のＨＢＴはｎｐｎ型のＨＢＴであるので、エミッタ電極２７には−の電圧が、コレクタ電極２２には＋の電圧が印加されており、ダイオード５０のショットキー電極には−の電圧が印加されている。そのため、ダイオード５０には逆方向の電圧が印加された状態となり、共通エミッタ配線４２とサブコレクタ層１２とは電気的に絶縁されている。
半導体装置１ａにおいても、ＨＢＴ２０において発生した熱は、ＨＢＴ２０から直接に半導体基板１０に放散される他、共通エミッタ配線４２を通じてダイオード５０へと伝えられ、そのダイオード５０からも半導体基板１０に放散される。これにより、半導体装置１ａは、高い放熱性能を有する。さらに、ダイオード５０が設けられているため、過大なサージ電流がＨＢＴ２０に流れるのを防止できる。これにより、静電破壊耐性に優れた半導体装置１ａが実現されている。ここで、ショットキー接合ダイオードは、ｐｎ接合ダイオードに比して、ターンオン電圧が低いため、静電破壊に対する保護ダイオードとして特に好適に機能させることができる。
第１および第２の実施の形態では、放熱手段としてｐｎ接合ダイオードとショットキー接合ダイオードの例を示したが、他のダイオード、例えばＰＩＮダイオード等であってもｐｎ接合ダイオードまたはショットキー接合ダイオードに換えて用いることができることは言うまでもない。
ｐｎ接合ダイオードとショットキー接合ダイオードは、ＨＢＴで使用する層を用いることができるので工程を増加することなくダイオードを形成することができるという効果が有る。更に、第１および第２の実施の形態における放熱手段である共通エミッタ配線４２とサブコレクタ層１２との間のダイオードはＧａＡｓ層で構成されている。このような半導体膜は、シリコン酸化膜に比べ約５０倍熱伝導度が良く、本実施形態のようにシリコン酸化膜のような絶縁膜を介さずに配線からの熱を基板に拡散させることができるので効果的に熱を半導体基板に伝達させることができる。
（第３の実施の形態）
図５は、本発明による半導体装置の第３の実施の形態を示す断面図である。また、図６は、本発明による半導体装置の第３の実施の形態を示す平面図である。半導体装置２において、半導体基板１０上には、複数のＨＢＴ２０と複数の放熱手段６０とが１次元的に交互に配置されている。ＨＢＴ２０の構成は、図１に示すものと同様である。
放熱手段６０は、サブコレクタ層１２上に形成された金属膜６２、及び金属膜６２上の絶縁膜４４により構成されている。この絶縁膜４４は、図１に示すものと同様のものである。つまり、絶縁膜４４のうち金属膜６２上に設けられた部分が、放熱手段６０の一部として機能している。放熱手段６０の絶縁膜４４は、共通エミッタ配線４２を介してＨＢＴ２０のエミッタ電極２７に接続されている。換言すれば、金属膜６２と共通エミッタ配線４２との間に絶縁膜４４が介在し、ＭＩＭ容量（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ Ｃａｐａｃｉｔｏｒ）が形成されている。これにより、金属膜６２と共通エミッタ配線４２とは、絶縁膜４４を介して熱的に結合されているが、電気的には絶縁された状態となっている。なお、金属膜６２の厚さは、例えば４００ｎｍである。また、金属膜６２上の絶縁膜４４の厚さは、例えば４００ｎｍである。なおこの絶縁膜の厚さは熱及びＲＦ的な観点から設計されるものである。
また、図６に示すように、半導体基板１０上の放熱手段６０が設けられた領域において、比較的中央部に位置する金属膜６２は、比較的端部に位置する金属膜６２に比して、サブコレクタ層１２との接触面積が大きくなっている。具体的には、ＨＢＴ２０の配列方向に沿って、両端部から中央部に向かうに連れて、金属膜６２の面積が徐々に大きくなっている。本実施の形態では、ＨＢＴ２０の配列方向の長さを変えることにより、各金属膜６２の面積を変えている。各金属膜６２のサイズの一例を示すと、最も中央部に近い金属膜６２ａが１５μｍ×２０μｍ、次に中央部に近い金属膜６２ｂが１０μｍ×２０μｍ、最も端部に近い金属膜６２ｃが５μｍ×２０μｍである。
続いて、半導体装置２の効果を説明する。半導体装置２においては、ＨＢＴ２０において発生した熱は、ＨＢＴ２０から直接に半導体基板１０に放散される他、共通エミッタ配線４２を通じて放熱手段６０へと伝えられ、その放熱手段６０からも半導体基板１０に放散される。これにより、半導体装置２は、高い放熱性能を有する。しかも、上述した図１４に記載の半導体装置のようにバイアホールを通じて放熱する場合とは異なり、チップ面積の増大を抑制することができる。以上のように、チップ面積の増大を抑制しつつ充分に高い放熱性能を有する半導体装置２が実現されている。
さらに、半導体基板１０上に複数設けられた放熱手段６０は、比較的中央部に位置するものの方が、比較的端部に位置するものよりもサブコレクタ層１２との接触面積が大きくなっている。これにより、熱干渉の影響により特に高温になる中央部のＨＢＴ２０からの放熱効率を高めることができるため、複数のＨＢＴ間における温度の均一化および電流密度の均一化を図ることができる。したがって、ＨＢＴ２０の性能の劣化が抑制され、信頼性に優れた半導体装置２が実現されている。なお、本実施の形態においては、金属膜及び絶縁膜からなる放熱手段を用いたが、他の放熱手段を用いてもよい。例えば、図１又は図４で説明したようなダイオードを用いてもよく、その場合にも上述の効果が奏される。
尚、本実施の形態においても、第１の実施の形態あるいは第２の実施の形態と同様に容量素子を形成する領域と単位トランジスタを形成する領域のサブコレクタ層１２を離間することができることは言うまでもない。
また、金属膜６２と共通エミッタ配線４２との間に絶縁膜４４を介在させることにより、容易な構成で、ＨＢＴ２０のエミッタ−コレクタ間のショートを防止している。これに対して、絶縁膜４４を介在させることなく、サブコレクタ層１２上の金属膜６２と共通エミッタ配線４２とを電気的に接続させた場合には、エミッタ−コレクタ間を絶縁するために、
１．サブコレクタ層１２にイオン注入して絶縁領域を設ける。
２．サブコレクタ層１２を除去する。
必要がある。
サブコレクタ層１２にイオン注入して絶縁領域を設ける場合も、サブコレクタ層１２を除去する場合も、金属膜がサブコレクタ層と接することがない様に、金属膜の寸法に対し、絶縁領域あるいはサブコレクタ層の除去面積を大きくする必要があり、マルチフィンガータイプ、すなわち単位トランジスタをｎ×ｍ行列状に配置する場合、チップの面積が大きくなるので、本実施例の構造の方が面積的に有利である。
本実施の形態においては、配線４２とベース電極・コレクタ電極とを絶縁する絶縁膜４４の一部を、放熱手段６０の絶縁膜として用いているため、半導体装置２の製造工程を増加することがない。なお、放熱手段６０の絶縁膜の厚さは、先に例示した４００ｎｍに限られず、金属膜６２と共通エミッタ配線４２とが電気的に絶縁しつつ熱的に結合し得る厚さであれば、任意である。この厚さは、好ましくは１０〜５０００ｎｍ、より好ましくは５０〜１０００ｎｍ、さらに好ましくは１００〜５００ｎｍとされる。
なお、本実施の形態においては、共通エミッタ配線４２から絶縁膜４４を介して金属膜６２に熱を放散させているが、このような絶縁膜４４を介した放熱は、必ずしも金属膜６２上だけでなく、半導体基板１０（或いはサブコレクタ層１２）上に直接行うこともできる。すなわち、図７に示すように、共通エミッタ配線４２を半導体基板１０上の放熱手段６２ａ、６２ｂ、６２ｃが形成されている領域で、ＨＢＴ２０の配列方向と直交する方向に延在させた延在配線４２ａとしている。ＨＢＴ２０で発生した熱は、放熱手段６２ａ、６２ｂ、６２ｃに共通エミッタ配線４２を介して放散され、更に、配列方向と直交する方向に延在する配線４２ａにも拡散する。延在配線４２ａの熱は、延在配線４２ａと接触する絶縁膜４４を介して半導体基板１０に拡散される。
つまり、共通エミッタ配線４２に拡散された熱は、延在配線４２ａの面積を広くすることで半導体基板１０に熱を拡散することができる。延在配線４２ａの端部を広げる、あるいは図７に示すようにパッド電極７４と接続することもでき、この場合、配線４２ａの面積が広がり半導体装置１の熱抵抗を一層低減させることができる。尚、図７では、サブコレクタ層１２は、第１および第２の実施の形態と同様に、配線下の略単位トランジスタが形成されている領域にのみに形成されているが、延在配線４２ａの下にも延在するように形成してもよいことは言うまでもない。
（第４の実施の形態）
図８は、本発明による半導体装置の第４の実施の形態を示す平面図である。半導体装置２ａにおいては、半導体装置２と同様に、複数のＨＢＴ２０と複数の放熱手段６０とが１次元的に交互に配置されているとともに、半導体基板１０上の放熱手段６０が設けられた領域で、比較的中央部に位置する金属膜６２ａは、比較的端部に位置する金属膜６２ｂ、６２ｃに比して、サブコレクタ層１２との接触面積が大きくなっている（幅は同一であるが長さが異なっている）。本実施の形態においては、ＨＢＴ２０の配列方向に直交する方向の長さを変えることにより各金属膜６２の面積を変えている点で、半導体装置２と相違している。
図８では、サブコレクタ層１２と金属膜６２ａ、６２ｂ、６２ｃが接続されるように、サブコレクタ層１２を金属膜６２ａ、６２ｂ、６２ｃが連続して配置された方向に対し直交する方向に延在させている。
図８の場合、配線の中央部の放熱手段となる金属膜の面積は端部に比べ中央部で大きくなっているが、単位トランジスタ間の間隔は同じ間隔である。尚、本実施の形態においても前述の実施の形態の放熱手段の構造を用いることができることは言うまでもなく、更に、第１および第２の実施の形態のｐｎ接合ダイオードあるいはショットキー接合ダイオードを、後述の図８のように、延在配線４２ａの下にも延在するように形成してもよいことは言うまでもない。
上記構成の半導体装置２ａにおいても、半導体装置２と同様に、高い放熱性能を実現するとともに、複数のＨＢＴ間における温度の均一化および電流密度の均一化を図ることができる。
（第５の実施の形態）
図９は、本発明による半導体装置の第５の実施の形態を示す平面図である。半導体装置２ｂにおいては、半導体装置２と同様に、複数の単位トランジスタとなるＨＢＴ２０と複数の放熱手段６０とが１次元的に交互に配置されているとともに、半導体基板１０上の放熱手段６０が設けられた領域において、比較的中央部に位置する金属膜６２は、比較的端部に位置する金属膜６２に比して、サブコレクタ層１２との接触面積が大きくなっている。本実施の形態においては、各金属膜６２の面積を、幅（ＨＢＴ２０の配列方向）及び長さ（前記配列方向と直交する方向）を共に変えることにより変えている点で、何れか一方だけを変えている半導体装置２及び半導体装置２ａと相違している。尚、本実施の形態においても前述の実施の形態と同様に変形が行えることは言うまでもない。
上記構成の半導体装置２ｂにおいても、半導体装置２と同様に、高い放熱性能を実現するとともに、複数のＨＢＴ間における温度の均一化および電流密度の均一化を図ることができる。
本発明による半導体装置は、上述の実施の形態に示したものに限られず、様々な変形が可能である。例えば、上記実施の形態では、全てのＨＢＴ２０についてその両脇に放熱手段が配される構成を示したが、図１０に示すように、ｎ（≧２）個のＨＢＴを一単位として、各単位の両脇に放熱手段６０を配してもよい。換言すれば、ＨＢＴ２０の配列方向に沿って、ＨＢＴｎ個おきに放熱手段６０を設けてもよい。中心となるＨＢＴから順に１個、２個・・おきに放熱手段を設けてもよく、この例示以外の配置も行えることは言うまでもない。
図１０の例では、ｎ＝２であり、この場合もＨＢＴ２０それぞれの近傍に、放熱手段６０が配置されていると言える。なお、図１０において、放熱手段６０は、図６等に示したように面積が相異なっていてもよく、同じ面積であってもよい。
また、上記実施の形態では、隣り合う２つのＨＢＴ２０の間に加えて、ＨＢＴ２０の配列方向の両端にも放熱手段を設ける構成を示したが、図１１に示すように、ＨＢＴ２０の配列方向の両端には放熱手段を設けない構成としてもよい。
ＨＢＴ２０の配列方向に沿って、共通エミッタ配線４２の下に放熱手段が設けられる構成を示したが、図１２に示すように、ＨＢＴ２０の配列方向の紙面上側及び／または下側、すなわち、配列方向と直交する方向の少なくとも一方に配線４２を延在させ、その下に放熱手段６０を設けてもよい。図１２に示す例では、配列方向の下側一方にのみ放熱手段を設けている。尚、本実施の形態においても前述の実施の形態と同様に変形が行えることは言うまでもない。
ＨＢＴ２０の数が３つ又は４つの場合を示したが、ＨＢＴ２０の数は、これらの値に限らず、いくつであってもよい。
エミッタ／ベース／コレクタの組み合わせがＡｌＧａＡｓ／ＧａＡｓ／ＧａＡｓであるＨＢＴ２０を示したが、ＩｎＧａＰ／ＧａＡｓ／ＧａＡｓ、ＩｎＰ／ＩｎＧａＡｓ／ＩｎＧａＡｓ、ＩｎＰ／ＩｎＧａＡｓ／ＩｎＰ等の他のＧａＡｓ系及びＩｎＰ系ＨＢＴや、Ｓｉ／ＳｉＧｅ／Ｓｉ、ＳｉＣ／ＳｉＧｅ／Ｓｉ、ＳｉＣ／Ｓｉ／Ｓｉ等のＳｉ系ＨＢＴ等であってもよい。
半導体基板１０としてＧａＡｓ基板を示したが、ＩｎＰ等の他の化合物半導体基板、絶縁体基板、Ｓｉ基板、ＳＯＩ基板又はＳＯＳ基板等であってもよい。
また、上記実施の形態において、ＨＢＴ２０のエミッタ電極２７を接地するため、半導体基板１０にバイアホールを形成し、該バイアホールを金属で埋め込んでも良い。バイアホール製造方法は従来技術等に記載される通常のメッキ法を用いて裏面の金属層を形成する際に埋め込むことができるが、メッキの厚さをバイアホールの開口径の１／２未満の厚さにすれば、バイアホールの側壁に形成される金属（通常、金が用いられる）でバイアホールを完全に埋めこむことがないので半導体基板にかかる応力を低減することができる。メッキの厚さは、放熱の観点からはバイアホールが完全に埋め込まれる厚さであるほうが良いが、半導体装置に応力が加わらない範囲でできるだけ厚いことが好ましく、バイアホールの開口径の１／１０以上の厚さであることがより好ましく、バイアホールの開口径の１／５以上の厚さであることが更に好ましい。
バイアホールは、例えば、図１３に示すように、ＨＢＴ２０の配列方向の両端部に形成してもよい。この場合、エミッタ電極２７は、共通エミッタ配線４２及びバイアホール用のパッド電極８２を介してバイアホール８０と電気的に接続される。
上記実施の形態では、個々のＨＢＴとして、いわゆるダブルベース／シングルエミッタという構成を示したが、その他の構成であってもよい。例えば、図１６（ａ）に示すシングルベース／ダブルエミッタでもよく、図１６（ｂ）に示すトリプルベース／ダブルエミッタでもよい。
（第６の実施の形態）
図１７（ａ）は、本実施の形態のレイアウトを示す平面図で、本実施の形態では、説明を簡略化するために、ＦＥＴとしてＭＥＳＦＥＴを用いて説明する。図１７（ｂ）は、図１７（ａ）のＩ−Ｉの断面を断面図である。
図１７（ａ）では、半導体基板９６上に形成されたＭＥＳＦＥＴの電極が示されている。ゲート電極９０は、一端で共通電極に接続し、その両側にドレイン電極９１とソース電極９２とが形成されている。ＭＥＳＦＥＴの場合は、連続してソース・ドレインおよびゲート電極が形成されているが、点線Ｂで囲われた部分で単位トランジスタが形成されている。
図１７（ａ）では、ソース電極９２とドレイン電極９１とがトランジスタ列の中央部に位置する電極の面積が大きく、トランジスタ列の端部に行くに従って面積が小さくなっている。従来の全ての電極の面積が同じ場合と異なり、トランジスタ列の中央部の電極面積を端部の電極面積よりも広く形成してあるので、ＦＥＴの活性領域の温度が、トランジスタ列中央部で端部よりも高くなることがなくなる。
ソース電極９２あるいはドレイン電極９１のうち一方の電極のトランジスタ列の中央部の電極面積が、トランジスタ列の端部の電極面積よりも狭い場合でも同様の効果を持つことはいうまでもない。
図１７（ｂ）では、半導体基板９６上に活性層９５が形成され、さらにその上にゲート電極９０、ソース電極９２およびドレイン電極９１が形成され、ゲート電極９０、ソース電極９２およびドレイン電極９１を覆うように形成されたシリコン酸化膜からなる絶縁膜９３のソース電極９２上に形成された開口を介してソース電極が配線９４を介して連続して接続されている。
ソース電極９２間が配線９４を介して接続されているために、熱の伝導性が改善される。その結果、ソース電極９２が配線９４を介して接続されていない場合と比べ、発熱部Ｃからの熱の放散が改善される。
尚、エピタキシャル層は模式的に記載したために簡略化しているが、ＭＥＳＦＥＴの場合、エピタキシャル層は、半導体基板側から、バッファ層、チャネル層、及びコンタクト層の順に形成されている。
ゲート電極は、アクティブ層上に、ソース電極およびドレイン電極はコンタクト層上に形成されている。
ＨＥＭＴの場合、半導体基板から順に、バッファ層、チャネル層、電子供給層が形成され、電子供給層上にはゲート電極が形成されている。さらに電子供給層上には２層のキャップ層が形成され、上層のキャップ層は下層のキャップ層の不純物濃度よりも高い不純物濃度となっている。
キャップ層は、ゲート電極部分が一部エッチングで除去されたリセス構造であることが多い。キャップ層上に、ソース電極およびドレイン電極がそれぞれ形成されている。
ゲート長、ゲート・ソース間隔、ゲート・ドレイン間隔は、例えばそれぞれ０．７μｍ、１．０μｍ、１．５μｍとすることができる。
また、本実施例において、ソース電極を２以上に分割してゲート電極に近いほうを吸熱用とし、遠い電極を放熱用としても良い。この場合、放熱用電極はショットキー電極であっても勿論良い。
尚、本発明は上述の実施の形態以外に、本発明の技術思想内で種々の変形が可能であることは言うまでもない。
本発明による半導体装置の第１の実施の形態を示す模式的断面図である。 本発明による半導体装置の第１の実施の形態を示す模式的平面図である。 半導体装置１の効果を説明するための図である。 本発明による半導体装置の第２の実施の形態を示す模式的断面図である。 本発明による半導体装置の第３の実施の形態を示す模式的断面図である。 本発明による半導体装置の第３の実施の形態を示す模式的平面図である。 半導体装置２の変形例を説明するための模式的平面図である。 本発明による半導体装置の第４の実施の形態を示す模式的平面図である。 本発明による半導体装置の第５の実施の形態を示す模式的平面図である。 実施の形態に係る半導体装置の変形例を説明するための模式的平面図である。 実施の形態に係る半導体装置の変形例を説明するための模式的平面図である。 実施の形態に係る半導体装置の変形例を説明するための模式的平面図である。 実施の形態に係る半導体装置におけるバイアホールの配置例を説明するための模式的平面図である。 従来の半導体装置を示す模式的断面図である。 従来の半導体装置を示す模式的断面図である。 実施の形態に係る半導体装置の変形例を説明するための模式的平面図である。 第６の実施の形態を示す模式的平面図および模式的断面図である。 絶縁領域の間隔とリーク電流の関係を示す図である。
符号の説明
１ 半導体装置
１ａ 半導体装置
２ 半導体装置
２ａ 半導体装置
２ｂ 半導体装置
１０ 半導体基板
１２ サブコレクタ層
２０ ＨＢＴ
２１ コレクタ層
２２ コレクタ電極
２３ ベース層
２４ エミッタ層
２５ ベース電極
２６ キャップ層
２７ エミッタ電極
３０ ダイオード
３２ ｎ型層
３４ ｐ型層
３６ アノード電極
４２ 配線
４４ 絶縁膜
５０ ダイオード
５２ ｎ型層
５４ ショットキー電極
６０ 放熱手段
６２ 金属膜
６２ａ 金属膜
６２ｂ 金属膜
６２ｃ 金属膜
７４ パッド電極
８０ バイアホール
８２ パッド電極
９０ ゲート電極
９１ ドレイン電極
９２ ソース電極
９３ 絶縁膜
９４ 配線
９５ 活性層
９６ 半導体基板

Claims (31)

  1. 半導体基板上に形成されたサブコレクタ層、
    該サブコレクタ層上に順次形成されたコレクタ層、ベース層及びエミッタ層を有するバイポーラトランジスタ、及び
    前記バイポーラトランジスタで発生した熱を、前記バイポーラトランジスタの電極に接続される配線を介して前記半導体基板に放散する放熱手段を有する半導体装置であって、
    前記放熱手段は、前記サブコレクタ層上に形成され、前記バイポーラトランジスタと離間されたダイオードであり、該ダイオードの少なくとも一端が前記配線に接続されており、
    １つ又は複数の前記バイポーラトランジスタを単位バイポーラトランジスタとし、前記ダイオードが隣接する単位バイポーラトランジスタ間に配されており、
    前記複数の単位バイポーラトランジスタが一定の配列を持って前記半導体基板上に形成されており、前記配列の比較的中央部に位置する前記放熱手段の領域面積が、前記配列の比較的端部に位置する前記放熱手段の領域面積よりも大きいことを特徴とする半導体装置。
  2. 前記配線は、複数の前記バイポーラトランジスタにおいて、それぞれ同一機能を有する電極間を接続していることを特徴とする請求項１に記載の半導体装置。
  3. 前記バイポーラトランジスタの同一機能を有する電極がエミッタ電極である請求項２に記載の半導体装置。
  4. 前記ダイオードは、ｐｎ接合ダイオードである請求項１に記載の半導体装置。
  5. 前記ｐｎ接合ダイオードは、前記バイポーラトランジスタを構成するコレクタ層及びベース層と同材料で構成されるｎ型導電層とｐ型導電層とを有する請求項４に記載の半導体装置。
  6. 前記ダイオードは、ショットキーダイオードである請求項１に記載の半導体装置。
  7. 前記ショットキーダイオードが、前記バイポーラトランジスタのコレクタ層と同材料で構成される導電層と、該導電層上に形成され、該導電層とショットキー障壁を形成する金属層とから形成されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記ショットキーダイオードは前記延在する配線に接続された金属電極を有し、該金属電極は、前記ダイオードの導電層と接する側の金属層が、前記導電層とショットキー障壁を形成することを特徴とする請求項７に記載の半導体装置。
  9. 前記導電層と前記延在する配線とが直接接触し、前記配線の少なくとも前記導電層と接する側の金属層が、前記導電層とショットキー障壁を形成することを特徴とする請求項７に記載の半導体装置。
  10. 前記複数の単位バイポーラトランジスタが一定の配列を持って前記半導体基板上に形成されており、その配列端の少なくとも一方に前記ダイオードが形成されていることを特徴とする請求項１〜９のいずれかに記載の半導体装置。
  11. 前記複数の単位バイポーラトランジスタが一定方向に配置され、前記放熱手段の領域上の前記配線が、前記一定方向に直交する方向に延在していることを特徴とする請求項１〜１０のいずれかにに記載の半導体装置。
  12. 前記配線は、前記一定方向に直交する方向に延在した端部においてパッド電極に接続されていることを特徴とする請求項１１に記載の半導体装置。
  13. 前記放熱手段は、前記配列方向に平行な方向の長さを変えることにより領域面積を変えている請求項１〜１２のいずれかに記載の半導体装置。
  14. 前記放熱手段は、前記配列方向に直交する方向の長さを変えることにより領域面積を変えている請求項１〜１２のいずれかに記載の半導体装置。
  15. 前記放熱手段は、前記配列方向に平行な方向の長さと直交する方向の長さの両方を変えることにより領域面積を変えている請求項１〜１２のいずれかに記載の半導体装置。
  16. 前記複数のバイポーラトランジスタが一定の配列を持って前記半導体基板上に形成され、前記配線が、前記配列と直交する方向の少なくとも一方に延在しており、前記放熱手段は、前記延在した配線下に形成されていることを特徴とする請求項１〜９のいずれかに記載の半導体装置。
  17. 前記配線が、前記バイポーラトランジスタおよび前記放熱手段を覆う絶縁膜上に形成され、前記絶縁膜に設けた開口部を介して前記バイポーラトランジスタの電極および前記放熱手段と接続されていることを特徴とする請求項１〜１６のいずれかに記載の半導体装置。
  18. 半導体基板上に形成されたサブコレクタ層、
    該サブコレクタ層上に順次形成されたコレクタ層、ベース層及びエミッタ層を有するバイポーラトランジスタ、及び
    前記バイポーラトランジスタで発生した熱を、前記バイポーラトランジスタの電極に接続される配線を介して前記半導体基板に放散する放熱手段
    を有する半導体装置であって、
    前記放熱手段は、前記サブコレクタ層上に形成された、前記バイポーラトランジスタのコレクタ電極とは異なる金属層と、該金属層上に延在する配線との間に絶縁層を挟んで形成されるＭＩＭ容量であることを特徴とする半導体装置。
  19. 前記配線は、複数の前記バイポーラトランジスタにおいて、それぞれ同一機能を有する電極間を接続していることを特徴とする請求項１８に記載の半導体装置。
  20. 前記バイポーラトランジスタの同一機能を有する電極がエミッタ電極である請求項１９に記載の半導体装置。
  21. 前記絶縁膜の比誘電率が、３．０以下であることを特徴とする請求項１８〜１９のいずれかに記載の半導体装置。
  22. 前記絶縁膜が、多孔質膜であることを特徴とする請求項２１に記載の半導体装置。
  23. １つ又は複数の前記バイポーラトランジスタを単位バイポーラトランジスタとし、前記放熱手段が隣接する単位バイポーラ間に配されていることを特徴とする請求項１８〜２２のいずれかに記載の半導体装置。
  24. 前記複数のバイポーラトランジスタが一定の配列を持って前記半導体基板上に形成されており、その配列端の少なくとも一方に前記放熱手段が形成されていることを特徴とする請求項２３に記載の半導体装置。
  25. 前記複数のバイポーラトランジスタが一定の配列を持って前記半導体基板上に形成されており、前記配列の比較的中央部に位置する前記放熱手段の領域面積が、前記複数の単位バイポーラトランジスタの比較的端部に位置する領域面積よりも大きいことを特徴とする請求項２３〜２４のいずれかに記載の半導体装置。
  26. 前記複数の単位バイポーラトランジスタが一定方向に配置され、前記放熱手段の領域上の前記配線が、前記一定方向に直交する方向に延在していることを特徴とする請求項２５に記載の半導体装置。
  27. 前記配線は、前記一定方向に直交する方向に延在した端部においてパッド電極に接続されていることを特徴とする請求項２６に記載の半導体装置。
  28. 前記放熱手段は、前記配列方向に平行な方向の長さを変えることにより領域面積を変えている請求項２５〜２７のいずれかに記載の半導体装置。
  29. 前記放熱手段は、前記配列方向に直交する方向の長さを変えることにより領域面積を変えている請求項２５〜２７のいずれかに記載の半導体装置。
  30. 前記放熱手段は、前記配列方向に平行な方向の長さと直交する方向の長さの両方を変えることにより領域面積を変えている請求項２５〜２７のいずれかに記載の半導体装置。
  31. 前記複数のバイポーラトランジスタが一定の配列を持って前記半導体基板上に形成されており、前記配線が、前記配列と直交する方向の少なくとも一方に延在しており、前記放熱手段は、前記延在した配線下に形成されていることを特徴とする請求項１８〜２２のいずれかに記載の半導体装置。
JP2006511767A 2004-03-30 2005-03-30 半導体装置 Expired - Fee Related JP4955384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006511767A JP4955384B2 (ja) 2004-03-30 2005-03-30 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004098911 2004-03-30
JP2004098911 2004-03-30
PCT/JP2005/006165 WO2005096365A1 (ja) 2004-03-30 2005-03-30 半導体装置
JP2006511767A JP4955384B2 (ja) 2004-03-30 2005-03-30 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2005096365A1 JPWO2005096365A1 (ja) 2008-02-21
JP4955384B2 true JP4955384B2 (ja) 2012-06-20

Family

ID=35064071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006511767A Expired - Fee Related JP4955384B2 (ja) 2004-03-30 2005-03-30 半導体装置

Country Status (4)

Country Link
US (1) US7741700B2 (ja)
JP (1) JP4955384B2 (ja)
CN (1) CN1961412B (ja)
WO (1) WO2005096365A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007533133A (ja) 2004-04-07 2007-11-15 ティンギ テクノロジーズ プライベート リミテッド 半導体発光ダイオード上での反射層の作製
SG131803A1 (en) * 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
SG133432A1 (en) 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
SG140512A1 (en) 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
FR2924271B1 (fr) * 2007-11-27 2010-09-03 Picogiga Internat Dispositif electronique a champ electrique controle
CN102246283B (zh) * 2008-10-21 2014-08-06 瑞萨电子株式会社 双极晶体管
US20100181847A1 (en) 2009-01-22 2010-07-22 Shen-Yu Huang Method for reducing supply voltage drop in digital circuit block and related layout architecture
KR101020993B1 (ko) * 2009-03-10 2011-03-09 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
JP5017303B2 (ja) * 2009-03-25 2012-09-05 株式会社東芝 半導体装置
US8969973B2 (en) * 2010-07-02 2015-03-03 Win Semiconductors Corp. Multi-gate semiconductor devices
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US9461153B2 (en) * 2011-11-16 2016-10-04 Skyworks Solutions, Inc. Devices and methods related to a barrier for metallization of a gallium based semiconductor
US8912577B2 (en) * 2012-09-19 2014-12-16 The United States Of America As Represented By The Secretary Of The Army Distributed heating transistor devices providing reduced self-heating
JP6134119B2 (ja) * 2012-10-05 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
US9214423B2 (en) * 2013-03-15 2015-12-15 Semiconductor Components Industries, Llc Method of forming a HEMT semiconductor device and structure therefor
US9837324B2 (en) 2013-11-12 2017-12-05 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having improved on-resistance performance
US11901243B2 (en) * 2013-11-12 2024-02-13 Skyworks Solutions, Inc. Methods related to radio-frequency switching devices having improved voltage handling capability
JP6260307B2 (ja) * 2014-01-30 2018-01-17 住友電気工業株式会社 半導体装置
JP2015233089A (ja) * 2014-06-10 2015-12-24 株式会社サイオクス 化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子
US11508834B2 (en) * 2014-11-27 2022-11-22 Murata Manufacturing Co., Ltd. Compound semiconductor device
US20160169833A1 (en) * 2014-12-11 2016-06-16 International Business Machines Corporation Biosensor based on heterojunction bipolar transistor
US20160372396A1 (en) * 2015-06-22 2016-12-22 Globalfoundries Inc. Chip packages with reduced temperature variation
US9905678B2 (en) 2016-02-17 2018-02-27 Qorvo Us, Inc. Semiconductor device with multiple HBTs having different emitter ballast resistances
CN105871328A (zh) * 2016-06-03 2016-08-17 浙江人和光伏科技有限公司 一种太阳能电池用接线盒
CN107092117B (zh) * 2017-06-29 2019-11-12 京东方科技集团股份有限公司 显示面板及提高显示面板显示质量的方法
JP2019054120A (ja) 2017-09-15 2019-04-04 株式会社村田製作所 バイポーラトランジスタ及び高周波パワーアンプモジュール
US10847436B2 (en) * 2017-10-11 2020-11-24 Murata Manufacturing Co., Ltd. Power amplifier module
JP2019149485A (ja) * 2018-02-27 2019-09-05 株式会社村田製作所 半導体装置
TWI747145B (zh) * 2019-03-19 2021-11-21 日商村田製作所股份有限公司 半導體裝置及放大器模組
JP2022080639A (ja) * 2020-11-18 2022-05-30 株式会社村田製作所 半導体装置
CN114497234B (zh) * 2022-01-25 2022-12-06 先之科半导体科技(东莞)有限公司 一种低损耗小体积的肖特基二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187367A (ja) * 1997-09-12 1999-03-30 Nec Corp 半導体装置
JP2000307000A (ja) * 1999-04-22 2000-11-02 Toshiba Corp 半導体装置
JP2004055820A (ja) * 2002-07-19 2004-02-19 Anritsu Corp 半導体集積回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5556670A (en) 1978-10-23 1980-04-25 Sharp Corp Solar cell
JPH02292853A (ja) * 1989-05-02 1990-12-04 Toshiba Corp 化合物半導体集積回路およびその製造方法
JP2590718B2 (ja) * 1993-12-21 1997-03-12 日本電気株式会社 バイポーラトランジスタ
JPH08279562A (ja) 1994-07-20 1996-10-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
JPH08227896A (ja) 1995-02-20 1996-09-03 Fujitsu Ltd ヘテロ接合バイポーラトランジスタ
JP3595080B2 (ja) 1995-11-27 2004-12-02 三菱電機株式会社 バイポーラトランジスタ
JPH10125616A (ja) 1996-10-22 1998-05-15 Meidensha Corp パワートランジスタ
JPH10144801A (ja) 1996-11-14 1998-05-29 Toshiba Corp 半導体装置
JPH11274381A (ja) 1998-03-26 1999-10-08 Mitsubishi Electric Corp バイポーラトランジスタ装置の放熱構造
JP2000277530A (ja) 1999-03-25 2000-10-06 Hitachi Ltd 半導体装置及びその製造方法
JP4438133B2 (ja) 1999-08-19 2010-03-24 シャープ株式会社 ヘテロ接合型バイポーラトランジスタおよびその製造方法
JP3450242B2 (ja) * 1999-11-26 2003-09-22 Ｎｅｃエレクトロニクス株式会社 化合物半導体集積回路の製造方法
JP2001168094A (ja) 1999-12-06 2001-06-22 Murata Mfg Co Ltd 配線構造、配線形成方法及び半導体装置
JP4468609B2 (ja) 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
JP2003007840A (ja) * 2001-06-25 2003-01-10 Nec Corp 半導体装置及び半導体装置製造方法
US6712258B2 (en) * 2001-12-13 2004-03-30 International Business Machines Corporation Integrated quantum cold point coolers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187367A (ja) * 1997-09-12 1999-03-30 Nec Corp 半導体装置
JP2000307000A (ja) * 1999-04-22 2000-11-02 Toshiba Corp 半導体装置
JP2004055820A (ja) * 2002-07-19 2004-02-19 Anritsu Corp 半導体集積回路

Also Published As

Publication number Publication date
CN1961412A (zh) 2007-05-09
CN1961412B (zh) 2010-05-26
WO2005096365A1 (ja) 2005-10-13
US7741700B2 (en) 2010-06-22
US20080230807A1 (en) 2008-09-25
JPWO2005096365A1 (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
JP4955384B2 (ja) 半導体装置
JP5797082B2 (ja) 熱スペーサを有する半導体デバイス
US9508797B2 (en) Gallium nitride power devices using island topography
US8759924B1 (en) Monolithic integration of multiple compound semiconductor FET devices
US8227836B2 (en) Semiconductor device and radio communication device
US7511315B2 (en) Semiconductor device and manufacturing method therefor
TWI284411B (en) Vertical double-diffused metal oxide semiconductor (VDMOS) device incorporating reverse diode
US20060157825A1 (en) Semiconductor device and manufacturing the same
JPH08279562A (ja) 半導体装置、及びその製造方法
US11335627B2 (en) Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
US12009273B2 (en) Semiconductor apparatus including different thermal resistance values for different heat transfer paths
JP2004039657A (ja) 半導体装置
CN111341738B (zh) 半导体装置
JP2007527623A (ja) 相補的窒化膜トランジスタの垂直およびコモンドレイン
CN111916494B (zh) 半导体装置
JP3674881B2 (ja) 半導体装置
US20240014297A1 (en) Semiconductor device
JP2005093918A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

R150 Certificate of patent or registration of utility model

Ref document number: 4955384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees