CN1961412B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1961412B
CN1961412B CN200580017592.7A CN200580017592A CN1961412B CN 1961412 B CN1961412 B CN 1961412B CN 200580017592 A CN200580017592 A CN 200580017592A CN 1961412 B CN1961412 B CN 1961412B
Authority
CN
China
Prior art keywords
semiconductor device
heat abstractor
bipolar transistor
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580017592.7A
Other languages
English (en)
Other versions
CN1961412A (zh
Inventor
黑田尚孝
田能村昌宏
黑泽直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1961412A publication Critical patent/CN1961412A/zh
Application granted granted Critical
Publication of CN1961412B publication Critical patent/CN1961412B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种具有足够高的散热性能，同时抑制芯片面积增加的半导体器件。在半导体器件(1)中，在半导体衬底(10)上一维交替地布置多个HBT(20)和多个二极管(30)。二极管(30)的阳极电极(36)通过公共发射极布线(42)连接到HBT(20)的发射电极(27)。二极管(30)用作从发射电极(27)将通过公共发射极布线(42)传输的热量散逸到半导体衬底(10)的散热装置，并且用作HBT(20)的发射极和集电极之间并联连接的保护二极管。

Description

半导体器件
技术领域
本发明涉及一种半导体器件。
背景技术
诸如移动电话的移动通信终端中使用的高频功率放大器(下面缩写为PA)要求具有高输出，以便即使在远离无线电通信中继站的位置也可以进行满意的通讯。
对于高频功率放大器中使用的半导体器件，使用高输出半导体器件(功率晶体管)，该高输出半导体器件采用具有下述元件作为基本单元的多个半导体元件，即III-V族化合物半导体型金属半导体场效应管(下面缩写为MESFET)，或具有MESFET的改进的高频性能和噪声特性的称作HEMT(高电子迁移率晶体管(下面缩写为HEMT))的元件(以下称为具有MESFET和HEMT组合的FET，在某些情况下)，或异质结双极晶体管(下面缩写为HBT)。
同时，在移动终端中，进行功能的改进和价格的减少，并且对于终端中的PA，对于减小尺寸和减少价格的需求是高的。对于这种用于移动终端的PA，需要一种PA，其具有形成为IC的上述高功率半导体器件，并且使用混合集成电路(HIC)和单片微波集成电路(MMIC)。
作为半导体元件，HBT特别适合于应用于移动终端的功率放大器，对于移动终端该强烈地需要减小尺寸和减少价格，由于HBT具有高输出电流密度，因此对于减小芯片面积是有利的，并且与FET相比，可以用单个电源操作，并且对于最近用于高频功率放大器中使用的半导体元件，使用HBT的器件是主流。
另一方面，由于其高输出电流密度，HBT具有增加的元件热产生密度。因此，用高功率操作的HBT的性能显著地被装备有HBT的半导体器件中的功耗限制。在HBT中，由于自热元件而使温度上升，并且集电极电流随着温度上升而增加。发生了集电极电流增加招致半导体元件的进一步升温的正反馈现象，在某些情况下，最终导致热量失控。
为了防止该热量失控，通常通过插入与发射极或基极串联的电阻来稳定该电流，该电阻被称作镇流电阻。但是，有如果镇流电阻值较高，那么存在将降低电性能的问题。
此外，在FET的情况下，如果由于半导体元件的自热导致沟道温度上升，那么迁移率下降。因此，互导gm减小，并且gm减小导致导通电阻增加。由于导通电阻增加，产生输出功率和效率降低的问题。
为了获得高输出功率，必须增加FET的栅宽度和HBT的发射极面积。如果栅宽度或发射极面积被简单地增加，那么产生降低输出效率、增加芯片面积等等的各种问题，因此作为基本单元的大量半导体元件被以一定的间隔并排地布置和并行工作。作为基本单元的半导体元件可以包括两个或更多半导体元件作为一个单元，因此下面将作为基本单元的半导体元件称为单元半导体元件。就此而论，为了简化说明，基于由一个半导体元件构成单元半导体元件的前提来描述该实施例。
使用多个单元半导体元件的多元(multi-cell)结构的半导体器件可以具有用单行或n线和m行的矩阵形式布置的单元半导体元件。
当大量单元半导体元件被布置时，位于中部的单元半导体元件与位于周边部分的单元半导体元件相比，除了自热引起温度增加之外，由于来自其他单元半导体元件的热耦合效应而经历更大温度增加。因此在多元结构的中部的单元半导体元件具有高于半导体衬底的周边部分的单元半导体元件的温度，温度不均衡发生，引起降低电性能的问题，并且此外，在HBT中，还存在由于产生热量的正反馈，对热量失控敏感的问题。由此，对于高输出功率半导体器件，开发一种有效地散逸半导体元件的产生热量的结构是迫切的，并且先前已经提出了各种方法。
作为方法之一，已经提出了减小衬底厚度的方法。根据该方法，其中半导体元件中产生的热量通过衬底到衬底的背表面的路径可以被缩短，因此使之可以减小该路径的热阻。
但是，减小衬底厚度的方法具有降低芯片的机械强度的问题。例如，当使用具有较小导热率的化合物半导体如GaAs作为衬底时，不能有效地减小热阻，除非衬底厚度被减小至50μm或更小，但是用这种薄的衬底，芯片的机械强度是不足够的。
与此相反，日本专利未决公开号8-279562公开了一种能通过不同的方法减小热阻的半导体器件。下面将根据图14描述该文献中描述的半导体器件。半导体器件100包括多个HBT和邻近于所述HBT设置的多个通孔102。此外，每个HBT的发射电极104通过气桥布线106被连接到通孔102。在半导体器件100中，HBT中产生的部分热量通过气桥布线106和通孔102散逸到衬底背面上设置的PHS 108。
专利文献1：日本专利未决公开号8-279562
专利文献2：日本专利未决公开号11-274381
发明内容
本发明解决的问题
但是，在图14的半导体器件中，设置延伸通过衬底的大量通孔，衬底具有30μm的厚度，从发射极产生的热量被散逸到PHS，因此充分地执行散热。但是，为了形成通孔，必须形成一开口，该开口具有比发射电极面积大得多的面积(通常几十平方μm)，如由图14可以明显看出，存在增加芯片面积的问题。当靠近每个单元半导体元件放置通孔时，该半导体器件要求具有非常大的面积，仅仅用于设置通孔，导致增加半导体器件的芯片面积。此外，存在当靠近大量单元半导体元件布放置大量通孔时，具有30μm厚度衬底的芯片的机械强度被进一步减小的情况。
日本专利未决公开号11-274381公开了一种不使用通孔减小热阻的不同方法。下面将使用图15描述该文献中描述的半导体器件。半导体器件120包括多个HBT，和通过气桥布线124连接到HBT的发射电极122的多个散热板126。这些散热板126由金属制成，并且通过绝缘膜128设置在半绝缘半导体层130中。在半导体器件120中，HBT中产生的部分热量通过气桥布线124被传输到散热板126，并且从散热板126散逸到衬底。
但是，在图15的半导体器件中，形成用于使连接到发射电极的散热板和单元半导体元件的集电极绝缘的绝缘区。当形成该绝缘区时，对于绝缘区和集电电极之间的工艺，必需采取一余量。此外，当在绝缘区上形成散热板时，必需采取一余量。例如，在GaAs的情况下，漏电流易于随绝缘区的间隔减小而增加，如图18所示，并且在3V工作中，需要约10μm的余量。鉴于这些事实，由于集电电极和散热板之间的距离增加，该方法不适合于缩小芯片尺寸。
鉴于如上所述的情况，进行本发明，其目的是提供一种具有足够高的散热性能，同时抑制芯片面积增加的半导体器件。
解决问题的方法
本发明是一种半导体器件，其特征包括：
在半导体衬底上形成的多个单元半导体元件；
构成单元半导体元件的多个导电层；以及
用于散逸单元半导体元件中产生的热量的散热装置，
其中该散热装置具有连接到从该单元半导体元件的电极延伸的布线的至少一端。
该半导体器件的特征在于在相邻单元半导体元件之间形成散热装置，或该半导体器件具有邻近于单元半导体元件的两个或更多半导体器件，并且在单元半导体元件和两个或更多半导体器件的任意一个之间布置散热装置。
此外，该半导体器件的特征在于在半导体衬底上以一定布置形成的多个单元半导体元件的周边部分侧上的端面上形成散热装置。
该半导体器件的特征在于在多个单元半导体元件中，该布线互连具有相同功能的电极，并且构成单元半导体元件的多个导电层之一，或在与形成多个导电层之一的步骤相同的步骤中形成并与多个导电层之一分开地设置的导电层被连接到散热装置的另一端。
此外，该半导体器件的特征可以是该半导体衬底是半绝缘衬底，并且散热装置是连接布线和半绝缘衬底的区域；该布线可以形成在覆盖单元半导体元件和散热装置的绝缘膜上并通过绝缘膜上设置的开口连接到构成单元半导体元件的电极和散热装置；此外，该布线优选地互连多个单元半导体元件中的具有相同功能的电极。
该绝缘膜优选具有3.0或更小的相对介电常数，并且可以是多孔膜。
对于设有散热装置的半导体衬底上的区域的面积，设有位于多个半导体元件的相对中部的散热装置的区域的面积优选大于设有位于多个半导体元件的相对周边部分的散热装置的区域的面积。因此，由于热耦合效应的影响在具有特别升高的温度的中部的与单元半导体元件的单元间热耦合效应可以被减小，因此使之可以均匀多个单元半导体元件之间的结温度和电流密度。
此外，该散热装置优选利用施加到单元半导体元件的电压，在布线和导电层之间电绝缘。
在该半导体器件中，单元半导体元件中产生的热量不仅从单元半导体元件直接散逸到半导体衬底，而且通过布线流到散热装置，并且通过散热装置散逸到半导体衬底。因此，该半导体器件具有高散热性能。而且，与如图14描述的半导体器件中那样通过通孔散逸热量的情况不同，可以抑制芯片面积增加。
该半导体器件的特征在于本发明的单元半导体元件是双极元件或异质结双极元件。
当该单元半导体元件是双极元件时，构成双极元件的多个导电层之一，或在与形成多个导电层之一的步骤相同的步骤中形成并与多个导电层之一分开地设置的导电层，优选被连接到散热装置的另一端，并且该导电层优选是双极元件的次集电极层，或在与形成该次集电极层的步骤相同的步骤中形成并与该次集电极层分开地设置的导电层。
该散热装置优选至少形成在双极元件之间或双极元件和相邻双极元件之一之间。
该散热装置可以被设置在双极元件的周边部分侧上的端面上，该双极元件位于多个双极元件的周边部分。
此外，散热装置优选利用施加到双极元件的电压，在布线和导电层之间电绝缘。
在一定方向上连续地布置多个双极元件，散热装置至少形成在双极元件之间或双极元件和相邻双极元件之一之间，构成双极元件的导电层之一，或在与形成该构成双极元件的多个导电层之一的步骤相同的步骤中形成并与多个导电层之一分开地设置的导电层，优选形成为在垂直于所述多个双极元件布置的一定方向的方向上延伸，并且该电极优选是双极元件的发射电极。
该布线优选互连多个双极元件的发射电极。
该布线优选形成在覆盖双极元件和散热装置的绝缘膜上，并且通过绝缘膜上设置的开口连接到双极元件的电极和散热装置的一端。
此外，该电极可以是双极元件的发射电极，该导电层可以是双极元件的次集电极层，或在与形成构成双极元件的次集电极层的步骤相同的步骤中形成并与该次集电极层分开地设置的导电层，并且形成在布线和双极元件的次集电极层，或在与形成构成双极元件的次集电极层的步骤相同的步骤中形成并与该次集电极层分开地设置的导电层之间的散热装置可以是二极管。如果该散热装置是二极管，那么当负电场被施加到双极晶体管的集电极并且正电场被施加到发射极时，该二极管可以具有用作阻止绝缘击穿的保护二极管的功能。该二极管元件优选是p-n结二极管或肖特基结二极管。
p-n结二极管优选由双极元件的集电极层和基极层形成，并且在该基极层上可以形成金属电极。
该肖特基结二极管由双极元件的集电极层和集电极层上形成的并且与该集电极层形成肖特基结的金属形成，该肖特基结二极管具有金属电极，并且在金属电极的与集电极层接触的一侧的金属层优选是与集电极层形成肖特基结的金属。
与集电极层形成肖特基结的金属层可以是布线，并且至少与集电极层接触的一侧上的布线的金属层可以是与集电极层形成肖特基的金属。
对于本发明的散热装置，导电层可以是双极元件的次集电极层，或在与形成该次集电极层的步骤相同步骤中形成并与该次集电极层分开地设置的导电层，该散热装置可以是由布线和次集电极层之间或与次集电极层分开地设置的导电层和布线之间保持的介质层构成的电容器，此外，该介质层可以是覆盖双极元件和次集电极层的绝缘层。
多个双极元件可以被连续地布置在一定方向上，并且至少布线可以形成为在垂直于其上形成电容的区域中的一定方向的方向上延伸，此外，该次集电极层可以形成为在垂直于一定方向的方向上延伸，以便面对该布线。
该半导体衬底可以是半绝缘衬底，并且包括该半绝缘衬底的背表面上形成的背表面金属膜、穿透半绝缘衬底的孔、以及孔中掩埋的金属，该散热装置可以是半绝缘衬底上形成的金属膜，并且该金属膜和背表面金属膜可以被连接到孔中掩埋的金属。
此外，对于设有散热装置的半导体衬底上的区域的面积，与设有位于多个半导体元件的相对周边部分的散热装置的区域相比，设有位于多个半导体元件的相对中部的散热装置的区域优选具有大的面积。
构成双极元件的导电层之一，或在与形成该构成单元半导体元件的导电层之一的步骤相同步骤中形成并与该多个导电层之一分开地设置的导电层优选被连接到散热装置的另一端，并且该散热装置可以是构成单元半导体元件的电极。在此情况下，优选该半导体元件是FET，并且电极是源电极和/或漏电极。
多个FET的源电极被布线互连，位于多个FET的相对中部的源电极的面积优选大于位于多个半导体元件的相对周边部分的源电极的面积，并且布线优选被连接到源电极。
此外，对于在半导体衬底上设置的多个散热装置，位于相对中部的散热装置，与位于相对周边部分的散热装置相比，优选具有与半导体衬底或外延层大的接触面积，因此由于热干扰的影响在具有升高的温度的中部对单元半导体元件的热干扰可以被减小，因此使之可以均匀多个单元半导体元件之间的结温度和电流密度。
当在单元半导体元件和散热装置之间设置的绝缘膜形成为覆盖单元半导体元件和散热装置时，该绝缘膜优选具有3.0或更小的相对介电常数，因为由布线形成的杂散电容减小，此外，该绝缘膜可以是多孔膜。
在本发明的半导体器件中，单元半导体元件中产生的热量通过布线传输到散热装置，并且热量从散热装置散逸到半导体衬底。该散热装置具有将布线与衬底电绝缘的功能，并且不需要设置导致常规技术中的芯片的面积增加的绝缘区。因此，根据本发明的半导体器件具有高散热性能，并且可以抑制芯片面积的增加。这里，术语“将布线与衬底电绝缘”意味着利用施加到单元半导体元件的电压，在形成单元半导体元件的布线和导体之间连接的散热装置通过导电层将热量从布线散逸到衬底的背表面，并且在布线和导电层之间产生电绝缘状态。例如，当散热装置是二极管时，反向电压被施加到二极管，因此如果不施加超过耐压的电压，那么几乎没有电流通过。当散热装置是电容时，利用施加到单元半导体元件的电压，电流不通过该电容。
发明效果
根据本发明，实现一种具有足够高的散热性能，同时抑制芯片面积增加的半导体器件。
附图说明
图1示出了根据本发明的半导体器件的第一实施例的示意性剖面图；
图2示出了根据本发明的半导体器件的第一实施例的示意性平面图；
图3是用于说明半导体器件1的效果的视图；
图4示出了根据本发明的半导体器件的第二实施例的示意性剖面图；
图5示出了根据本发明的半导体器件的第三实施例的示意性剖面图；
图6示出了根据本发明的半导体器件的第三实施例的示意性平面图；
图7是用于说明半导体器件2的选择性例子的示意性平面图；
图8示出了根据本发明的半导体器件的第四实施例的示意性平面图；
图9示出了根据本发明的半导体器件的第五实施例的示意性平面图；
图10是用于说明根据实施例的半导体器件的选择性例子的示意性平面图；
图11是用于说明根据实施例的半导体器件的选择性例子的示意性平面图；
图12是用于说明根据实施例的半导体器件的选择性例子的示意性平面图；
图13是用于说明根据实施例的半导体器件中的用于通孔的布图的例子的示意性平面图；
图14示出了常规半导体器件的示意性剖面图；
图15示出了常规半导体器件的示意性剖面图；
图16(a)和16(b)是用于说明根据实施例的半导体器件的选择性例子的示意性平面图；
图17(a)和17(b)示出了第六实施例的示意性平面图和剖面图；
以及
图18示出了绝缘区的间隔与漏电流的依赖关系。
标记的描述
1：半导体器件
1a：半导体器件
2：半导体器件
2a：半导体器件
2b：半导体器件
10：半导体衬底
12：次集电极层
20：HBT
21：集电极层
22：集电电极
23：基极层
24：发射极层
25：基区电极
26：帽层
27：发射电极
30：二极管
32：n型层
34：p型层
36：阳极电极
42：布线
44：绝缘膜
50：二极管
52：n型层
54：肖特基电极
60：散热装置
62：金属膜
62a：金属膜
62b：金属膜
62c：金属膜
74：焊盘
80：通孔
82：焊盘
90：栅电极
91：漏电极
92：源电极
93：绝缘膜
94：布线
95：有源层
96：半导体衬底
具体实施方式
下面将参考附图详细描述根据本发明的半导体器件的优选实施例。就此而论，在此提及的半导体器件包括高输出功率半导体器件和形成为包括高输出功率半导体器件的集成电路如MMIC的半导体集成电路器件。此外，在附图的描述中，相同的标记被给予相同的元件，并且多余的说明被省略。
(第一实施例)
图1示出了根据本发明的半导体器件的第一实施例的剖面图。图2示出了根据本发明的半导体器件的第一实施例的平面图。图1示出了沿图2的线I-I的剖面。
本实施例的半导体器件1是所谓的多元结构的高输出功率半导体器件，该多元结构具有在半绝缘半导体衬底上形成的多个n-p-n型HBT。本实施例利用使用半绝缘半导体衬底作为半导体衬底的例子来描述，但是当然可以使用n型半导体衬底。此外可以使用p-n-p型HBT而不使用n-p-n型HBT。
图1所示的半导体器件1包括在半绝缘半导体衬底10的(001)面上形成的次集电极层12、被一维交替地布置在次集电极层12上的作为单元半导体元件的HBT 20以及作为散热装置的p-n结二极管30。HBT的集电极由形成在次集电极层12上的集电极层21和在次集电极层12上的集电极层21的两侧形成的集电电极22构成。在每个集电极层21上形成基极层23。在基极层23上形成发射极层24，并且在基极层23上的发射极层24的两侧形成基区电极25。此外，在发射极层24上，依次层叠帽层26和发射电极27。发射电极27的尺寸(平行于半导体衬底10的表面的平面上的面积)被设为3μm×20μm。
就此而论，次集电极层12是杂质浓度被设为高于集电极层的层，用于使之便于制成欧姆接触。
此外，在该实施例中，二极管30被放置在多个HBT 20的相互相邻的两个HBT 20之间和在沿着次集电极层12上布置HBT 20的方向(图中的水平方向)上的相对端部。因此，沿如上所述的布置方向交替地布置HBT 20和二极管30。就此而论，在每个HBT 20的至少一侧上可以布置二极管30。
集电电极22与次集电极层12形成欧姆接触，基区电极25与基极层23形成欧姆接触，并且发射电极27与帽层26形成欧姆接触。就此而论，在该实施例中，省略了与发射极或基极串联形成的镇流电阻器，但是，当然根据需要可以适当地形成镇流电阻器。
该散热装置是由次集电极层12上形成的n型层32、n型层32上形成的p型层34以及p型层34上形成的阳极层36而形成的p-n结二极管30。在该实施例中，由于n型层32由与HBT的集电极层21相同的层构成，p型层34由与HBT的基极层23相同的层构成，并且阳极电极由与HBT的基区电极的金属相同的金属构成，可以用与形成HBT相同的工艺制造散热装置30。二极管30的尺寸(平行于半导体衬底10的平面上的面积)被设为5μm×20μm。
HBT 20由集电极层21、集电电极22、基极层23、发射极层24、基区电极25、帽层26以及发射电极27构成。这里，示出了该实施例中使用的层的材料组合的一个例子，但是当然，可以使用其他条件而没有任何问题。
次集电极层12：GaAs(n型)
杂质浓度：3×1018/cm3
厚度：500nm
集电极层21：GaAs(n型)
杂质浓度：3×1016/cm3
厚度：700nm
集电极层22：AuGe/Ni/Au
厚度：50/50/300nm
基极层23：GaAs(p型)
杂质浓度：4×1019/cm3
厚度：80nm
发射极层24：AlGaAs(n型)
杂质浓度：5×1017/cm3
厚度：150nm
基区电极25：Ti/Pt/Au
厚度：50/50/100nm
帽层26：InGaAs(n型)
杂质浓度：2×1019/cm3
厚度：100nm
发射电极27：WSi
厚度：200nm
绝缘膜44：二氧化硅膜(SiO2)
厚度：1000nm
就此而论，次集电极层12是用于与集电极形成欧姆接触而增加了杂质浓度的层。
绝缘膜44形成为覆盖HBT 20和二极管30，并且形成连接每个发射极的公共发射极布线42。公共发射极布线42通过二极管30上的绝缘膜44上形成的开口连接到二极管30的阳极电极36。
本实施例的HBT是n-p-n型HBT，因此正电压被施加到发射电极27并且负电压被施加到集电电极22，因此通过二极管30的阳极电极36，正电压被施加到p型层32，并且负电压被施加到p型层34。因此，反向电压被施加到二极管30，并且布线42和次集电极层12被热耦合且电绝缘。就此而论，Au被用作布线42的材料。
二氧化硅膜用于绝缘膜44，但是代替二氧化硅膜，可以使用氮化硅膜、SiON膜、SiOC膜、氮化铝膜、苯并环丁烯(benzocyclobutene)(BCB)、氢化倍半硅氧烷(hydrogenated silsesquioxane)(HSQ)膜、烷基倍半硅氧烷(alkyl silsesquioxane)(MSQ)膜、氢化烷基倍半硅氧烷(hydrogenated alkyl silsesquioxane)(HOSP)膜等。此外，当然这些材料可以被组合使用，以形成由两层或更多层构成的绝缘膜。热量从发射电极27部分地流动到公共发射极布线42。部分传输的热量通过接触公共发射极布线42的绝缘膜44被散逸到半导体衬底10。
此外，二极管30用作散热装置，其将通过公共发射极布线42从发射电极27传输的热量散逸到半导体衬底10。此外，由于n型层32通过次集电极层12与HBT 20的集电极层21连接，二极管30也用作HBT 20的发射极和集电极之间并联连接的保护二极管。
由于HBT的集电电极22和二极管的n型层32具有相同的电压。因此在该实施例中，即使集电电极22和二极管30的n型层32之间的间隔较小，也不产生问题，即使形成作为散热装置的二极管30，也不需要为该位置采取大量的余量，因此使之可以减小芯片面积。接下来，将使用图3描述半导体器件1的热流动路径。
图3示意地示出了半导体器件1中的热量流动的视图。如图3所示，HBT 20主要在靠近基极和集电极之间的结的区域D处产生热量。产生的热量从HBT 20直接散逸到半导体衬底10(参见箭头A1)，并且还通过公共发射极布线42传输到二极管30。公共发射极布线42和集电极层12被二极管30电绝缘，但是布线和集电极层12被热耦合，因此来自发射电极27的热量通过公共发射极布线42和二极管30散逸到半导体衬底10(参见箭头A2)。
就此而论，散逸到半导体衬底10的热量被散逸到具有低温的半导体衬底10的背表面侧，当然，通过半导体器件的背面上设置的散热材料散逸到半导体器件外面。通常，常常通过将半导体器件的背面粘贴在半导体封装的热沉上来实现散热。为了将半导体器件粘贴在热沉上，常常使用合金，如金-硅合金、金-锗合金或金-锡合金，但是当然，可以使用其他材料。
在该实施例中，公共发射极布线42不直接连接到半导体衬底10，而是仅仅通过具有1200nm厚度的n型层和具有80nm厚度的p型层连接到衬底。因此，当与半导体衬底的厚度即50μm相比时，该厚度可以被忽略，并且与布线通过绝缘膜连接到半导体衬底的常规技术相比，热量被有效地散逸到衬底。
就此而论，在该实施例中，当然可以采用用于散热的二极管和HBT之间的区域被刻蚀到衬底的结构，并且该结构不损害本发明的散热性能。
特别在该实施例中，在HBT 20和二极管30之间设置绝缘膜44，并且形成与绝缘膜44接触的公共发射极布线42。因此，HBT 20中产生的热量也从公共发射极布线42传输到绝缘膜44(参见箭头A3)，并且从绝缘膜44散逸到半导体衬底10。因此，半导体器件1的散热性能被进一步提高。
就此而论，如果公共发射极布线42是气桥布线，那么在公共发射极布线42与绝缘膜44接触的情况下，散热的效果损失，但是由于通过二极管30散逸热量，公共发射极布线42可以形成为气桥布线。
就此而论，在该实施例中，二极管30用于所有散热装置，但是当然与之后描述的其他散热装置组合也是可能的。
当使用具有低于常规二氧化硅膜等等的介电常数的材料(具有3.9至4.5的相对介电常数)，所谓的低K材料，作为绝缘膜44时，可以充分地减小绝缘膜44中产生的寄生电容。具体地，绝缘膜44的相对介电常数优选是3.0以下。这种低K材料包括例如SiOC、BCB、HSQ、MSQ以及HOSP。
当使用多孔膜作为绝缘膜44时，可以容易地实现具有低介电常数的绝缘膜44。能提供这种多孔膜的绝缘膜包括例如SiOC和MSQ。
在该实施例中，举例了次集电极层12连续形成在其上形成图2的布线的区域下面的例子，但是次集电极层12可以仅仅形成在单元半导体元件区20和其上形成p-n结二极管的二极管区30上。在该实施例中，使用外延生长方法，在半绝缘GaAs半导体衬底10上依次形成n型GaAs次集电极层12、n型GaAs集电极层21、p型GaAs基极层23、n型AlGaAs发射极层24以及n型InGaAs帽层26，接着通过光刻方法和刻蚀法对其成形以形成每个层。
在图1中，单元半导体元件区20和其上形成p-n结二极管的二极管区30中的次集电极层12不被分开，但是即使单元半导体元件区20和其上形成p-n结二极管的二极管区30之间的次集电极层被除去，当然不产生问题。
如上所述，使用刻蚀法除去次集电极层12，因此在该实施例中，可以使用衬底上形成的次集电极层12、集电极层21以及基极层23来形成p-n结二极管中使用的外延层。因此，不需要在不同的步骤中生长用于p-n结二极管的外延层。
在该实施例中，在基极层23上形成阳极电极36，但是只要基极层23和布线可以形成欧姆接触，布线当然可以直接接触基极层23，而不设置阳极电极36。
尽管单元半导体元件区20和其上形成p-n结二极管的二极管区30之间的次集电极层12被除去，但是正电压被施加到发射电极27，因此布线42和次集电极层12被热耦合和电绝缘。就此而论，Au被用作布线42的材料。
(第二实施例)
图4示出了根据本发明的半导体器件的第二实施例的剖面图。半导体器件1a的二极管50的结构不同于半导体器件1。半导体器件1a的其他结构与半导体器件1的相同。二极管50是由次集电极层12上依次层叠的n型层52和肖特基电极54构成的肖特基结二极管，并且既用作散热装置又用作保护二极管。如图1的n型层32那样，n型层52具有与HBT 20的集电极层21相同的组分。肖特基电极54通过公共发射极布线42连接到发射电极27。
作为肖特基金属，可以使用诸如钛、铝或钽的金属。当使用钛作为肖特基金属时，肖特基电极54的结构可以使用例如Ti/Pt/Au电极。
由于该实施例的HBT是n-p-n型HBT，正电压被施加到发射电极27，并且负电压被施加到集电电极22，因此正电压被施加到二极管50的肖特基电极。因此，反向电压被施加到二极管50，以致公共发射极布线42和次集电极层12被电绝缘。
利用HBT作为单元元件，正电压被施加到形成肖特基结的电极，因此即使次集电极层12被刻蚀掉，当然也不产生问题，因为公共发射极布线42和次集电极层12被电绝缘。
在半导体器件1a中，HBT 20中产生的热量从HBT 20直接散逸到半导体衬底10，并且还通过公共发射极布线42被传输到二极管50并从二极管50散逸到半导体衬底10。因此，该半导体器件1a具有高散热性能。此外，由于二极管50被设置作为散热装置，可以防止过多的浪涌电流流动到HBT 20中。因此，半导体器件1a在抵抗静电击穿方面是优异的。这里，与p-n结二极管相比较，肖特基结二极管具有较低的导通电压，因此可以使之特别适合作为防静电击穿的保护二极管来工作。
第一和第二例子示出其中散热装置分别是p-n结二极管和肖特基结二极管的例子，但是，当然可以通过配置二极管使得在施加发射极电压和集电极电压的状态中获得反向功能，来使用其他二极管，例如PIN二极管代替p-n结二极管或肖特基结二极管。
p-n结二极管和肖特基结二极管具有可以在不增加任何其他步骤的条件下形成二极管的优点，因为可以使用HBT中使用的层。此外，在第一和第二例子的散热装置中，公共发射极布线42和集电极层12之间的二极管由GaAs层构成。这种半导体膜具有比诸如二氧化硅膜的绝缘膜高约50倍的热导率，并且来自布线的热量不通过该例子中的诸如二氧化硅膜的绝缘膜散逸到衬底，因此使之可以有效地将热量传输到半导体衬底。
(第三实施例)
图5示出了根据本发明的半导体器件的第三实施例的剖面图。图6示出了根据本发明的半导体器件的第三实施例的平面图。在半导体器件2中，在半导体衬底10上一维交替地布置多个HBT 20和多个散热装置60。HBT 20的结构类似于图1所示。
由次集电极层12上形成的金属膜62和金属膜62上形成的绝缘膜44构成散热装置60。绝缘膜44类似于图1所示的绝缘膜。也就是，金属膜62上设置的绝缘膜44的一部分用作散热装置60的一部分。散热装置60的绝缘膜44通过公共发射极布线42连接到HBT 20的发射电极27。换句话说，在金属膜62和公共发射极布线42之间插入绝缘膜44，并且形成MIM电容器(金属绝缘金属电容器)。因此，金属膜62和公共发射极布线42通过绝缘膜44热耦合，但是电绝缘。就此而论，金属膜62的厚度是，例如，400nm。金属膜62上的绝缘膜44的厚度是例如400nm。就此而论，从热量和RF的观点来设计该绝缘膜的厚度。
如图6所示，在设有散热装置60的半导体衬底10上的区域中，位于相对中部的金属膜62与位于相对周边部分的金属膜62相比，具有与次集电极层12的大的接触面积。具体地，金属膜62的面积随沿HBT 20的布置方向从相对端部到中部而逐渐地增加。在该实施例中，通过改变HBT 20布置方向上的长度来改变每个金属膜62的面积。为了展示每个金属膜62的面积的一个例子，最靠近中部的金属膜62a具有15μm×20μm的面积，下一个最靠近中部的金属膜62b具有10μm×20μm的面积，并且最靠近周边部分的金属膜62c具有5μm×20μm的面积。
接下来，将描述半导体器件2的效果。在半导体器件2中，HBT 20中产生的热量从HBT 20直接散逸到半导体衬底10，并且也通过公共发射极布线42传输到散热装置60，并从散热装置60散逸到半导体衬底10。因此，该半导体器件2具有高散热性能。而且，与通过图14示出的上述半导体器件中的通孔散逸热量的情况不同，可以抑制芯片面积增加。如上所述，实现具有足够高的散热性能，同时抑制芯片面积增加的半导体器件2。
此外，对于半导体衬底10上设置的多个散热装置60，位于相对中部的散热装置60与位于相对周边部分的散热装置60相比具有与次集电极层12接触的较大的面积。因此，可以提高由于热耦合的影响而从具有特别升高的温度的HBT进行散热的效率，因此使之可以均匀多个HBT之间的温度和电流密度。因此，抑制HBT 20的性能退化，实现可靠性优异的半导体器件2。就此而论，在该实施例中使用由金属膜和绝缘膜构成的散热装置，但是可以使用其他散热装置。例如，可以使用用图1和图4描述的二极管，并且在此情况下也显示如上所述的效果。
就此而论，在该实施例中，当然次集电极层12可以在其上形成电容的区域和其上形成单元半导体元件的区域之间分开，如第一实施例和第二实施例中那样。
此外，通过在金属膜62和公共发射极布线42之间插入绝缘膜44，用简单的结构防止HBT 20的发射极和集电极之间的短路。与此相反，在不插入绝缘膜44的情况下电连接次集电极层12上的金属膜62和公共发射极布线42时，必需：
1.通过离子注入到次集电极层12中来制造绝缘区；或
2.为了使发射极与集电极绝缘，除去次集电极层12。
当通过离子注入到次集电极层12中来设置绝缘区时或当除去次集电极层12时，与金属膜的尺寸相比，增加绝缘区或除去的次集电极层的面积，以便金属膜不接触次集电极层是必需的。因此，在多指型或当以n×m的矩阵形式布置单元半导体元件时的情况下，芯片面积增加。因此，在面积方面，该实施例的结构是更有利的。
而且，在该实施例中，对于HBT 20和散热装置60之间设置的绝缘膜44，使用将布线42与基区电极/集电电极绝缘的绝缘膜的一部分作为用于散热装置60的绝缘膜，以便不增加半导体器件2的制作的步骤数目。就此而论，散热装置60的绝缘膜的厚度不局限于如先前例子说明的400nm，而是可以是任意厚度，只要它允许金属膜62和公共发射极布线42被电绝缘和热耦合。该厚度优选是10至5000nm，更优选50至1000nm，进一步优选100至500nm。
就此而论，在该实施例中热量通过绝缘膜44从公共发射极布线42散逸到金属膜62，但是通过绝缘膜44的这种散热不一定局限于散逸到金属膜62上，并且可以直接散逸到半导体衬底10上(或次集电极层12)。也就是说，如图7所示，使公共发射极布线42在垂直于布置HBT 20的方向的方向上，在其上形成有半导体衬底10上的散热装置62a、62b和62c的区域中延伸。HBT 20中产生的热量从公共发射极布线42散逸到散热装置62a，62b和62c，并且进一步扩散到在从公共发射极布线42上侧和下侧延伸的公共发射极布线42。公共发射极布线42的热量通过与公共发射极布线42接触的绝缘膜44扩散到半导体衬底10。
也就是说，通过增加公共发射极布线42的面积可以将扩散到公共发射极布线42的热量散逸到半导体衬底10。公共发射极布线42a的端部可以被扩大或连接到如图7所示的焊盘74，并且增加布线42的面积，因此使之可以进一步减小半导体器件1的热阻。就此而论，在图7中，如第一和第二实施例中那样，仅仅在其上基本地形成单元半导体元件的布线的区域上形成次集电极层12，但是当然，次接触层可以形成为在从公共发射极布线42上侧和下侧延伸的公共发射极布线下面延伸，并且进一步，当然可以形成第一和第二实施例中的p-n结二极管或肖特基结二极管，使其在从之后描述的图8所示的公共发射极布线上侧和下侧延伸的公共发射极布线下面延伸。
(第四实施例)
图8示出了根据本发明的半导体器件的第四实施例的平面图。在半导体器件2a中，一维交替地布置多个HBT 20和多个散热装置60。此外，在设置有散热装置60的半导体衬底10上的区域中，位于相对中部的金属膜62a与位于相对周边部分的金属膜62b和62c相比(宽度相等但是长度不同)，具有与次集电极层12的较大的接触面积，如半导体器件2中那样。在如下意义上该实施例不同于半导体器件2，即通过改变垂直于布置HBT 20的方向上的长度，改变每个金属膜62的面积。
在图8中，使次集电极层12在垂直于连续地布置金属膜62a，62b和62c的方向上延伸，以便次集电极层12被连接到金属膜62a，62b和62c。
在图8的情况下，在布线的中部作为散热装置的金属膜的面积大于周边部分的金属膜的免疫，但是单元半导体元件之间的间隔是相同的。在此情况下，金属膜62a和62b被连接到公共发射极布线42的部分的面积与具有最小面积的金属膜62c被连接到公共发射极布线42的部分的面积相同，并且即使金属膜被部分地连接到半导体衬底，也当然显示出类似于金属膜被连接到次集电极层12时的散热效果。就此而论，在该实施例中，当然可以使用先前描述的实施例的散热装置的结构。
在具有如上所述结构的半导体器件2a中，可以实现高散热性能，并且在半导体器件2可以均匀多个HBT之间的温度和电流密度。
(第五实施例)
图9示出了根据本发明的半导体器件的第五实施例的平面图。在半导体器件2b中，一维交替地布置作为单元半导体元件的多个HBT 20和多个散热装置60。此外，在设有散热装置60的半导体衬底10上的区域中，如半导体器件2中那样，位于相对中部的金属膜62与位于相对周边部分的金属膜62相比，具有与次集电极层12的大的接触面积。在该实施例中，通过改变HBT 20的布置方向上和垂直于该方向的方向上的长度，来改变每个金属膜62的面积，在该意义上，该实施例不同于仅仅改变所述方向中的任何一个方向的长度的半导体器件2和半导体器件2a。就此而论，在该实施例中，当然如先前描述的实施例那样可以进行替换。
在具有如上所述结构的半导体器件2b中，可以实现高散热性能，并且如在半导体器件2中那样可以均匀多个HBT之间的温度和电流密度。
根据本发明的半导体器件不局限于如上所述的实施例所示的那些器件，而是各种替换是可能的。例如，在如上所述的实施例中已经示出了其中为所有HBT 20在HBT 20的两侧上放置散热装置的结构，但是如图10所示，可以在具有作为一个单元的n(≥2)个HBT的每个单元的两侧放置散热装置60。换句话说，可以沿HBT 20的布置方向，在每n个HBT上设置散热装置60。从在中央的HBT起依次在HBT 20的每1个，2个...上设置散热装置，并且当然，可以制成除该说明性的布置以外的布置。
在图10的例子中，n等于2，并且在此情况下，可以认为散热装置60被放置在每个HBT 20附近。就此而论，在图10中，散热装置60可以具有如图6所示的相互不同的面积等，或可以具有相同面积。
此外，在如上所述的实施例中，示出了如下构造，其中散热装置不仅被设置在相邻的两个HBT 20之间而且被设置的布置方向中的HBT20的相对端部，但是如图11所示，在HBT 20的布置方向的相对端部处不可以设置散热装置。
已经示出沿HBT 20的布置方向，在HBT 20的上侧和/或下侧上设置散热装置的结构，但是如图12所示，可以沿垂直于HBT 20的布置方向的方向，在HBT 20的上侧和/或下侧上设置散热装置60。在该例子中，仅仅在上侧和下侧之一上设置散热装置。就此而论，在该实施例中，当然如先前描述的实施例那样可以进行替换。
已经示出了HBT 20的数目是3或4的情况，但是HBT 20的数目不局限于这些值，并且可以是任意值。
作为每个HBT 20的结构已经示出了发射极的数目是1和基极的数目是2情况，但是发射极的数目可以是2，并且基极的数目是1或3或更多。
已经示出了发射极/基极/集电极的组合是AlGaAs/GaAs/GaAs的组合的HBT 20，但是HBT 20可以InGaP/GaAs/GaAs，InP/InGaAs/InGaAs，InP/InGaAs/lnP等等的其它GaAs基和InP基HBT，或可以是Si/SiGe/Si，SiC/SiGe/Si，SiC/Si/Si等等的Si基HBT。
已经示出了GaAs衬底作为半导体衬底10，但是衬底10可以是InP等其它化合物半导体衬底、绝缘衬底、Si衬底、SOI衬底、SOS衬底等等。
此外，在如上所述的实施例中，可以在半导体衬底10上形成通孔并且用用于HBT 20的接地发射电极27的金属填充。对于制造通孔的方法，当使用常规技术中描述的普通的镀的方法等在衬底的背面上形成金属层时，可以填充该通孔，但是如果该镀层的厚度小于通孔的开口直径1/2，那么用通孔的侧壁上形成的金属(通常使用金)不能完全地填充通孔，因此可以减小半导体衬底上的应力。对于镀层的厚度，在散热方面，允许通孔被完全填充的厚度是较好的，但是在半导体器件上不产生应力的范围内，优选厚度尽可能大，更优选通孔的开口直径的1/10或以上，并且进一步优选通孔的开口直径的1/5或以上。
例如，对于其上放置有HBT 20和散热装置60的区域，可以沿HBT20的布置方向，在上侧和下侧上形成通孔。在此情况下，发射电极27通过公共发射极布线42和用于通孔的焊盘82被电连接到通孔80。
在如上所述的实施例中，已经示出了所谓的双基极/单发射极的结构作为单元半导体元件，但是可以采用其他结构。例如，该结构可以是图16(a)中所示的单基极/双发射极或可以是图16(b)中所示的三基极/双发射极。
(第六优选实施例)
图17(a)示出了该实施例的示意性平面图，并且为了说明的简化，将使用MESFET作为FET描述该实施例。图17(b)是图17(a)的线I-I的剖面的示意性剖面图。
在图17(a)中，示出了在半导体衬底96上形成的MESFET的电极。在一端，栅电极90被连接到公共电极，并且在其两侧形成漏电极91和源电极92。在MESFET的情况下，连续地形成源/漏和栅电极，但是在被虚线B围绕的部分中形成单元半导体元件。
在图17(a)中，位于元件的中部的源电极92和漏电极91的面积是大的，并且该面积随着朝着周边部分而变小。与其中所有电极的面积相同的常规技术不同，使元件的中部处的电极的面积大于周边部分处的电极的面积，因此中部的元件温度比周边部分的元件温度高的情况被消除。
即使元件的中部的源电极92和漏电极91之一的面积小于元件的周边部分处的电极的面积，当然也显示出相同的效果。
在图17(b)中，在半导体衬底96上的有源层95上形成栅电极90、源电极92和漏电极91，并且通过绝缘膜93中的每个源电极92上面形成的开口，经由布线94连续地连接源电极，其中绝缘膜93被形成为覆盖栅电极90、源电极92和漏电极91、并且由二氧化硅膜构成。
由于因为通过布线94来互连源电极92而提高了导热率，所以如图17(a)那样，与分立地放置源电极92的情况相比较，如图17(a)，来自热产生部分C的散热被提高。
就此而论，示意地描述和因此简化了有源层，但是在MESFET的情况下，有源层由从半导体衬底侧依次的缓冲层、有源层以及接触层形成。
在有源层上形成栅电极，并且在接触层上形成源电极和漏电极。
在HEMT的情况下，从半导体衬底依次形成缓冲层、沟道层以及电子供应层，并且在电子供应层上形成栅电极。此外，在电子供应层上形成两层的帽层，并且上帽层具有高于下帽层的杂质浓度的杂质浓度。
该帽层常常具有栅电极部分被部分地刻蚀掉的凹陷结构。在帽层上形成源和漏电极。
栅长度、栅-源间隔以及栅-漏间隔分别可以是例如0.7μm，1.0μm以及1.5μm。
就此而论，已经给出图17(a)和17(b)中的FET的说明，但是在HBT的情况下，通过使用接触电极当然可以获得类似的效果。
在该例子中，源电极也可以被分为两个或更多个电极，更靠近栅电极的电极是用于吸热的电极，并且远离栅电极的电极是用于散热的电极。在此情况下，用于散热的电极当然可以是肖特基电极。
就此而论，除了上述实施例之外，本发明还可以在本发明的技术原理范围内，以用各种方式变化。

Claims (43)

1.一种半导体器件，包括：
次集电极层，其形成在半导体衬底上；
双极晶体管，通过在所述次集电极层上依次层叠集电极层、基极层以及发射极层而形成；以及
散热装置，其经与所述双极晶体管相连接的布线将所述双极晶体管内产生的热量散逸到所述半导体衬底，
其特征在于，所述散热装置是由与所述次集电极层以及所述双极晶体管的集电极层和基极层相同的层组成的且与所述双极晶体管隔离开的p-n结二极管，
其中，所述p-n结二极管的次集电极层电连接到所述双极晶体管的次集电极层，并且
其中，所述二极管的至少一端与所述布线连接。
2.根据权利要求1的半导体器件，
其中所述布线将多个所述双极晶体管上具有相同功能的电极互连。
3.根据权利要求2的半导体器件，
其中所述具有相同功能的电极是发射极电极。
4.根据权利要求1的半导体器件，
其中单元双极晶体管由至少一个所述双极晶体管构成；以及
其中所述散热装置形成在相邻的单元双极晶体管之间。
5.根据权利要求4的半导体器件，
其中以预定布置在所述半导体衬底上形成多个所述单元双极晶体管；以及
其中所述散热装置也形成在所述预定布置的至少一个周边侧上。
6.根据权利要求4的半导体器件，
其中以预定布置在所述半导体衬底上形成多个所述单元双极晶体管；以及
其中设有位于所述预定布置的相对中部的所述散热装置的区域的面积大于设有位于所述预定布置的相对周边部分的所述散热装置的区域的面积。
7.根据权利要求6的半导体器件，
其中以预定方向布置多个所述单元双极晶体管，并且在所述散热装置的区域上的所述布线在与所述预定方向垂直的方向上延伸。
8.根据权利要求7的半导体器件，
其中所述布线与在所述延伸的布线的端部的焊盘电极连接。
9.根据权利要求6的半导体器件，
其中通过改变在与所述预定布置平行的方向上所述散热装置的宽度，来改变所述散热装置的面积。
10.根据权利要求6的半导体器件，
其中通过改变在与所述预定布置垂直的方向上所述散热装置的长度，来改变所述散热装置的面积。
11.根据权利要求6的半导体器件，
其中通过改变所述散热装置的宽度和长度两者，来改变所述散热装置的面积。
12.根据权利要求1的半导体器件，
其中以预定布置在所述半导体衬底上形成多个所述单元双极晶体管；
其中所述布线延伸到至少一个与所述预定布置垂直的方向；以及
其中所述散热装置形成在所述延伸的布线下。
13.根据权利要求1的半导体器件，
其中所述布线形成在覆盖所述双极晶体管和所述散热装置的绝缘膜上，并经所述绝缘膜中设置的开口连接到所述散热装置的一端，和连接到所述双极晶体管的电极。
14.一种半导体器件，包括：
次集电极层，其形成在半导体衬底上；
双极晶体管，通过在所述次集电极层上依次层叠集电极层、基极层以及发射极层而形成；以及
散热装置，其经与所述双极晶体管相连接的布线将所述双极晶体管内产生的热量散逸到所述半导体衬底，
其特征在于，所述散热装置是肖特基二极管且与所述双极晶体管隔离开，并且所述二极管的至少一端与所述布线连接。
15.根据权利要求14的半导体器件，
其中所述肖特基二极管包括由与所述双极晶体管的所述集电极层相同的材料构成的导电层以及与所述导电层形成肖特基势垒的形成在所述导电层上的金属层。
16.根据权利要求15的半导体器件，
其中所述肖特基二极管具有与所述布线连接的金属电极，并且在与所述导电层接触的侧上所述金属电极的金属层与所述导电层形成肖特基势垒。
17.根据权利要求15的半导体器件，
其中所述导电层与所述布线直接接触；以及
其中至少在与所述导电层接触的侧上所述布线的金属层与所述导电层形成肖特基势垒。
18.根据权利要求14的半导体器件，
其中所述布线与多个所述双极晶体管上具有相同功能的电极互联。
19.根据权利要求18的半导体器件，
其中所述具有相同功能的电极是发射电极。
20.根据权利要求14的半导体器件，
其中由至少一个所述双极晶体管构成单元双极晶体管；以及
其中所述散热装置形成在相邻的单元双极晶体管之间。
21.根据权利要求20的半导体器件，
其中以预定布置在所述半导体衬底上形成多个所述单元双极晶体管；以及
其中所述散热装置也形成在所述预定布置的至少一个周边侧上。
22.根据权利要求20的半导体器件，
其中以预定布置在所述半导体衬底上形成多个所述单元双极晶体管；以及
其中设有位于所述预定布置的相对中部的所述散热装置的区域的面积大于设有位于所述预定布置的相对周边部分的所述散热装置的区域的面积。
23.根据权利要求22的半导体器件，
其中以预定方向布置多个所述单元双极晶体管，并且在所述散热装置的区域上的所述布线在与所述预定方向垂直的方向上延伸。
24.根据权利要求23的半导体器件，
其中所述布线与在所述延伸的布线的端部的焊盘电极连接。
25.根据权利要求22的半导体器件，
其中通过改变在与所述预定布置平行的方向上所述散热装置的宽度，来改变所述散热装置的面积。
26.根据权利要求22的半导体器件，
其中通过改变在与所述预定布置垂直的方向上所述散热装置的长度，来改变所述散热装置的面积。
27.根据权利要求22的半导体器件，
其中通过改变所述散热装置的宽度和长度两者，来改变所述散热装置的面积。
28.根据权利要求14的半导体器件，
其中以预定布置在所述半导体衬底上形成多个所述单元双极晶体管；
其中所述布线延伸到至少一个与所述预定布置垂直的方向；以及
其中所述散热装置形成在所述延伸的布线下。
29.根据权利要求14的半导体器件，
其中所述布线形成在覆盖所述双极晶体管和所述散热装置的绝缘膜上，并经所述绝缘膜中设置的开口连接到所述散热装置的一端，和连接到所述双极晶体管的电极。
30.一种半导体器件，包括：
次集电极层，其形成在半导体衬底上；
双极晶体管，通过在所述次集电极层上依次层叠集电极层、基极层以及发射极层而形成；以及
散热装置，其经与所述双极晶体管相连接的布线将所述双极晶体管内产生的热量散逸到所述半导体衬底，
其特征在于，所述散热装置是其中绝缘膜插入在形成于所述次集电极层上的金属层和在所述金属层上延伸的所述布线之间而形成的MIM电容器。
31.根据权利要求30的半导体器件，
其中所述布线将多个所述双极晶体管上具有相同功能的电极互连。
32.根据权利要求31的半导体器件，
其中所述电极是发射极电极。
33.根据权利要求30的半导体器件，
其中所述绝缘膜具有3.0或更低的相对介电常数。
34.根据权利要求33的半导体器件，
其中所述绝缘膜是多孔膜。
35.根据权利要求30的半导体器件，
其中由至少一个所述双极晶体管构成单元双极晶体管；以及
其中所述散热装置形成在相邻的单元双极晶体管之间。
36.根据权利要求35的半导体器件，
其中以预定布置在所述半导体衬底上形成多个所述单元双极晶体管；以及
其中所述散热装置也形成在所述预定布置的至少一个周边侧上。
37.根据权利要求35的半导体器件，
其中以预定布置在所述半导体衬底上形成多个所述单元双极晶体管；以及
其中设有位于所述预定布置的相对中部的所述散热装置的区域的面积大于设有位于所述预定布置的相对周边部分的所述散热装置的区域的面积。
38.根据权利要求37的半导体器件，
其中以预定方向布置多个所述单元双极晶体管，并且在所述散热装置的区域上的所述布线在与所述预定方向垂直的方向上延伸。
39.根据权利要求38的半导体器件，
其中所述布线与在所述延伸的布线的端部的焊盘电极连接。
40.根据权利要求37的半导体器件，
其中通过改变在与所述预定布置平行的方向上所述散热装置的宽度，来改变所述散热装置的面积。
41.根据权利要求37的半导体器件，
其中通过改变在与所述预定布置垂直的方向上所述散热装置的长度，来改变所述散热装置的面积。
42.根据权利要求37的半导体器件，
其中通过改变所述散热装置的宽度和长度两者，来改变所述散热装置的面积。
43.根据权利要求30的半导体器件，
其中以预定布置在所述半导体衬底上形成多个所述单元双极晶体管；
其中所述布线延伸到至少一个与所述预定布置垂直的方向；以及
其中所述散热装置形成在所述延伸的布线下。
CN200580017592.7A 2004-03-30 2005-03-30 半导体器件 Expired - Fee Related CN1961412B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004098911 2004-03-30
JP098911/2004 2004-03-30
PCT/JP2005/006165 WO2005096365A1 (ja) 2004-03-30 2005-03-30 半導体装置

Publications (2)

Publication Number Publication Date
CN1961412A CN1961412A (zh) 2007-05-09
CN1961412B true CN1961412B (zh) 2010-05-26

Family

ID=35064071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580017592.7A Expired - Fee Related CN1961412B (zh) 2004-03-30 2005-03-30 半导体器件

Country Status (4)

Country Link
US (1) US7741700B2 (zh)
JP (1) JP4955384B2 (zh)
CN (1) CN1961412B (zh)
WO (1) WO2005096365A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070028364A (ko) 2004-04-07 2007-03-12 팅기 테크놀러지스 프라이빗 리미티드 반도체 발광 다이오드상의 반사층 제조
SG131803A1 (en) * 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
SG133432A1 (en) 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
SG140512A1 (en) 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
FR2924271B1 (fr) * 2007-11-27 2010-09-03 Picogiga Internat Dispositif electronique a champ electrique controle
US8395237B2 (en) * 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
US20100181847A1 (en) * 2009-01-22 2010-07-22 Shen-Yu Huang Method for reducing supply voltage drop in digital circuit block and related layout architecture
KR101020993B1 (ko) * 2009-03-10 2011-03-09 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
JP5017303B2 (ja) 2009-03-25 2012-09-05 株式会社東芝 半導体装置
US8969973B2 (en) * 2010-07-02 2015-03-03 Win Semiconductors Corp. Multi-gate semiconductor devices
US20130137199A1 (en) * 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US8912577B2 (en) * 2012-09-19 2014-12-16 The United States Of America As Represented By The Secretary Of The Army Distributed heating transistor devices providing reduced self-heating
JP6134119B2 (ja) * 2012-10-05 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
US9214423B2 (en) * 2013-03-15 2015-12-15 Semiconductor Components Industries, Llc Method of forming a HEMT semiconductor device and structure therefor
US9620424B2 (en) * 2013-11-12 2017-04-11 Skyworks Solutions, Inc. Linearity performance for radio-frequency switches
US11901243B2 (en) * 2013-11-12 2024-02-13 Skyworks Solutions, Inc. Methods related to radio-frequency switching devices having improved voltage handling capability
JP6260307B2 (ja) * 2014-01-30 2018-01-17 住友電気工業株式会社 半導体装置
JP2015233089A (ja) * 2014-06-10 2015-12-24 株式会社サイオクス 化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子
US11508834B2 (en) * 2014-11-27 2022-11-22 Murata Manufacturing Co., Ltd. Compound semiconductor device
US20160169833A1 (en) * 2014-12-11 2016-06-16 International Business Machines Corporation Biosensor based on heterojunction bipolar transistor
US20160372396A1 (en) * 2015-06-22 2016-12-22 Globalfoundries Inc. Chip packages with reduced temperature variation
US9905678B2 (en) 2016-02-17 2018-02-27 Qorvo Us, Inc. Semiconductor device with multiple HBTs having different emitter ballast resistances
CN105871328A (zh) * 2016-06-03 2016-08-17 浙江人和光伏科技有限公司 一种太阳能电池用接线盒
CN107092117B (zh) * 2017-06-29 2019-11-12 京东方科技集团股份有限公司 显示面板及提高显示面板显示质量的方法
JP2019054120A (ja) * 2017-09-15 2019-04-04 株式会社村田製作所 バイポーラトランジスタ及び高周波パワーアンプモジュール
US10847436B2 (en) * 2017-10-11 2020-11-24 Murata Manufacturing Co., Ltd. Power amplifier module
JP2019149485A (ja) * 2018-02-27 2019-09-05 株式会社村田製作所 半導体装置
TWI747145B (zh) * 2019-03-19 2021-11-21 日商村田製作所股份有限公司 半導體裝置及放大器模組
JP2022080639A (ja) * 2020-11-18 2022-05-30 株式会社村田製作所 半導体装置
CN114497234B (zh) * 2022-01-25 2022-12-06 先之科半导体科技(东莞)有限公司 一种低损耗小体积的肖特基二极管
CN118281050A (zh) * 2022-12-30 2024-07-02 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5556670A (en) * 1978-10-23 1980-04-25 Sharp Corp Solar cell
JPH02292853A (ja) * 1989-05-02 1990-12-04 Toshiba Corp 化合物半導体集積回路およびその製造方法
JP2590718B2 (ja) * 1993-12-21 1997-03-12 日本電気株式会社 バイポーラトランジスタ
JPH08279562A (ja) 1994-07-20 1996-10-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
JPH08227896A (ja) * 1995-02-20 1996-09-03 Fujitsu Ltd ヘテロ接合バイポーラトランジスタ
JP3595080B2 (ja) 1995-11-27 2004-12-02 三菱電機株式会社 バイポーラトランジスタ
JPH10125616A (ja) 1996-10-22 1998-05-15 Meidensha Corp パワートランジスタ
JPH10144801A (ja) * 1996-11-14 1998-05-29 Toshiba Corp 半導体装置
JP3147048B2 (ja) * 1997-09-12 2001-03-19 日本電気株式会社 半導体装置
JPH11274381A (ja) * 1998-03-26 1999-10-08 Mitsubishi Electric Corp バイポーラトランジスタ装置の放熱構造
JP2000277530A (ja) 1999-03-25 2000-10-06 Hitachi Ltd 半導体装置及びその製造方法
JP2000307000A (ja) * 1999-04-22 2000-11-02 Toshiba Corp 半導体装置
JP4438133B2 (ja) 1999-08-19 2010-03-24 シャープ株式会社 ヘテロ接合型バイポーラトランジスタおよびその製造方法
JP3450242B2 (ja) * 1999-11-26 2003-09-22 Ｎｅｃエレクトロニクス株式会社 化合物半導体集積回路の製造方法
JP2001168094A (ja) 1999-12-06 2001-06-22 Murata Mfg Co Ltd 配線構造、配線形成方法及び半導体装置
JP4468609B2 (ja) 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
JP2003007840A (ja) * 2001-06-25 2003-01-10 Nec Corp 半導体装置及び半導体装置製造方法
US6712258B2 (en) * 2001-12-13 2004-03-30 International Business Machines Corporation Integrated quantum cold point coolers
JP4162439B2 (ja) * 2002-07-19 2008-10-08 アンリツ株式会社 半導体集積回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平11-274381A 1999.10.08

Also Published As

Publication number Publication date
US7741700B2 (en) 2010-06-22
CN1961412A (zh) 2007-05-09
JP4955384B2 (ja) 2012-06-20
WO2005096365A1 (ja) 2005-10-13
JPWO2005096365A1 (ja) 2008-02-21
US20080230807A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
CN1961412B (zh) 半导体器件
US7511315B2 (en) Semiconductor device and manufacturing method therefor
US7656003B2 (en) Electrical stress protection apparatus and method of manufacture
US8860093B2 (en) Semiconductor device and radio communication device
CN101393914B (zh) 具有二极管和igbt的半导体器件
US7821102B2 (en) Power transistor featuring a double-sided feed design and method of making the same
US20150206768A1 (en) Method and system for co-packaging gallium nitride electronics
CN113140566A (zh) 具有隔离结构的集成式芯片及其制作方法
CN113035841A (zh) 具有结隔离结构的集成式芯片及其制作方法
CN102456678B (zh) Igbt模块和电路
US6838710B1 (en) Compound semiconductor protection device for low voltage and high speed data lines
US6953981B1 (en) Semiconductor device with deep substrates contacts
US6127716A (en) Heterojunction bipolar transistor and manufacturing method thereof
US5436497A (en) Semiconductor device having a plurality of vertical type transistors having non-intersecting interconnections
CN116705844A (zh) 半导体结构及其形成方法
CN215815878U (zh) 具有隔离结构的集成式芯片
US9911836B2 (en) Vertical ballast technology for power HBT device
CN114649275A (zh) 功率放大器
US20060118834A1 (en) Semiconductor device and method of manufacturing the same
US20220045221A1 (en) Diode Including a Plurality of Trenches
JP3674881B2 (ja) 半導体装置
US20240347456A1 (en) Vertical power semiconductor device comprising source or emitter pad
KR20230138422A (ko) 트렌치 접촉부를 갖는 과전압 보호 디바이스
JP2000183076A (ja) 半導体装置およびその製造方法
CN116075925A (zh) 具有贯通通路结构的iii-氮化物器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Co-patentee after: Renesas Electronics Corporation

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130814

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20130814

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130814

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Patentee before: NEC Corp.

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20190330

CF01 Termination of patent right due to non-payment of annual fee