CN101393914B - 具有二极管和igbt的半导体器件 - Google Patents

具有二极管和igbt的半导体器件 Download PDF

Info

Publication number
CN101393914B
CN101393914B CN2008101492084A CN200810149208A CN101393914B CN 101393914 B CN101393914 B CN 101393914B CN 2008101492084 A CN2008101492084 A CN 2008101492084A CN 200810149208 A CN200810149208 A CN 200810149208A CN 101393914 B CN101393914 B CN 101393914B
Authority
CN
China
Prior art keywords
region
conductive type
diode
type layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101492084A
Other languages
English (en)
Other versions
CN101393914A (zh
Inventor
都筑幸夫
河野宪司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN101393914A publication Critical patent/CN101393914A/zh
Application granted granted Critical
Publication of CN101393914B publication Critical patent/CN101393914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件，包括：半导体衬底(10、11)，其包括第一导电类型层(11)；多个IGBT区(1)，每个IGBT区(1)提供一个IGBT元件；以及多个二极管区(2)，每个二极管区(2)提供一个二极管元件。所述多个IGBT区和所述多个二极管区交替布置在所述衬底中。每个二极管区都包括具有第二导电类型的肖特基接触区(24)。所述肖特基接触区用于回收来自所述第一导电类型层的少数载流子。所述肖特基接触区设置在所述第一导电类型层的第一表面部分中，并且邻近所述IGBT区。

Description

具有二极管和IGBT的半导体器件
技术领域
本发明涉及一种具有二极管和IGBT的半导体器件。
背景技术
例如，在美国专利申请NO.2007/0108468中公开了一种具有二极管和IGBT的半导体器件。
在该器件中，N型层和P型基极层形成在N型衬底上。一对凹槽形成在基极层的表面上，使得凹槽到达衬底。N型发射极区形成在基极层中，使得该发射极区夹在这些凹槽之间。
栅极氧化膜形成在凹槽的内壁上，而栅电极通过栅极氧化膜形成在凹槽中。这样，基极层经由栅极氧化膜接触栅电极。基极层提供了IGBT的沟道区。层间绝缘膜形成在栅电极上方，使得层间绝缘膜覆盖发射极区的一部分。
发射极电极形成在发射极区和基极层的一部分上。发射极电极还提供了二极管的阳极。P+型集电极层和N+型阴极层独立形成在衬底的背侧。与集电极层和阴极层两者耦合的集电极电极形成在衬底上。集电极电极还提供了二极管的阴极。
二极管和IGBT集成在衬底中。具有设置在衬底背侧上的集电极的IGBT区用作IGBT。具有设置在衬底背侧的阴极层的二极管区用作二极管。可以将多个二极管和IGBT形成在衬底中，从而提供了逆变器。
然而，发明人认识到下列难点。
当二极管的正向偏压施加在发射极电极和集电极电极之间时，电子从阴极层提供到衬底。此外，空穴从基极层提供到衬底。然后，衬底中的电子占主导地位，即衬底中的电子过剩，从而电子从阴极(即，集电极电极)流到阳极(即，发射极电极)。这样，二极管流过正向电流。
在这种情况下，当反向电压快速施加在发射极电极和集电极电极之间时，反向电流流动一个短暂的瞬间。具体而言，从基极层提供到衬底的空穴朝着与正向方向相反的方向移动，从而空穴移动到发射极电极侧。此外，衬底中保留的空穴与电子复合，和/或衬底中的空穴扩散，使得反向电流流动，即发生了反向恢复过程。相应地，在恢复过程中，积累在衬底中的空穴经由基极层流到阳极(即，发射极电极)中。
当IGBT导通时，由于IGBT中的沟道区的电阻非常小，因此发射极电极和衬底短路。也就是说，在二极管恢复操作中，当IGBT导通时，二极管短路，并且电流从二极管区流到IGBT区。
因此，在常规的半导体器件中，在二极管恢复操作中，电流容易在二极管区和IGBT区之间的边界处集中，这样可能发生器件击穿。
因此，需要一种能够在二极管恢复过程中避免电流在IGBT和二极管之间的边界处集中的具有二极管和IGBT的半导体器件。
发明内容
鉴于上述问题，本发明的目的在于提供一种具有二极管和IGBT的半导体器件。
根据本发明的第一方面，半导体器件包括：半导体衬底，包括第一导电类型层；多个IGBT区，每个IGBT区提供一个IGBT元件；以及多个二极管区，每个二极管区提供一个二极管元件。多个IGBT区和多个二极管区交替布置在衬底中。每个二极管区都包括具有第二导电类型的肖特基接触区。肖特基接触区用于回收来自第一导电类型层的少数载流子。肖特基接触区设置在第一导电类型层的第一表面部分中，并且邻近IGBT区。
在上述器件中，由于肖特基接触区设置在IGBT区和二极管区之间的边界处，因此肖特基接触区回收来自第一导电类型层的少数载流子。这样，减少了边界处的少数载流子，从而防止了恢复电流从二极管区流到IGBT区，即便在IGBT元件在恢复过程的情况下导通时也是如此。相应地，减小了在二极管恢复操作时集中在边界处的电流。从而，防止器件被击穿。
根据本发明的第二方面，半导体器件包括：半导体衬底，所述半导体衬底包括硅衬底和第一导电类型层，其中所述第一导电类型层设置在所述硅衬底上；多个IGBT区，每个IGBT区提供一个IGBT元件；以及多个二极管区，每个二极管区提供一个二极管元件。多个IGBT区和多个二极管区交替布置在半导体衬底中。每个二极管区都包括具有第二导电类型的肖特基接触区。肖特基接触区用于回收来自第一导电类型层的少数载流子。肖特基接触区设置在第一导电类型层的第一表面部分中，并且邻近IGBT区。每个二极管区还包括第二导电类型区和具有第二导电类型的欧姆接触区。所述第二导电类型区设置在所述第一导电类型层的第三表面部分中。从肖特基接触区开始，将所述第二导电类型区设置在二极管区的内部。所述欧姆接触区设置在所述第二导电类型区的第四表面部分中。所述欧姆接触区的杂质浓度高于所述第二导电类型区的杂质浓度。每个二极管区还包括沟槽，所述沟槽围绕着所述第二导电类型区和所述肖特基接触区，并且所述沟槽是矩形，穿过所述第二导电类型区和所述肖特基接触区，并且到达了所述第一导电类型层。
在上述器件中，由于肖特基接触区设置在IGBT区和二极管区之间的边界处，因此肖特基接触区回收来自第一导电类型层的少数载流子。这样，减少了边界处的少数载流子，从而防止了恢复电流从二极管区流到IGBT区，即便在IGBT元件在恢复过程的情况下导通时也是如此。相应地，减小了在二极管恢复操作时集中在边界处的电流。从而，防止器件被击穿。
附图说明
通过下面参照附图进行的详细描述，本发明的上述和其它目的、特征和优点将变得更加显而易见。在附图中：
图1是示出根据第一实施例的半导体器件的平面图；
图2是示出了沿图1中的线II-II截取的器件的横截面图；
图3是示出了根据第二实施例的半导体器件的平面图；
图4是示出了根据第三实施例的半导体器件的平面图；
图5是示出了根据第四实施例的半导体器件的平面图；
图6是示出了根据第五实施例的半导体器件的平面图；
图7是示出了沿图6中的线VII-VII截取的器件的横截面图；以及
图8是示出了图2中的器件的VIII部分的部分放大截面图。
具体实施方式
(第一实施例)
在下列实施例中，例如，第一导电类型对应于N导电类型，第二导电类型对应于P导电类型。或者，第一导电类型可以对应于P导电类型，而第二导电类型可以对应于N导电类型。
图1示出了根据第一实施例的具有IGBT和二极管的半导体器件。该器件适用于逆变器。
该器件包括用作IGBT的IGBT区1和用作二极管的二极管区2。多个IGBT区1和多个二极管区2沿重复方向交替布置。
IGBT区1和二极管区2形成在N-导电类型漂移层11的表面部分中，该N-导电类型漂移层11设置在N导电类型硅衬底10上。对应于IGBT区1的P+导电类型区12形成在衬底10的背侧上。对应于二极管区2的N+导电类型区13形成在衬底10的背侧上。在该实施例中，P+导电类型区12和N+导电类型区13是集电极接地的。
在IGBT区1中，用于提供沟道区的P导电基区14形成在漂移层11的表面部分中。P+导电类型主体区15形成在基区14的表面部分中。N+导电类型源区16形成在主体区15的表面部分中。这里，P导电类型基区14对应于第二导电类型层。
这里，N导电类型硅衬底10和N-导电类型漂移层11限定出半导体衬底。
如图2和图8所示，沟槽17以这样一种方式形成在半导体衬底中，使得沟槽17通过源区16、主体区15和基区14到达漂移层11。SiO2制成的栅极绝缘膜18形成在沟槽17的内壁上，此外，多晶硅制成的栅电极19也经由栅极绝缘膜18形成在沟槽17中。沟槽17、栅极绝缘膜18和栅电极19提供了沟槽栅极结构。由例如BPSG制成的层间绝缘膜20形成在源区16和栅电极19上。
凹槽21的深度浅于沟槽17的深度，该凹槽21形成在两个相邻的沟槽17之间。凹槽21穿透源区16和主体区15，并且到达基区14。基区14、主体区15、源区16、沟槽栅极结构和凹槽21限定出器件区。在图1中，器件区被显示为阴影区I。
沟槽17是矩形的，并且围绕着基区14。此外，多个沟槽17沿着IGBT区1和二极管区2的重复方向对准。
器件区形成在两个相邻的沟槽17之间。器件区沿着与IGBT区1和二极管区2的重复方向垂直的方向延伸。凹槽21和接触区22设置在器件区的外侧，并且沿着重复方向延伸。接触区22是形成在基区14的表面部分中的接触区。金属电极(未示出)形成在接触部分22的上方，使得金属电极和半导体衬底相互电耦合。
在二极管区2中，多个与IGBT区1中的沟槽栅极结构相类似的沟槽栅极结构形成在半导体衬底的表面部分中。具体而言，P导电类型区23形成在半导体衬底的表面部分中。多个沟槽17以这样一种方式形成在衬底中，使得沟槽17穿过P导电类型区23并到达漂移层11。二极管区2中的沟槽17是矩形的，类似于IGBT区1中的沟槽17。
在二极管区2中，P导电类型的肖特基接触区24形成在漂移层11的表面部分中，该漂移层11的表面部分设置在二极管区2的最远(utmost)IGBT区侧，即漂移层11的表面部分被设置得更加靠近IGBT区1。肖特基接触区24回收少数载流子，即来自漂移层11的空穴。沟槽17围绕着肖特基接触区24。肖特基接触区24的杂质浓度例如在1×1016cm-3和1×1017cm-3之间。
肖特基接触区24设置在P导电类型区23的一部分中，该P导电类型区23的一部分设置在最远IGBT区侧。
此外，在二极管区2中，P+导电类型的欧姆接触区25形成在二极管区2的一部分中，该二极管区2的一部分设置在肖特基接触区24的内部。欧姆接触区25的杂质浓度高于P导电类型区23。欧姆接触区25形成在P导电类型区23的表面部分中。沟槽17围绕着欧姆接触区25。欧姆接触区25用作空穴供应源，用于将空穴供应给漂移层11。
欧姆接触区25沿着与IGBT区1和二极管区2的重复方向相垂直的方向延伸。欧姆接触区25以线性方式对准。这样，在二极管区2中，通过使用欧姆接触区25，将空穴均一地引入到漂移层11。欧姆接触区25的杂质浓度例如是1×1019cm-3。
在二极管区2中，欧姆接触区25形成在由沟槽17围绕的区域中。PIN二极管由N-导电类型漂移层11、P导电类型区23和欧姆接触区25形成。PIN二极管设置在其中形成了欧姆接触区25的区域中。P导电类型区23的表面部分的一部分，即没有形成欧姆接触区25的部分，用作肖特基二极管。这样，高杂质浓度的P导电类型部分中的PIN二极管和低杂质浓度的P导电类型部分中的肖特基二极管形成在由沟槽17围绕的区域中。
在二极管区2中，P导电类型区23(在该P导电类型区23中，形成了欧姆接触区25)和肖特基接触区24沿着与所述重复方向相垂直的方向延伸，使得P导电类型区23和肖特基接触区24在二极管区2中从一端形成到另一端，这些端对应于IGBT区1的接触区22。
发射极电极(未示出)形成在半导体衬底上。发射极电极还形成在IGBT区1的凹槽21中。这样，发射极电极直接接触基区14，使得沟道区与发射极接触部之间的距离变短。这样，沟槽17和凹槽之间的电阻变小。此外，减少了PN结处的空穴注入，从而改善了恢复耐压。
如图1所示，栅极焊盘26和发射极焊盘27设置在衬底中。栅极焊盘与IGBT区1电耦合，而发射极焊盘27与二极管区2电耦合。具体而言，栅极焊盘26电连接到IGBT区1中的沟槽17内的栅极结构。此外，栅极焊盘26电连接到二极管区2的围绕着肖特基接触区24的沟槽17中的栅极结构。发射极焊盘27与围绕着P导电类型区23的沟槽17的栅极结构电耦合，其中，所述欧姆接触区25形成在该P导电类型区23中。
二极管区2中的围绕着欧姆接触区25的沟槽17内的栅极结构与栅极焊盘26电气隔离。这样，PIN二极管和肖特基二极管不依赖于栅极电压。这样，二极管的正向电压Vf变小。
下面，将介绍半导体器件的操作。首先，在正常操作中，当将驱动信号输入到栅极时，IGBT导通。这样电流在发射极和集电极之间流动。
二极管使流经IGBT的负载电流换向。当二极管正向工作时，仅电子提供的电流，即电子电流在二极管区2中的形成肖特基接触区24的一部分中流动。这样，空穴没有被引入到漂移层11。此外，空穴被从欧姆接触区25引入到二极管区2的另一部分中的漂移层11，在该另一部分中形成了欧姆接触区25。相应地，当二极管正向工作时，二极管在区域中的形成了欧姆接触区25的其它部分，即远离IGBT区1的部分，起作用。这样，通过从欧姆接触区25供应空穴，二极管的正向电压Vf变小。此外，改善了二极管的正向特性。
当二极管工作在恢复过程中时，空穴电流(即，空穴提供的电流)在二极管区2中的形成肖特基接触区24的区域中流动。这样，肖特基接触区24回收来自漂移层11的空穴。肖特基接触区24设置在二极管区2的一部分中，该部分设置在最远IGBT区侧。这样，肖特基接触区24回收来自IGBT区1和二极管区2之间的边界处的空穴。
相应地，即使当IGBT在二极管恢复过程中导通时，从二极管区2流到IGBT区1的恢复电流也会减小。这样，防止了在IGBT区1和二极管区2之间的边界处的电流集中。具体而言，电流不会在边界处集中。这样改善了半导体器件的耐压特性(即，击穿抵抗力)。
二极管区2中的其中欧姆接触区25由沟槽17围绕的部分与二极管区2的其它部分通过沟槽17隔开。这样，防止当二极管工作在恢复过程中时空穴电流从二极管区2的所述其它部分渗透到所述二极管区2的该部分。因此，防止由空穴电流的电流集中引起的击穿。
在该实施例中，用于在二极管的恢复过程中从漂移层11回收空穴的肖特基接触区24形成在二极管区2的该部分中，该部分设置在最远IGBT区侧。
这样，减少了位于IGBT区1和二极管区2之间的边界处的空穴，从而防止由空穴复合和空穴扩散引起的恢复电流从二极管区2集中到IGBT区1。相应地，防止了电流在二极管恢复操作中集中在边界处。此外，防止了器件击穿。
在这种情况下，沟槽17围绕着肖特基接触区24。因此，即使当电场集中在设置于IGBT区1的外围上的沟槽17时，因为IGBT区1具有沟槽栅极结构，IGBT区1和二极管区2之间的电场强度也是均一的，从而改善了半导体器件的击穿性。
(第二实施例)
图3示出了根据第二实施例的半导体器件。欧姆接触区25也形成在肖特基接触区24中。在这种情况下，欧姆接触区25设置在肖特基接触区24的表面部分和二极管区2的内部中。欧姆接触区25形成为线性方式。
由于欧姆接触区25形成在肖特基接触区24中，因此增加了注入到漂移层11的空穴，从而更加减小了二极管的正向电压Vf。
(第三实施例)
图4示出了根据第四实施例的半导体器件。在二极管区2中，肖特基接触区24和P导电类型区23到达IGBT区1的器件区的一端。器件区的所述一端沿着与IGBT区1和二极管区2的重复方向垂直的方向设置在外围。具体而言，在二极管区2中，肖特基接触区24和P导电类型区23没有形成在由IGBT区1中的接触部分22所夹的区域中。
在这种情况下，在二极管恢复操作中，在接触部分22附近没有空穴注入区。因此，电流不会从外围区和二极管区2集中在接触部分。相应地，减小了集中在IGBT区1的端子部分处的电流，即减小了集中在接触部分22处的电流。这里，电流可以容易地集中在端子部分，即接触部分22。因此，改善了恢复击穿特性。
(第四实施例)
图5示出了根据第四实施例的半导体器件。在二极管区2中，其中形成了欧姆接触区25的P导电类型区23到达了IGBT区1的器件区的一端。该器件区的所述一端沿着与IGBT区1和二极管区2的重复方向垂直的方向设置在外围。肖特基接触区24到达接触部分22的外围，该接触部分22沿着与IGBT区1和二极管区2的重复方向垂直的方向设置在外围。
当用于从漂移层11回收空穴的肖特基接触区24延伸并且到达接触部分22的外围时，通过在二极管恢复操作中使用肖特基接触区24从接触部分22周围回收空穴。这样，防止了IGBT区1的接触部分22处的电流集中，从而改善了恢复击穿特性，即恢复耐压特性。
(第五实施例)
图6和图7示出了根据第五实施例的半导体器件。
在该实施例中，二极管区2中的肖特基接触区24由矩形的沟槽围绕。此外，多个P+导电类型欧姆接触区28形成在两个相邻的沟槽17之间，其中所述沟槽27围绕着肖特基接触区24。具体而言，从肖特基接触区24开始，欧姆接触区28设置在二极管区2的内部。每个欧姆接触区28为点形，并且用作空穴的供应源。这样，欧姆接触区28以点的形式布置，使得多个点布置成Z字形形式。具体而言，一个点由六个点围绕，这六个点提供了六角形。
如图7所示，欧姆接触区28以点的形式形成在漂移层11的表面部分中。漂移层11的未形成欧姆接触区28的其它表面部分用作肖特基二极管，而欧姆接触区28用作PIN二极管。这样，PIN二极管和肖特基二极管合并在二极管区2中，从而形成MPS(即，合并的PIN二极管和肖特基势垒二极管)结构。
(其它实施例)
在IGBT区1的器件结构中，主体区15形成在基区14中。或者，器件结构可以有不同的构造。
沟槽17围绕的带状欧姆接触区25的数量是2。可选地，沟槽17围绕的带状欧姆接触区25的数量可以是1，3或更多。
图6所示的欧姆接触区28的点布局是一个例子。可选地，欧姆接触区28的点布局可以具有不同的布局。
上述公开具有下列方面。
根据本发明的第一方面，半导体器件包括：半导体衬底，包括第一导电类型层；多个IGBT区，每个IGBT区提供一个IGBT元件；以及多个二极管区，每个二极管区提供一个二极管元件。多个IGBT区和多个二极管区交替布置在衬底中。每个二极管区都包括具有第二导电类型的肖特基接触区。肖特基接触区用于回收来自第一导电类型层的少数载流子。肖特基接触区设置在第一导电类型层的第一表面部分中，并且邻近IGBT区。
在上述器件中，由于肖特基接触区设置在IGBT区和二极管区之间的边界处，因此肖特基接触区回收来自第一导电类型层的少数载流子。这样，减少了边界处的少数载流子，从而防止了恢复电流从二极管区流到IGBT区，即便在IGBT元件在恢复过程的情况下导通时也是如此。相应地，减小了在二极管恢复操作时边界处的电流集中。从而，防止器件被击穿。
可选地，每个二极管区可以进一步包括围绕肖特基接触区的沟槽，并且该沟槽具有矩形形状，穿过肖特基接触区并且到达第一导电类型层。在这种情况下，防止器件被击穿。此外，电场强度是均一的，并且增大了器件的击穿电压。
可选地，每个二极管区可以进一步包括多个第二导电类型的欧姆接触区。所述多个欧姆接触区布置成点矩阵。所述多个欧姆接触区设置在第一导电类型层的第二表面部分中。从肖特基接触区开始，多个欧姆接触区设置在二极管区的内部。在这种情况下，提供了MPS结构。
可选地，每个二极管区可以进一步包括第二导电类型区和第二导电类型的欧姆接触区。第二导电类型区设置在第一导电类型层的第三表面部分中。从肖特基接触区开始，第二导电类型区设置在二极管区的内部。欧姆接触区设置在第二导电类型区的第四表面部分中，并且欧姆接触区的杂质浓度高于第二导电类型区的杂质浓度。在这种情况下，当二极管元件正向工作时，欧姆接触区用作少数载流子源，从而将少数载流子引入到第一导电类型层。这样，二极管元件的正向电压变小，并且改善了二极管的正向特性。此外，每个二极管区可以进一步包括围绕第二导电类型区的沟槽，并且该沟槽具有矩形形状，穿过第二导电类型区并且到达第一导电类型层。在这种情况下，电场强度是均一的，并且改善了器件的击穿电压。此外，多个IGBT区和多个二极管区可以沿重复方向交替布置，并且欧姆接触区沿着与所述重复方向垂直的方向延伸，使得欧姆接触区具有带状图案。可选地，欧姆接触区可以设置在肖特基接触区的第五表面部分中，并且肖特基接触区中的欧姆接触区设置在二极管区的内部。在这种情况下，二极管元件的正向电压变得更加小。
可选地，每个IGBT区可以包括：第二导电类型层，其设置在第一导电类型层的第六表面部分中；多个围绕着第二导电类型层的沟槽，该沟槽为矩形，穿过第二导电类型层并且到达第一导电类型层，并且沿着重复方向布置；器件区，其设置在两个相邻的沟槽之间，并且由至少第二导电类型层提供；以及接触部分，其设置在两个相邻的沟槽之间。每个沟槽沿着与重复方向垂直的方向延伸。接触部分沿着与重复方向垂直的方向延伸。器件区沿着与重复方向垂直的方向延伸，使得器件区在该方向上具有一端和另一端，并且肖特基接触区和第二导电类型区设置在所述器件区的所述一端和所述另一端之间。在这种情况下，减小了恢复电流。此外，器件区可以包括凹槽，该凹槽的深度比沟槽的深度浅，并且其中所述凹槽设置在两个相邻的沟槽之间。
可选地，每个IGBT区可以包括：第二导电类型层，其设置在第一导电类型层的第七表面部分中；多个围绕着第二导电类型层的沟槽，该沟槽为矩形，穿过第二导电类型层并且到达第一导电类型层，并且沿着重复方向布置；器件区，其设置在两个相邻的沟槽之间，并且由至少第二导电类型层提供；以及接触部分，其设置在两个相邻的沟槽之间。每个沟槽沿着与重复方向垂直的方向延伸。接触部分沿着与重复方向垂直的方向延伸。接触部分沿着与重复方向垂直的方向延伸，使得接触部分在该方向上具有一端和另一端，并且肖特基接触区设置在所述接触部分的所述一端和所述另一端之间。器件区沿着与重复方向垂直的方向延伸，使得器件区在该方向上具有一端和另一端，并且第二导电类型区设置在所述器件区的所述一端和所述另一端之间。在这种情况下，减小了在IGBT区的接触部分处的电流集中。此外，器件区可以包括凹槽，该凹槽的深度比沟槽的深度浅，并且其中所述凹槽设置在两个相邻的沟槽之间。
根据本发明的第二方面，半导体器件包括：半导体衬底，所述半导体衬底包括硅衬底和第一导电类型层，其中所述第一导电类型层设置在所述硅衬底上；多个IGBT区，每个IGBT区提供一个IGBT元件；以及多个二极管区，每个二极管区提供一个二极管元件。多个IGBT区和多个二极管区交替布置在半导体衬底中。每个二极管区都包括具有第二导电类型的肖特基接触区。肖特基接触区用于回收来自第一导电类型层的少数载流子。肖特基接触区设置在第一导电类型层的第一表面部分中，并且邻近IGBT区。每个二极管区还包括第二导电类型区和具有第二导电类型的欧姆接触区。所述第二导电类型区设置在所述第一导电类型层的第三表面部分中。从肖特基接触区开始，所述第二导电类型区设置在二极管区的内部。所述欧姆接触区设置在所述第二导电类型区的第四表面部分中。所述欧姆接触区的杂质浓度高于所述第二导电类型区的杂质浓度。每个二极管区还包括沟槽，所述沟槽围绕着所述第二导电类型区和所述肖特基接触区，并且所述沟槽是矩形，穿过所述第二导电类型区和所述肖特基接触区，并且到达了所述第一导电类型层。
在上述器件中，由于肖特基接触区设置在IGBT区和二极管区之间的边界处，因此肖特基接触区回收来自第一导电类型层的少数载流子。这样，减少了边界处的少数载流子，从而防止了恢复电流从二极管区流到IGBT区，即便在IGBT元件在恢复过程的情况下导通时也是如此。相应地，减小了在二极管恢复操作时边界处的电流集中。从而，防止器件被击穿。
尽管已经参照其优选实施例对本发明进行了描述，但是应该理解：本发明不限于这些优选实施例和结构。本发明旨在涵盖各种改进和等效布置。另外，尽管优选了各种组合和结构，但是包括或多或少或仅单个元件的其它组合和结构也在本发明的精神和范围内。

Claims (12)

1.一种半导体器件，包括：
半导体衬底(10、11)，其包括第一导电类型层(11)；
多个IGBT区(1)，每个IGBT区(1)提供一个IGBT元件；以及
多个二极管区(2)，每个二极管区(2)提供一个二极管元件，
其中所述多个IGBT区(1)和所述多个二极管区(2)交替布置在所述衬底(10、11)中，
其中每个二极管区(2)都包括具有第二导电类型的肖特基接触区(24)，
其中所述肖特基接触区(24)用于回收来自所述第一导电类型层(11)的少数载流子，并且
其中所述肖特基接触区(24)设置在所述第一导电类型层(11)的第一表面部分中，并且邻近所述IGBT区(1)。
2.根据权利要求1所述的器件，
其中每个二极管区(2)进一步包括沟槽(17)，所述沟槽(17)围绕着所述肖特基接触区(24)，并且
其中所述沟槽(17)为矩形，穿过所述肖特基接触区(24)并且到达所述第一导电类型层(11)。
3.根据权利要求1或2所述的器件，
其中每个二极管区(2)进一步包括多个具有所述第二导电类型的欧姆接触区(28)，
其中所述多个欧姆接触区(28)被布置成点矩阵，
其中所述多个欧姆接触区(28)设置在所述第一导电类型层(11)的第二表面部分中，并且
其中从所述肖特基接触区(24)开始，将所述多个欧姆接触区(28)设置在所述二极管区(2)的内部。
4.根据权利要求1或2所述的器件，
其中每个二极管区(2)进一步包括第二导电类型区(23)和具有所述第二导电类型的欧姆接触区(28)，
其中所述第二导电类型区(23)设置在所述第一导电类型层(11)的第三表面部分中，
其中从所述肖特基接触区(24)开始，将所述第二导电类型区(23)设置在所述二极管区(2)的内部，
其中所述欧姆接触区(28)设置在所述第二导电类型区(23)的第四表面部分中，并且
其中所述欧姆接触区(28)的杂质浓度高于所述第二导电类型区(23)的杂质浓度。
5.根据权利要求4所述的器件，
其中每个二极管区(2)进一步包括沟槽(17)，所述沟槽(17)围绕着所述第二导电类型区(23)，并且
其中所述沟槽(17)为矩形，穿过所述第二导电类型区(23)并且到达所述第一导电类型层(11)。
6.根据权利要求5所述的器件，
其中所述多个IGBT区(1)和所述多个二极管区(2)沿重复方向交替布置，并且
其中所述欧姆接触区(28)沿着与所述重复方向垂直的方向延伸，使得所述欧姆接触区(28)具有带状图案。
7.根据权利要求6所述的器件，
其中所述欧姆接触区(28)设置在所述肖特基接触区(24)的第五表面部分中，并且
其中所述肖特基接触区(24)中的所述欧姆接触区(28)设置在所述二极管区(2)的内部。
8.根据权利要求6所述的器件，
其中每个IGBT区(1)包括：
第二导电类型层(14)，其设置在所述第一导电类型层(11)的第六表面部分中；
围绕着所述第二导电类型层(14)的多个沟槽(17)，所述沟槽(17)为矩形，穿过所述第二导电类型层(14)并且到达所述第一导电类型层(11)，并且沿所述重复方向布置；
器件区(I)，其设置在两个相邻的沟槽(17)之间，并且至少由所述第二导电类型层(14)提供；以及
接触部分(22)，其设置在两个相邻的沟槽(17)之间，
其中每个沟槽(17)沿与所述重复方向垂直的方向延伸，
其中所述接触部分(22)沿与所述重复方向垂直的方向延伸，
其中所述器件区(I)沿与所述重复方向垂直的方向延伸，使得所述器件区(I)在所述方向上具有一端和另一端，并且
其中所述肖特基接触区(24)和所述第二导电类型区(23)设置在所述器件区(I)的所述一端和所述另一端之间。
9.根据权利要求8所述的器件，
其中所述器件区(I)包括凹槽(21)，所述凹槽(21)的深度比所述沟槽(17)的深度浅，并且
其中所述凹槽(21)设置在两个相邻的沟槽(17)之间。
10.根据权利要求6所述的器件，
其中每个IGBT区(1)包括：
第二导电类型层(14)，其设置在所述第一导电类型层(11)的第六表面部分中；
围绕着所述第二导电类型层(14)的多个沟槽(17)，所述沟槽(17)为矩形，穿过所述第二导电类型层(14)并且到达所述第一导电类型层(11)，并且沿所述重复方向布置；
器件区(I)，其设置在两个相邻的沟槽(17)之间，并且至少由所述第二导电类型层(14)提供；以及
接触部分(22)，其设置在两个相邻的沟槽(17)之间，
其中每个沟槽(17)沿与所述重复方向垂直的方向延伸，
其中所述接触部分(22)沿与所述重复方向垂直的方向延伸，
其中所述接触部分(22)沿与所述重复方向垂直的方向延伸，使得所述接触部分(22)在所述方向上具有一端和另一端，
其中所述肖特基接触区(24)设置在所述接触部分(22)的所述一端和所述另一端之间，
其中所述器件区(I)沿与所述重复方向垂直的方向延伸，使得所述器件区(I)在所述方向上具有一端和另一端，并且
其中所述第二导电类型区(23)设置在所述器件区(I)的所述一端和所述另一端之间。
11.根据权利要求10所述的器件，
其中所述器件区(I)包括凹槽(21)，所述凹槽(21)的深度比所述沟槽(17)的深度浅，并且
其中所述凹槽(21)设置在两个相邻的沟槽(17)之间。
12.一种半导体器件，包括：
半导体衬底(10、11)，其包括硅衬底(10)和第一导电类型层(11)，其中所述第一导电类型层(11)设置在所述硅衬底(10)上；
多个IGBT区(1)，每个IGBT区(1)提供一个IGBT元件；以及
多个二极管区(2)，每个二极管区(2)提供一个二极管元件，
其中所述多个IGBT区(1)和所述多个二极管区(2)交替布置在所述半导体衬底(10、11)中，
其中每个二极管区(2)都包括具有第二导电类型的肖特基接触区(24)，
其中所述肖特基接触区(24)用于回收来自所述第一导电类型层(11)的少数载流子，
其中所述肖特基接触区(24)设置在所述第一导电类型层(11)的第一表面部分中，并且邻近所述IGBT区(1)，
其中每个二极管区(2)还包括第二导电类型区(23)和具有所述第二导电类型的欧姆接触区(28)，
其中所述第二导电类型区(23)设置在所述第一导电类型层(11)的第三表面部分中，
其中从所述肖特基接触区(24)开始，将所述第二导电类型区(23)设置在所述二极管区(2)的内部，
其中所述欧姆接触区(28)设置在所述第二导电类型区(23)的第四表面部分中，
其中所述欧姆接触区(28)的杂质浓度高于所述第二导电类型区(23)的杂质浓度，
其中每个二极管区(2)还包括沟槽(17)，所述沟槽(17)围绕着所述第二导电类型区(23)和所述肖特基接触区(24)，并且
其中所述沟槽(17)是矩形，穿过所述第二导电类型区(23)和所述肖特基接触区(24)，并且到达了所述第一导电类型层(11)。
CN2008101492084A 2007-09-18 2008-09-17 具有二极管和igbt的半导体器件 Active CN101393914B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP240595/2007 2007-09-18
JP2007240595A JP4483918B2 (ja) 2007-09-18 2007-09-18 半導体装置

Publications (2)

Publication Number Publication Date
CN101393914A CN101393914A (zh) 2009-03-25
CN101393914B true CN101393914B (zh) 2011-05-18

Family

ID=40365542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101492084A Active CN101393914B (zh) 2007-09-18 2008-09-17 具有二极管和igbt的半导体器件

Country Status (4)

Country Link
US (1) US7728382B2 (zh)
JP (1) JP4483918B2 (zh)
CN (1) CN101393914B (zh)
DE (1) DE102008040892B4 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4893609B2 (ja) * 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
CN102422416B (zh) * 2009-09-07 2014-05-14 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
JP5672766B2 (ja) * 2010-05-17 2015-02-18 株式会社デンソー 半導体装置
JP5560991B2 (ja) * 2010-07-23 2014-07-30 株式会社デンソー 半導体装置
CN102668094B (zh) * 2010-10-29 2015-02-25 松下电器产业株式会社 半导体元件以及半导体装置
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
JP4947230B2 (ja) * 2011-08-29 2012-06-06 トヨタ自動車株式会社 半導体装置
US9184255B2 (en) 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
JP5893471B2 (ja) * 2012-03-30 2016-03-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9018674B2 (en) * 2012-04-06 2015-04-28 Infineon Technologies Ag Reverse conducting insulated gate bipolar transistor
CN105210187B (zh) 2013-10-04 2017-10-10 富士电机株式会社 半导体装置
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP5918288B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置
JP6184352B2 (ja) * 2014-03-14 2017-08-23 株式会社東芝 半導体装置
JP6221974B2 (ja) 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6550995B2 (ja) 2015-07-16 2019-07-31 富士電機株式会社 半導体装置
US9773777B2 (en) * 2016-01-08 2017-09-26 Texas Instruments Incorporated Low dynamic resistance low capacitance diodes
JP7294004B2 (ja) * 2019-09-04 2023-06-20 株式会社デンソー 半導体装置
JP7403401B2 (ja) 2020-07-10 2023-12-22 三菱電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196705A (ja) 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP2002373989A (ja) * 2001-06-13 2002-12-26 Toshiba Corp 半導体装置
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5034461B2 (ja) 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US7728382B2 (en) 2010-06-01
DE102008040892A1 (de) 2009-03-26
CN101393914A (zh) 2009-03-25
DE102008040892B4 (de) 2019-08-01
JP4483918B2 (ja) 2010-06-16
JP2009071217A (ja) 2009-04-02
US20090072339A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
CN101393914B (zh) 具有二极管和igbt的半导体器件
US9515067B2 (en) Semiconductor device having switching element and free wheel diode and method for controlling the same
KR100878287B1 (ko) 절연 게이트형 반도체장치 및 그 제조 방법
US7498634B2 (en) Semiconductor device having IGBT and diode
US6054748A (en) High voltage semiconductor power device
KR100778352B1 (ko) 반도체 장치 및 그 제조 방법
CN110462838B (zh) 半导体装置
CN102104039B (zh) 高耐压半导体装置
EP2003694A2 (en) Semiconductor device
CN104701361A (zh) 半导体装置
CN101026161A (zh) 具有igbt和二极管的半导体器件
CN109891595A (zh) 半导体装置
US20200287030A1 (en) Semiconductor device and semiconductor device manufacturing method
CN109888007B (zh) 具有二极管钳位载流子存储层的soi ligbt器件
KR0160953B1 (ko) 횡형 절연 게이트 바이폴라 트랜지스터
CN109509789A (zh) 半导体装置
TW201810386A (zh) 半導體裝置
CN104916663A (zh) 半导体装置
KR920010675B1 (ko) 복합형 다이오드장치
JP2019012725A (ja) 半導体装置
CN111247639B (zh) 半导体装置
US20230037409A1 (en) Semiconductor device
CN109564939B (zh) 半导体装置
CN111668212B (zh) 半导体装置
GB2197987A (en) Insulated gate transistor with vertical integral diode

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant