JP3147048B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3147048B2 JP3147048B2 JP26775097A JP26775097A JP3147048B2 JP 3147048 B2 JP3147048 B2 JP 3147048B2 JP 26775097 A JP26775097 A JP 26775097A JP 26775097 A JP26775097 A JP 26775097A JP 3147048 B2 JP3147048 B2 JP 3147048B2
- Authority
- JP
- Japan
- Prior art keywords
- finger
- electrode
- heat
- semiconductor device
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 239000000758 substrate Substances 0.000 claims description 30
- 230000005669 field effect Effects 0.000 claims description 20
- 238000007747 plating Methods 0.000 description 34
- 238000009826 distribution Methods 0.000 description 33
- 239000010931 gold Substances 0.000 description 33
- 229910052737 gold Inorganic materials 0.000 description 32
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 31
- 239000010410 layer Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 16
- 230000020169 heat generation Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 230000005855 radiation Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000012360 testing method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体トランジスタの熱に対する信頼性技術に
関する。
し、特に半導体トランジスタの熱に対する信頼性技術に
関する。
【０００２】
【従来の技術】半導体トランジスタの用途として、移動
体や衛星通信用の増幅器がよく知られているが、これら
の用途において年々高出力化の要望が高まってきてい
る。しかしながら、高出力化に伴い発生する熱量も増加
し、半導体トランジスタの寿命に影響を及ぼしている。
発生した熱が半導体トランジスタの特性に与える影響と
して、ドレイン電流の低下やゲートリーク電流の増加な
どが挙げられる。これらは単に高温時のみの特性の劣化
ではなく、降温しても特性が回復しない非可逆的な劣化
となる場合や、破壊に至る場合もある。したがって、半
導体トランジスタの高出力化においては、特性を維持す
るために熱対策を考慮することが信頼性技術の１つにな
っている。
体や衛星通信用の増幅器がよく知られているが、これら
の用途において年々高出力化の要望が高まってきてい
る。しかしながら、高出力化に伴い発生する熱量も増加
し、半導体トランジスタの寿命に影響を及ぼしている。
発生した熱が半導体トランジスタの特性に与える影響と
して、ドレイン電流の低下やゲートリーク電流の増加な
どが挙げられる。これらは単に高温時のみの特性の劣化
ではなく、降温しても特性が回復しない非可逆的な劣化
となる場合や、破壊に至る場合もある。したがって、半
導体トランジスタの高出力化においては、特性を維持す
るために熱対策を考慮することが信頼性技術の１つにな
っている。
【０００３】従来、熱による劣化を防ぐ手段としては、
例えば特開昭６１−２３３５０号公報に記載されている
ように、発熱領域あるいは温度上昇のない領域の裏面を
加工するという方法が知られている。
例えば特開昭６１−２３３５０号公報に記載されている
ように、発熱領域あるいは温度上昇のない領域の裏面を
加工するという方法が知られている。
【０００４】図１４に、上記特開昭６１−２３３５０号
公報に記載の半導体装置（ＦＥＴ基板）の断面構造にて
示す。半導体基板１０１の裏面を窪みを設け、半導体基
板の断面形状を凹型とし、動作層領域直下の基板厚を薄
くすることにより、この領域の放熱性を高めるというも
のである。
公報に記載の半導体装置（ＦＥＴ基板）の断面構造にて
示す。半導体基板１０１の裏面を窪みを設け、半導体基
板の断面形状を凹型とし、動作層領域直下の基板厚を薄
くすることにより、この領域の放熱性を高めるというも
のである。
【０００５】また、例えば特開昭５６−１３１９３６号
公報には、特定の発熱状態をチップ表面上に有する半導
体集積回路装置において、前記発熱状態の分布に対応し
た形状で裏面に凹凸を設け、温度分布の均一にする構成
が提案されている。図１５に、上記特開昭５６−１３１
９３６号公報に記載の半導体集積回路装置の断面を示
す。図１５において、２０１は半導体基板、２０２はダ
イボンドエリア、２０３は発熱領域（能動領域）、２０
４は非発熱領域、２０５は空隙を示している。図１５に
示す構成は、チップ面内の温度上昇の大きい能動領域の
裏面を凸状に、あるいは温度上昇の小さい領域を凹状に
することにより、マウント時、温度上昇の小さい領域の
直下に空隙を作ることでこの領域の放熱性を低下させ、
発熱領域との温度差を小さくするというものである。
公報には、特定の発熱状態をチップ表面上に有する半導
体集積回路装置において、前記発熱状態の分布に対応し
た形状で裏面に凹凸を設け、温度分布の均一にする構成
が提案されている。図１５に、上記特開昭５６−１３１
９３６号公報に記載の半導体集積回路装置の断面を示
す。図１５において、２０１は半導体基板、２０２はダ
イボンドエリア、２０３は発熱領域（能動領域）、２０
４は非発熱領域、２０５は空隙を示している。図１５に
示す構成は、チップ面内の温度上昇の大きい能動領域の
裏面を凸状に、あるいは温度上昇の小さい領域を凹状に
することにより、マウント時、温度上昇の小さい領域の
直下に空隙を作ることでこの領域の放熱性を低下させ、
発熱領域との温度差を小さくするというものである。
【０００６】上記特開昭５６−１３１９３６号公報に記
載の半導体集積回路装置は、発生した熱がチップ面内の
温度分布不均一を招き周辺回路や受動素子の温度特性の
違いにより半導体トランジスタの特性が不安定になるこ
とを回避するためのものである。
載の半導体集積回路装置は、発生した熱がチップ面内の
温度分布不均一を招き周辺回路や受動素子の温度特性の
違いにより半導体トランジスタの特性が不安定になるこ
とを回避するためのものである。
【０００７】
【発明が解決しようとする課題】通常、半導体トランジ
スタの発熱領域はその形状によって温度分布が存在す
る。図４に、発熱領域内の温度分布の一例を示す。図４
（ａ）は、ドレイン、ソース、ゲート電極に垂直な面
（フィンガー長手方向に垂直な方向）での温度分布、図
４（ｂ）は、電極に平行な面（フィンガー長手方向に平
行な方向）での温度分布である。フィンガー長は２７０
μｍ、フィンガー本数４４本、オーミック電極上金メッ
キ幅６μｍとしてある。
スタの発熱領域はその形状によって温度分布が存在す
る。図４に、発熱領域内の温度分布の一例を示す。図４
（ａ）は、ドレイン、ソース、ゲート電極に垂直な面
（フィンガー長手方向に垂直な方向）での温度分布、図
４（ｂ）は、電極に平行な面（フィンガー長手方向に平
行な方向）での温度分布である。フィンガー長は２７０
μｍ、フィンガー本数４４本、オーミック電極上金メッ
キ幅６μｍとしてある。
【０００８】図４を参照すると、発熱領域内において中
央部の温度は周辺部に比べ高いことがわかる。入力電力
を大きくするにつれて、周辺部と中央部の温度差が大き
くなるため、発熱領域の平均温度が熱劣化する臨界温度
に達していないにもかかわらず、発熱領域中央部では臨
界温度に達し、熱劣化が始まるという現象が発生する。
高出力化のためには、大きな入力電力が必要であり、こ
の発熱領域の温度分布不均一は、信頼性技術の上で考慮
すべき現象である。
央部の温度は周辺部に比べ高いことがわかる。入力電力
を大きくするにつれて、周辺部と中央部の温度差が大き
くなるため、発熱領域の平均温度が熱劣化する臨界温度
に達していないにもかかわらず、発熱領域中央部では臨
界温度に達し、熱劣化が始まるという現象が発生する。
高出力化のためには、大きな入力電力が必要であり、こ
の発熱領域の温度分布不均一は、信頼性技術の上で考慮
すべき現象である。
【０００９】上記特開昭６１−２３３５０号公報に記載
の技術は、発熱領域の平均温度の低下には有効である
が、発熱領域内の分布は不均一であり、中央部からの熱
劣化を回避することは困難である、という問題点を有し
ている。
の技術は、発熱領域の平均温度の低下には有効である
が、発熱領域内の分布は不均一であり、中央部からの熱
劣化を回避することは困難である、という問題点を有し
ている。
【００１０】また上記特開昭５６−１３１９３６号公報
に記載の技術では、発熱領域と温度上昇の小さい領域と
の温度不均一は回避できるが、発熱領域内の温度不均一
は回避できない、という問題点を有している。
に記載の技術では、発熱領域と温度上昇の小さい領域と
の温度不均一は回避できるが、発熱領域内の温度不均一
は回避できない、という問題点を有している。
【００１１】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、半導体トランジ
スタの発熱領域内の温度分布を均一化し、領域内の局所
的な高温部位からの熱劣化を防ぐ半導体装置を提供する
ことにある。
てなされたものであって、その目的は、半導体トランジ
スタの発熱領域内の温度分布を均一化し、領域内の局所
的な高温部位からの熱劣化を防ぐ半導体装置を提供する
ことにある。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、請求項１記載の発明に係る半導体装置は、ソース電
極、ゲート電極、ドレイン電極からなる電界効果型トラ
ンジスタ単位フィンガーを並列に並べて構成された半導
体装置において、前記ドレイン電極及び前記ソース電極
フィンガーの幅が、フィンガー長手方向中央部で広く、
フィンガー長手方向端部で細くなるように形成されてい
ることを特徴とする。
め、請求項１記載の発明に係る半導体装置は、ソース電
極、ゲート電極、ドレイン電極からなる電界効果型トラ
ンジスタ単位フィンガーを並列に並べて構成された半導
体装置において、前記ドレイン電極及び前記ソース電極
フィンガーの幅が、フィンガー長手方向中央部で広く、
フィンガー長手方向端部で細くなるように形成されてい
ることを特徴とする。
【００１３】請求項２の発明に係る半導体装置は、ドレ
イン電極またはソース電極の幅が、能動領域中央部で最
も幅広となるように形成されていることを特徴とする。
イン電極またはソース電極の幅が、能動領域中央部で最
も幅広となるように形成されていることを特徴とする。
【００１４】また請求項３の発明に係る半導体装置は、
ソース電極、ゲート電極、ドレイン電極からなる電界効
果型トランジスタ単位フィンガーを並列に並べて構成さ
れた半導体装置において、前記各電極フィンガーに垂直
な方向に並列に複数本形成され、且つ、ソース電極また
はドレイン電極のいずれか一方に電気的に接続した放熱
用ストライプ電極を有し、前記放熱用ストライプ電極の
間隔がゲート電極フィンガー中心部で狭く、端部に向か
うほど広く形成されていることを特徴とする。
ソース電極、ゲート電極、ドレイン電極からなる電界効
果型トランジスタ単位フィンガーを並列に並べて構成さ
れた半導体装置において、前記各電極フィンガーに垂直
な方向に並列に複数本形成され、且つ、ソース電極また
はドレイン電極のいずれか一方に電気的に接続した放熱
用ストライプ電極を有し、前記放熱用ストライプ電極の
間隔がゲート電極フィンガー中心部で狭く、端部に向か
うほど広く形成されていることを特徴とする。
【００１５】そして請求項４の発明に係る半導体装置
は、ソース電極、ゲート電極、ドレイン電極からなる電
界効果型トランジスタ単位フィンガーを並列に並べて構
成された半導体装置において、発熱領域の温度分布を一
定とする熱抵抗と基板厚の関係に従い、動作層領域中心
部から周辺部に向かって半導体基板の厚さが徐々に厚く
なる形状に、前記半導体基板裏面が加工されている、こ
とを特徴とする。
は、ソース電極、ゲート電極、ドレイン電極からなる電
界効果型トランジスタ単位フィンガーを並列に並べて構
成された半導体装置において、発熱領域の温度分布を一
定とする熱抵抗と基板厚の関係に従い、動作層領域中心
部から周辺部に向かって半導体基板の厚さが徐々に厚く
なる形状に、前記半導体基板裏面が加工されている、こ
とを特徴とする。
【００１６】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の半導体装置は、その好ましい実施
の形態において、半導体トランジスタの発熱領域の上層
電極または裏面基板形状を、発熱領域の中央部と、周辺
部で異なるように形成したことを特徴とする。
に説明する。本発明の半導体装置は、その好ましい実施
の形態において、半導体トランジスタの発熱領域の上層
電極または裏面基板形状を、発熱領域の中央部と、周辺
部で異なるように形成したことを特徴とする。
【００１７】より詳細には、本発明は、その第１の実施
の形態において、発熱部上層のドレイン及びソース電極
を、発熱部中央付近では幅を広く、周辺部では狭くす
る。
の形態において、発熱部上層のドレイン及びソース電極
を、発熱部中央付近では幅を広く、周辺部では狭くす
る。
【００１８】また本発明の半導体装置は、第２の実施の
形態において、ドレインまたはソースの少なくともどち
らか１つの電極に垂直に放熱用ストライプ電極を形成
し、放熱用ストライプ電極の配置密度をフィンガー中央
付近で密に、端部で疎にする。
形態において、ドレインまたはソースの少なくともどち
らか１つの電極に垂直に放熱用ストライプ電極を形成
し、放熱用ストライプ電極の配置密度をフィンガー中央
付近で密に、端部で疎にする。
【００１９】さらに、本発明の半導体装置は、第３の実
施の形態において、発熱部裏面の基板厚を発熱部中央で
は薄く、周辺部では厚くする。
施の形態において、発熱部裏面の基板厚を発熱部中央で
は薄く、周辺部では厚くする。
【００２０】次に本発明の実施の形態の作用効果につい
て説明する。
て説明する。
【００２１】発生した熱の放散経路には、 （１）発熱領域上部からの空気中への放熱、 （２）発熱領域裏面からの台座への放熱、がある。
【００２２】本発明の半導体装置は、好ましい実施の形
態において、発熱領域の上層電極または裏面基板を加工
することにより、発熱領域中央部の放熱性を周辺部より
高め、発熱領域内の温度分布を均一にする。
態において、発熱領域の上層電極または裏面基板を加工
することにより、発熱領域中央部の放熱性を周辺部より
高め、発熱領域内の温度分布を均一にする。
【００２３】このため、発熱領域中央部での熱劣化が抑
制されるとともに、発熱領域の各部位の温度が領域全体
の平均温度に近くなり、半導体トランジスタの熱設計が
容易になる。
制されるとともに、発熱領域の各部位の温度が領域全体
の平均温度に近くなり、半導体トランジスタの熱設計が
容易になる。
【００２４】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【００２５】［実施例１］図１は、請求項１又は請求項
２の発明に係る半導体装置の一実施例（第１の実施例）
の構成を示す図である。
２の発明に係る半導体装置の一実施例（第１の実施例）
の構成を示す図である。
【００２６】図１を参照すると、本実施例において、発
熱領域中央部のドレイン及びソース電極の金メッキの幅
は、周辺部より広くなっている。すなわち、発熱領域両
端のフィンガーでは、フィンガー端（フィンガーの長手
方向の端部）とフィンガー中程（フィンガーの長手方向
の中程）の金メッキ幅は同じであるが、発熱領域の中央
に配置されるフィンガーに近づくにつれ、フィンガー中
程の金メッキ幅が広くなっている。
熱領域中央部のドレイン及びソース電極の金メッキの幅
は、周辺部より広くなっている。すなわち、発熱領域両
端のフィンガーでは、フィンガー端（フィンガーの長手
方向の端部）とフィンガー中程（フィンガーの長手方向
の中程）の金メッキ幅は同じであるが、発熱領域の中央
に配置されるフィンガーに近づくにつれ、フィンガー中
程の金メッキ幅が広くなっている。
【００２７】すなわち、ドレイン電極及びソース電極フ
ィンガーの幅がフィンガー中央部で広く端部で細くなる
ように形成され、ドレイン電極、ソース電極の幅は、能
動領域中央部で、最も幅広となるように形成されてい
る。
ィンガーの幅がフィンガー中央部で広く端部で細くなる
ように形成され、ドレイン電極、ソース電極の幅は、能
動領域中央部で、最も幅広となるように形成されてい
る。
【００２８】この構造において、ドレイン及びソースと
半導体基板が電気的に接続されるオーミック電極の幅
は、従来技術と同様、発熱領域の各部位で一定であるた
め、耐圧などの電気的特性に影響はない。
半導体基板が電気的に接続されるオーミック電極の幅
は、従来技術と同様、発熱領域の各部位で一定であるた
め、耐圧などの電気的特性に影響はない。
【００２９】図５に、本発明の第１の実施例の電界効果
トランジスタの断面構造を示す。オーミック電極の幅は
８μｍ、オーミックとオーミックの間隔は９μｍであ
り、これらは、従来技術と同様、発熱領域の各部位で一
定である。オーミック電極の上部に金メッキ層を形成
し、放熱の程度は、この金メッキ幅にて調節を行う。
トランジスタの断面構造を示す。オーミック電極の幅は
８μｍ、オーミックとオーミックの間隔は９μｍであ
り、これらは、従来技術と同様、発熱領域の各部位で一
定である。オーミック電極の上部に金メッキ層を形成
し、放熱の程度は、この金メッキ幅にて調節を行う。
【００３０】次に、この第１の実施例の製造方法につい
て説明すると、オーミック電極を形成後、保護膜にてカ
バーし、次にスルーホールをオーミック電極上に開口す
る。本実施例では、スルーホールの開口幅は６μｍであ
る。
て説明すると、オーミック電極を形成後、保護膜にてカ
バーし、次にスルーホールをオーミック電極上に開口す
る。本実施例では、スルーホールの開口幅は６μｍであ
る。
【００３１】メッキパス用のメタルをスパッタにて形成
した後、配線金メッキ用フォトレジストにてマスクし、
配線金メッキ層を形成する。したがって、金メッキ層の
幅は、マスク設計にて容易に変化させることが出来るた
め、従来のプロセスと同様のプロセスで電界効果トラン
ジスタを形成することが可能である。
した後、配線金メッキ用フォトレジストにてマスクし、
配線金メッキ層を形成する。したがって、金メッキ層の
幅は、マスク設計にて容易に変化させることが出来るた
め、従来のプロセスと同様のプロセスで電界効果トラン
ジスタを形成することが可能である。
【００３２】図６に、フィンガー長２７０μｍ、フィン
ガー本数４４本の電界効果トランジスタの熱抵抗の金メ
ッキ幅依存性を示す。図６の測定結果を示した構成は、
電界効果トランジスタは、金メッキ幅以外の構造は第１
の実施例と同じであるが、放熱効果の金メッキ幅依存性
を確認するために、発熱領域すべてで金メッキ幅を均一
に変化させている。
ガー本数４４本の電界効果トランジスタの熱抵抗の金メ
ッキ幅依存性を示す。図６の測定結果を示した構成は、
電界効果トランジスタは、金メッキ幅以外の構造は第１
の実施例と同じであるが、放熱効果の金メッキ幅依存性
を確認するために、発熱領域すべてで金メッキ幅を均一
に変化させている。
【００３３】図６に示すように、金メッキ幅を６μｍか
ら１６μｍまで広くすると、熱抵抗は６．５℃／Ｗから
５℃／Ｗまで低減できることがわかる。すなわち、金メ
ッキ幅が６μｍと１６μｍでは、１．５℃／Ｗの熱抵抗
の差が生じるため、例えば入力電力１０Ｗのとき１５℃
の温度差が生じることになる。
ら１６μｍまで広くすると、熱抵抗は６．５℃／Ｗから
５℃／Ｗまで低減できることがわかる。すなわち、金メ
ッキ幅が６μｍと１６μｍでは、１．５℃／Ｗの熱抵抗
の差が生じるため、例えば入力電力１０Ｗのとき１５℃
の温度差が生じることになる。
【００３４】次に金メッキ幅の設定方法を示す。図１３
は、第１の実施例における金メッキ幅の設定手順をフロ
ーチャートにて示したものである。
は、第１の実施例における金メッキ幅の設定手順をフロ
ーチャートにて示したものである。
【００３５】まず、フィンガーに垂直な方向の金メッキ
幅の設定に関し、図４（ａ）から、動作層内の任意の位
置ｘでのフィンガーにおけるチャネル温度と、動作層領
域端のフィンガーのチャネル温度との差ΔＴ（ｘ）を算
出する（ステップＳ１、Ｓ２）。
幅の設定に関し、図４（ａ）から、動作層内の任意の位
置ｘでのフィンガーにおけるチャネル温度と、動作層領
域端のフィンガーのチャネル温度との差ΔＴ（ｘ）を算
出する（ステップＳ１、Ｓ２）。
【００３６】この温度差ΔＴ（ｘ）を入力電力Ｐdcで割
ることにより、各フィンガーごとに調節すべき熱抵抗の
差ΔＲth（ｘ）＝ΔＴ（ｘ）／Ｐdcが導出される（ステ
ップＳ３）。
ることにより、各フィンガーごとに調節すべき熱抵抗の
差ΔＲth（ｘ）＝ΔＴ（ｘ）／Ｐdcが導出される（ステ
ップＳ３）。
【００３７】図６に示した熱抵抗Ｒthと金メッキ幅（電
極幅）Ｈの関係（相関グラフ）Ｒth（Ｈ）から、発熱領
域端のフィンガーの金メッキ幅を基準とした各フィンガ
ーごとの金メッキ幅が設定される（ステップＳ４）。
極幅）Ｈの関係（相関グラフ）Ｒth（Ｈ）から、発熱領
域端のフィンガーの金メッキ幅を基準とした各フィンガ
ーごとの金メッキ幅が設定される（ステップＳ４）。
【００３８】フィンガーに平行な温度分布に関しても、
図４（ｂ）より、この方法を用いて調整することが可能
である。
図４（ｂ）より、この方法を用いて調整することが可能
である。
【００３９】例えば、図４（ａ）において、１０Ｗ入力
したときの温度分布において、発熱領域端と中央部では
約１５℃の温度差が生じている。したがって、図５よ
り、発熱領域端のフィンガーの金メッキ幅を６μｍとす
れば、中央部は１６μｍに設定することにより、１５℃
の温度差が調整できる。フィンガーに平行な温度分布に
関しても、同様にして調整できる。
したときの温度分布において、発熱領域端と中央部では
約１５℃の温度差が生じている。したがって、図５よ
り、発熱領域端のフィンガーの金メッキ幅を６μｍとす
れば、中央部は１６μｍに設定することにより、１５℃
の温度差が調整できる。フィンガーに平行な温度分布に
関しても、同様にして調整できる。
【００４０】以上のようにして金メッキ幅を設定した実
施例の発熱領域の温度分布の一例を図９に示す。図９を
参照すると、本実施例においては、１０Ｗ入力時におい
ても、発熱領域の温度分布がほぼ均一化されていること
がわかる。
施例の発熱領域の温度分布の一例を図９に示す。図９を
参照すると、本実施例においては、１０Ｗ入力時におい
ても、発熱領域の温度分布がほぼ均一化されていること
がわかる。
【００４１】図１２に、上記のようにして金メッキ幅を
調整した本実施例の電界効果トランジスタの高温通電試
験の試験結果（縦軸は電流変化量、横軸は時間）、及
び、比較例として金メッキ幅を均一とした電界効果トラ
ンジスタの高温通電試験の試験結果を示す。図１２を参
照すると、同じ入力電力にもかかわらず、発熱領域の温
度を均一化した本実施例のサンプルの方が、温度が不均
一なサンプル（金メッキ幅を均一）よりも電流劣化の程
度が小さいことがわかる。
調整した本実施例の電界効果トランジスタの高温通電試
験の試験結果（縦軸は電流変化量、横軸は時間）、及
び、比較例として金メッキ幅を均一とした電界効果トラ
ンジスタの高温通電試験の試験結果を示す。図１２を参
照すると、同じ入力電力にもかかわらず、発熱領域の温
度を均一化した本実施例のサンプルの方が、温度が不均
一なサンプル（金メッキ幅を均一）よりも電流劣化の程
度が小さいことがわかる。
【００４２】［実施例２］次に請求項３の発明の一実施
例（第２の実施例）について説明する。図２（ａ）は、
本実施例の電界効果トランジスタの上面よりみた平面
図、また図２（ｂ）は、図２（ａ）のＡ−Ａ′線の断面
図を示す。
例（第２の実施例）について説明する。図２（ａ）は、
本実施例の電界効果トランジスタの上面よりみた平面
図、また図２（ｂ）は、図２（ａ）のＡ−Ａ′線の断面
図を示す。
【００４３】本実施例では、ソース、ゲート、ドレイン
の各電極フィンガーに垂直な方向に平行に複数本並んだ
放熱用ストライプ電極７が形成され、該放熱用ストライ
プ電極７は、ソース電極フィンガーまたはドレイン電極
フィンガーのどちらか一方に接続された構造となってい
る。
の各電極フィンガーに垂直な方向に平行に複数本並んだ
放熱用ストライプ電極７が形成され、該放熱用ストライ
プ電極７は、ソース電極フィンガーまたはドレイン電極
フィンガーのどちらか一方に接続された構造となってい
る。
【００４４】また並列に並んだ各放熱用ストライプ電極
７の間隔は、ゲート電極フィンガーの中心部ほど密に、
周辺部（フィンガー端部）に向かうほど疎となるように
形成されている。図２（ａ）において、ａはフィンガー
中央部の放熱用ストライプ電極７の間隔、ｂはフィンガ
ー端部側、ｃはさらにフィンガー端部側の放熱用ストラ
イプ電極の間隔であり、ａ＜ｂ＜ｃである。
７の間隔は、ゲート電極フィンガーの中心部ほど密に、
周辺部（フィンガー端部）に向かうほど疎となるように
形成されている。図２（ａ）において、ａはフィンガー
中央部の放熱用ストライプ電極７の間隔、ｂはフィンガ
ー端部側、ｃはさらにフィンガー端部側の放熱用ストラ
イプ電極の間隔であり、ａ＜ｂ＜ｃである。
【００４５】放熱用ストライプ電極７の形成には、例え
ばＡｕメッキ法を用い、放熱をよくするために５〜１０
μｍ程度に厚くする。
ばＡｕメッキ法を用い、放熱をよくするために５〜１０
μｍ程度に厚くする。
【００４６】以下、第２の実施例の製造工程について具
体的に説明する。
体的に説明する。
【００４７】まず、前記第１実施例と同様の工程で、ソ
ース、ゲート、ドレインの各電極を形成する。ここでソ
ース、ドレインの電極金メッキ幅は、従来技術と同様、
一定とする。
ース、ゲート、ドレインの各電極を形成する。ここでソ
ース、ドレインの電極金メッキ幅は、従来技術と同様、
一定とする。
【００４８】この後、層間膜として、例えばＳｉＯ2を
１〜２μｍ被覆し、通常のフォトレジスト工程とドライ
エッチング工程を用いて、ソース電極あるいはドレイン
電極部にスルーホールを設ける。
１〜２μｍ被覆し、通常のフォトレジスト工程とドライ
エッチング工程を用いて、ソース電極あるいはドレイン
電極部にスルーホールを設ける。
【００４９】次に、上記スルーホール部を含み、ソー
ス、ドレイン電極フィンガーと交差するようにフォトレ
ジスト工程を用いて開口部を設け、通常の金メッキ工程
により厚さ５〜１０ｕｍの金メッキ層を形成すること
で、放熱用ストライプ電極が形成される。
ス、ドレイン電極フィンガーと交差するようにフォトレ
ジスト工程を用いて開口部を設け、通常の金メッキ工程
により厚さ５〜１０ｕｍの金メッキ層を形成すること
で、放熱用ストライプ電極が形成される。
【００５０】第２の実施例のように、放熱用ストライプ
電極を設けることで、素子動作層より発生した熱は、下
地のソース電極から放熱用ストライプ電極を通して空気
中または動作層領域外に設けられたバイアホール部に放
散され、素子チャネル温度の上昇を抑制することができ
る。
電極を設けることで、素子動作層より発生した熱は、下
地のソース電極から放熱用ストライプ電極を通して空気
中または動作層領域外に設けられたバイアホール部に放
散され、素子チャネル温度の上昇を抑制することができ
る。
【００５１】ただし、等間隔に配置した場合は、従来技
術と同様にフィンガー方向でチャネル温度分布が生じ、
動作層中心部のチャネル温度が上昇するという問題が生
じる。
術と同様にフィンガー方向でチャネル温度分布が生じ、
動作層中心部のチャネル温度が上昇するという問題が生
じる。
【００５２】これに対して、第２の実施例のように、ゲ
ート電極フィンガー中心部での放熱用ストライプ電極７
の間隔を密に、周辺に向かうほど疎にすることで、フィ
ンガー中心部の熱放散を向上させ、フィンガー方向での
温度分布を均一にすることが可能となる。
ート電極フィンガー中心部での放熱用ストライプ電極７
の間隔を密に、周辺に向かうほど疎にすることで、フィ
ンガー中心部の熱放散を向上させ、フィンガー方向での
温度分布を均一にすることが可能となる。
【００５３】ここで放熱用ストライプ電極７の間隔は以
下のように設定する。前記第１の実施例と同様に、まず
図４（ａ）から各フィンガーごとの温度と発熱領域端の
フィンガーの温度との差を算出する。この温度差を入力
電力で割ることにより、各フィンガーごとに調節すべき
熱抵抗の差が導出される。
下のように設定する。前記第１の実施例と同様に、まず
図４（ａ）から各フィンガーごとの温度と発熱領域端の
フィンガーの温度との差を算出する。この温度差を入力
電力で割ることにより、各フィンガーごとに調節すべき
熱抵抗の差が導出される。
【００５４】図６に示した例と同様、フィンガー長２７
０μｍ、フィンガー本数４４本の電界効果トランジスタ
を用いて求めた熱抵抗と放熱用ストライプ電極間隔の関
係（図７参照）から、ゲート電極フィンガー方向のチャ
ネル温度分布を一定にするような熱抵抗になるよう放熱
用ストライプ電極の間隔を設定する。図７は、熱抵抗
（縦軸）と放熱用ストライプ電極間隔（横軸）の関係を
示すグラフである。
０μｍ、フィンガー本数４４本の電界効果トランジスタ
を用いて求めた熱抵抗と放熱用ストライプ電極間隔の関
係（図７参照）から、ゲート電極フィンガー方向のチャ
ネル温度分布を一定にするような熱抵抗になるよう放熱
用ストライプ電極の間隔を設定する。図７は、熱抵抗
（縦軸）と放熱用ストライプ電極間隔（横軸）の関係を
示すグラフである。
【００５５】図１０に、放熱用ストライプ電極間隔を一
定にした場合と、上記のごとく設定した場合のゲート電
極フィンガー方向のチャネル温度分布を示す。図より明
らかなように、本実施例によれば、チャネル温度を一定
にすることができる。
定にした場合と、上記のごとく設定した場合のゲート電
極フィンガー方向のチャネル温度分布を示す。図より明
らかなように、本実施例によれば、チャネル温度を一定
にすることができる。
【００５６】これより前記第一の実施例と同様、図１２
で説明したように、素子信頼性を向上することが可能と
なる。
で説明したように、素子信頼性を向上することが可能と
なる。
【００５７】［実施例３］次に請求項４の発明の一実施
例（第３の実施例）について説明する。図３は、本実施
例の電界効果トランジスタチップを示し、図３（ａ）は
上部からみた平面図、図３（ｂ）は図３（ａ）のＡ−
Ａ′線の断面図、図３（ｃ）は図３（ａ）のＢ−Ｂ′線
の断面図である。
例（第３の実施例）について説明する。図３は、本実施
例の電界効果トランジスタチップを示し、図３（ａ）は
上部からみた平面図、図３（ｂ）は図３（ａ）のＡ−
Ａ′線の断面図、図３（ｃ）は図３（ａ）のＢ−Ｂ′線
の断面図である。
【００５８】図３を参照すると、本実施例においては、
半導体基板表面に電界効果トランジスタチップが形成さ
れており、該半導体基板２１は電界効果トランジスタの
動作層部に対して中央部が薄く、周辺部に向かうほど厚
くなるように形成されている。ここで基板２１の厚さは
下記のように決定する。
半導体基板表面に電界効果トランジスタチップが形成さ
れており、該半導体基板２１は電界効果トランジスタの
動作層部に対して中央部が薄く、周辺部に向かうほど厚
くなるように形成されている。ここで基板２１の厚さは
下記のように決定する。
【００５９】まず図４（ａ）から各フィンガーごとの温
度と発熱領域端のフィンガーの温度との差を算出する。
この温度差を入力電力で割ることにより、各フィンガー
あるいは動作層領域内の電極フィンガーに垂直な方向で
の調節すべき熱抵抗の差が導出される。
度と発熱領域端のフィンガーの温度との差を算出する。
この温度差を入力電力で割ることにより、各フィンガー
あるいは動作層領域内の電極フィンガーに垂直な方向で
の調節すべき熱抵抗の差が導出される。
【００６０】次に図８に示した熱抵抗と半導体基板厚の
関係を用いて、ゲート電極フィンガー方向のチャネル温
度分布およびゲート電極フィンガーに垂直な方向のチャ
ネル温度が一定になるような熱抵抗にするために動作層
各部の基板厚を設定する。
関係を用いて、ゲート電極フィンガー方向のチャネル温
度分布およびゲート電極フィンガーに垂直な方向のチャ
ネル温度が一定になるような熱抵抗にするために動作層
各部の基板厚を設定する。
【００６１】ここで、図８の熱抵抗と基板厚の関係はほ
ぼ比例関係にあるため、基板厚は図４（ａ）に示す温度
分布の形状とほぼ同じ形状に設定すればよい。
ぼ比例関係にあるため、基板厚は図４（ａ）に示す温度
分布の形状とほぼ同じ形状に設定すればよい。
【００６２】次に、第３の実施例の製造方法について説
明する。通常の方法により半導体基板２１表面に電界効
果トランジスタを形成した後、半導体基板２１裏面を研
磨して１００ｕｍ程度に薄くする。
明する。通常の方法により半導体基板２１表面に電界効
果トランジスタを形成した後、半導体基板２１裏面を研
磨して１００ｕｍ程度に薄くする。
【００６３】次に、動作層部を開口するようにフォトレ
ジストを形成し、ＧａＡｓ基板の場合には例えばリン
酸、過酸化水素水系のエッチング液を用いて動作層部を
さらに３０ｕｍ程度まで薄くエッチングする。ここでフ
ォトレジストと基板の密着性を通常よりも弱めることに
より、動作層周辺部のテーパー角を小さくすることがで
き、所望の形状が得られる。
ジストを形成し、ＧａＡｓ基板の場合には例えばリン
酸、過酸化水素水系のエッチング液を用いて動作層部を
さらに３０ｕｍ程度まで薄くエッチングする。ここでフ
ォトレジストと基板の密着性を通常よりも弱めることに
より、動作層周辺部のテーパー角を小さくすることがで
き、所望の形状が得られる。
【００６４】またフォトレジスト工程およびエッチング
工程を複数回行い、動作層周辺部の厚さを段階的に変化
させていくことで、さらに基板厚の精密な制御が可能と
なる。
工程を複数回行い、動作層周辺部の厚さを段階的に変化
させていくことで、さらに基板厚の精密な制御が可能と
なる。
【００６５】図１１に、本実施例と、従来の電界効果ト
ランジスタにおけるチャネル温度分布を示す。図１１よ
り明らかなように、本実施例によりチャネル温度を動作
層内で一定にすることが可能となり、これより前記第１
の実施例の説明で参照した図１４に示すように素子信頼
性を向上することが可能となる。
ランジスタにおけるチャネル温度分布を示す。図１１よ
り明らかなように、本実施例によりチャネル温度を動作
層内で一定にすることが可能となり、これより前記第１
の実施例の説明で参照した図１４に示すように素子信頼
性を向上することが可能となる。
【００６６】
【発明の効果】以上説明したように、本発明によれば、
半導体トランジスタの熱による特性劣化を抑止すること
が出来るという効果を奏する。その理由は、本発明にお
いては、発熱領域の温度分布を均一化することにより、
発熱領域中央部の局所的な熱劣化を防ぐようにしたため
である。
半導体トランジスタの熱による特性劣化を抑止すること
が出来るという効果を奏する。その理由は、本発明にお
いては、発熱領域の温度分布を均一化することにより、
発熱領域中央部の局所的な熱劣化を防ぐようにしたため
である。
【図１】本発明の実施の形態の構成を示す図であり、幅
の異なる金メッキ配線を有する半導体トランジスタパタ
ーン図である。
の異なる金メッキ配線を有する半導体トランジスタパタ
ーン図である。
【図２】本発明の第２の実施形態の構成を示す図であ
り、（ａ）は放熱用ストライプ電極を有する半導体トラ
ンジスタのパターン図、（ｂ）は（ａ）のＡ−Ａ′線断
面図である。
り、（ａ）は放熱用ストライプ電極を有する半導体トラ
ンジスタのパターン図、（ｂ）は（ａ）のＡ−Ａ′線断
面図である。
【図３】本発明の第３の実施の形態の構成を示す図であ
り、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ′線断面
図、（ｃ）は（ａ）のＢ−Ｂ′線断面図である。
り、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ′線断面
図、（ｃ）は（ａ）のＢ−Ｂ′線断面図である。
【図４】発熱領域内の温度分布を示す図であり、（ａ）
はフィンガーに垂直な方向、（ｂ）はフィンガーに平行
な方向の温度分布を示す図である。
はフィンガーに垂直な方向、（ｂ）はフィンガーに平行
な方向の温度分布を示す図である。
【図５】本発明の第１の実施例の断面図である。
【図６】本発明の第１の実施例を説明するためにの図で
あり、熱抵抗の金メッキ幅依存性を示す図である。
あり、熱抵抗の金メッキ幅依存性を示す図である。
【図７】本発明の第２の実施例を説明するためにの図で
あり、熱抵抗の放熱用ストライプ電極間隔依存性を示す
図である。
あり、熱抵抗の放熱用ストライプ電極間隔依存性を示す
図である。
【図８】本発明の第３の実施例を説明するためにの図で
あり、熱抵抗の基板厚依存性を示す図である。
あり、熱抵抗の基板厚依存性を示す図である。
【図９】本発明の第１の実施例における発熱領域内の温
度分布を示す図であり、（ａ）はフィンガーに垂直な方
向、（ｂ）はフィンガーに平行な方向の温度分布を示
す。
度分布を示す図であり、（ａ）はフィンガーに垂直な方
向、（ｂ）はフィンガーに平行な方向の温度分布を示
す。
【図１０】本発明の第２の実施例における発熱領域内の
温度分布を示す図である。
温度分布を示す図である。
【図１１】本発明の第３の実施例における発熱領域内の
温度分布を示す図であり、（ａ）はフィンガーに垂直な
方向、（ｂ）はフィンガーに平行な方向の温度分布を示
す。
温度分布を示す図であり、（ａ）はフィンガーに垂直な
方向、（ｂ）はフィンガーに平行な方向の温度分布を示
す。
【図１２】本発明の第１の実施例及び比較例の高温通電
試験結果を示す図である。
試験結果を示す図である。
【図１３】本発明の第１の実施例における電極幅の設定
手順を示す図である。
手順を示す図である。
【図１４】従来技術（特開昭６１−２３３５０号公報）
の半導体装置の断面図である。
の半導体装置の断面図である。
【図１５】従来技術（特開昭５６−１３１９３６公報）
の半導体集積回路装置の断面図である。
の半導体集積回路装置の断面図である。
【符号の説明】 １ ゲート電極 ２ ソース電極 ３ ドレイン電極 ４ ゲート電極パッド ５ ソース電極パッド ６ ドレイン電極パッド ７ 放熱用ストライプ電極 １１ オーミック電極 ２０ ＦＥＴチップ ２１ 基板 ２２ 金メッキ層 ２３ 動作層領域 ２４ ゲートパッド ２５ ドレインパッド １０１ 半導体基板 １０２ 放熱用金メッキ １０３ 発熱領域 ２０１ 半導体基板 ２０２ ダイボンドエリア ２０３ 発熱領域 ２０４ 非発熱領域 ２０５ 空隙
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 23/34 H01L 29/41 H01L 29/812
Claims (4)
- 【請求項１】ソース電極、ゲート電極、ドレイン電極か
らなる電界効果型トランジスタ単位フィンガーを並列に
並べて構成された半導体装置において、 前記ドレイン電極及び前記ソース電極フィンガーの幅
が、フィンガー長手方向中央部で広く、フィンガー長手
方向端部で細くなるように形成されていることを特徴と
する半導体装置。 - 【請求項２】請求項１記載の半導体装置において、ドレ
イン電極またはソース電極の幅が、能動領域中央部で最
も幅広となるように形成されていることを特徴とする半
導体装置。 - 【請求項３】ソース電極、ゲート電極、ドレイン電極か
らなる電界効果型トランジスタ単位フィンガーを並列に
並べて構成された半導体装置において、 前記各電極フィンガーに垂直な方向に並列に複数本形成
され、且つ、ソース電極またはドレイン電極のいずれか
一方に電気的に接続した放熱用ストライプ電極を有し、 前記放熱用ストライプ電極の間隔がゲート電極フィンガ
ー中心部で狭く、端部に向かうほど広く形成されている
ことを特徴とする半導体装置。 - 【請求項４】ソース電極、ゲート電極、ドレイン電極か
らなる電界効果型トランジスタ単位フィンガーを並列に
並べて構成された半導体装置において、発熱領域の温度分布を一定とする熱抵抗と基板厚の関係
に従い、 動作層領域中心部から周辺部に向かって半導体
基板の厚さが徐々に厚くなる形状に、前記半導体基板裏
面が加工されている、ことを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26775097A JP3147048B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置 |
| TW087114966A TW478174B (en) | 1997-09-12 | 1998-09-08 | Semiconductor device which improves heat reliability |
| US09/151,276 US6316827B1 (en) | 1997-09-12 | 1998-09-11 | Semiconductor device having improved temperature distribution |
| KR1019980037541A KR100324145B1 (ko) | 1997-09-12 | 1998-09-11 | 열신뢰성을향상시킨반도체장치 |
| CNB981193145A CN1160783C (zh) | 1997-09-12 | 1998-09-11 | 热可靠性能改善的半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26775097A JP3147048B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187367A JPH1187367A (ja) | 1999-03-30 |
| JP3147048B2 true JP3147048B2 (ja) | 2001-03-19 |
Family
ID=17449066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26775097A Expired - Fee Related JP3147048B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6316827B1 (ja) |
| JP (1) | JP3147048B2 (ja) |
| KR (1) | KR100324145B1 (ja) |
| CN (1) | CN1160783C (ja) |
| TW (1) | TW478174B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001028425A (ja) * | 1999-07-15 | 2001-01-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US20020070816A1 (en) * | 2000-08-24 | 2002-06-13 | Wan-Thai Hsu | Method for making micromechanical structures having at least one lateral, small gap therebetween and micromechanical device produced thereby |
| JP2003142501A (ja) * | 2001-10-31 | 2003-05-16 | Furukawa Electric Co Ltd:The | ＧａＮ系電界効果トランジスタ及びその製造方法 |
| WO2005052997A2 (en) * | 2003-11-21 | 2005-06-09 | Wisconsin Alumni Resarch Foundation | Solid-state high power device and method |
| CN1961412B (zh) * | 2004-03-30 | 2010-05-26 | 日本电气株式会社 | 半导体器件 |
| JP4880206B2 (ja) * | 2004-06-14 | 2012-02-22 | シャープ株式会社 | Ｒｆ半導体装置 |
| US7622796B2 (en) * | 2005-09-13 | 2009-11-24 | Alpha And Omega Semiconductor Limited | Semiconductor package having a bridged plate interconnection |
| US7683464B2 (en) * | 2005-09-13 | 2010-03-23 | Alpha And Omega Semiconductor Incorporated | Semiconductor package having dimpled plate interconnections |
| US20070057368A1 (en) * | 2005-09-13 | 2007-03-15 | Yueh-Se Ho | Semiconductor package having plate interconnections |
| JP5114839B2 (ja) * | 2005-10-25 | 2013-01-09 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2007243018A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Corp | 半導体装置のセル配置方法 |
| US20080061309A1 (en) * | 2006-07-21 | 2008-03-13 | Young Sir Chung | Semiconductor device with under-filled heat extractor |
| EP2088620B1 (en) | 2006-11-02 | 2016-03-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP5106041B2 (ja) * | 2007-10-26 | 2012-12-26 | 株式会社東芝 | 半導体装置 |
| US8680658B2 (en) * | 2008-05-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Conductive clip for semiconductor device package |
| US20160372396A1 (en) | 2015-06-22 | 2016-12-22 | Globalfoundries Inc. | Chip packages with reduced temperature variation |
| CN107046028A (zh) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | 静电放电保护器件 |
| CN106910724B (zh) * | 2016-04-05 | 2020-06-05 | 苏州捷芯威半导体有限公司 | 一种半导体器件 |
| JP6680169B2 (ja) * | 2016-09-28 | 2020-04-15 | 富士通株式会社 | 半導体装置及び増幅器 |
| JP6885053B2 (ja) * | 2016-12-20 | 2021-06-09 | 富士通株式会社 | 半導体装置 |
| CN114141736B (zh) * | 2022-02-08 | 2022-05-06 | 深圳市时代速信科技有限公司 | 半导体器件和半导体器件的制备方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131936A (en) | 1980-03-19 | 1981-10-15 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
| US4659421A (en) * | 1981-10-02 | 1987-04-21 | Energy Materials Corporation | System for growth of single crystal materials with extreme uniformity in their structural and electrical properties |
| JPS6123350A (ja) | 1984-07-12 | 1986-01-31 | Nec Corp | 半導体装置 |
| JPH065752B2 (ja) * | 1986-06-25 | 1994-01-19 | 株式会社東芝 | 電界効果トランジスタ |
| JPH0834223B2 (ja) | 1986-11-14 | 1996-03-29 | 日本電気株式会社 | 電界効果トランジスタ |
| US6016383A (en) * | 1990-01-19 | 2000-01-18 | Applied Materials, Inc. | Rapid thermal heating apparatus and method including an infrared camera to measure substrate temperature |
| JP2557561B2 (ja) * | 1990-10-09 | 1996-11-27 | 三菱電機株式会社 | 半導体装置 |
| US6002183A (en) * | 1995-05-04 | 1999-12-14 | Iversen; Arthur H. | Power semiconductor packaging |
| US5283452A (en) * | 1992-02-14 | 1994-02-01 | Hughes Aircraft Company | Distributed cell monolithic mircowave integrated circuit (MMIC) field-effect transistor (FET) amplifier |
| JPH06342803A (ja) * | 1992-05-29 | 1994-12-13 | Texas Instr Inc <Ti> | トランジスタ |
| JP3305415B2 (ja) * | 1992-06-18 | 2002-07-22 | キヤノン株式会社 | 半導体装置、インクジェットヘッド、および画像形成装置 |
| JPH06310545A (ja) | 1993-04-23 | 1994-11-04 | Murata Mfg Co Ltd | 半導体装置 |
| JP2580966B2 (ja) * | 1993-08-05 | 1997-02-12 | 日本電気株式会社 | 半導体装置 |
| KR100297282B1 (ko) * | 1993-08-11 | 2001-10-24 | 마쓰바 구니유키 | 열처리장치 및 열처리방법 |
| JP3410829B2 (ja) * | 1994-09-16 | 2003-05-26 | 株式会社東芝 | Ｍｏｓゲート型半導体装置 |
| JP2713200B2 (ja) | 1995-01-17 | 1998-02-16 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2637937B2 (ja) * | 1995-01-30 | 1997-08-06 | 関西日本電気株式会社 | 電界効果トランジスタの製造方法 |
| JP2629643B2 (ja) * | 1995-03-31 | 1997-07-09 | 日本電気株式会社 | 電界効果トランジスタ |
| JP3458531B2 (ja) * | 1995-06-02 | 2003-10-20 | 株式会社デンソー | 交流発電機 |
| JP3206375B2 (ja) * | 1995-06-20 | 2001-09-10 | 信越半導体株式会社 | 単結晶薄膜の製造方法 |
| US6002109A (en) * | 1995-07-10 | 1999-12-14 | Mattson Technology, Inc. | System and method for thermal processing of a semiconductor substrate |
| JP3387282B2 (ja) * | 1995-08-03 | 2003-03-17 | 日産自動車株式会社 | 半導体装置の構造及びその製造方法 |
| JP3708554B2 (ja) * | 1995-08-04 | 2005-10-19 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| US5731603A (en) * | 1995-08-24 | 1998-03-24 | Kabushiki Kaisha Toshiba | Lateral IGBT |
| JPH09223703A (ja) | 1996-02-15 | 1997-08-26 | Toshiba Corp | 電界効果トランジスタ |
| JP3224508B2 (ja) * | 1996-05-23 | 2001-10-29 | シャープ株式会社 | 加熱制御装置 |
| JP3499103B2 (ja) * | 1997-02-21 | 2004-02-23 | 三菱電機株式会社 | 半導体装置 |
| US5925901A (en) * | 1997-03-21 | 1999-07-20 | Nec Corporation | Field effect transistor with plated heat sink on a fet chip |
| US5939753A (en) * | 1997-04-02 | 1999-08-17 | Motorola, Inc. | Monolithic RF mixed signal IC with power amplification |
| JP3515886B2 (ja) * | 1997-09-29 | 2004-04-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US6037241A (en) * | 1998-02-19 | 2000-03-14 | First Solar, Llc | Apparatus and method for depositing a semiconductor material |
-
1997
- 1997-09-12 JP JP26775097A patent/JP3147048B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-08 TW TW087114966A patent/TW478174B/zh not_active IP Right Cessation
- 1998-09-11 KR KR1019980037541A patent/KR100324145B1/ko not_active IP Right Cessation
- 1998-09-11 US US09/151,276 patent/US6316827B1/en not_active Expired - Lifetime
- 1998-09-11 CN CNB981193145A patent/CN1160783C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1212459A (zh) | 1999-03-31 |
| US6316827B1 (en) | 2001-11-13 |
| KR100324145B1 (ko) | 2002-03-08 |
| KR19990029730A (ko) | 1999-04-26 |
| TW478174B (en) | 2002-03-01 |
| JPH1187367A (ja) | 1999-03-30 |
| CN1160783C (zh) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3147048B2 (ja) | 半導体装置 | |
| US6784533B2 (en) | Semiconductor device | |
| JPH01257355A (ja) | マイクロ波モノリシックｉｃ | |
| JPH0758258A (ja) | 改良された放熱能力を有する半導体デバイス | |
| US6627989B2 (en) | Semiconductor device and method for manufacturing same | |
| JPH08203924A (ja) | 半導体装置 | |
| JPH04144157A (ja) | 半導体装置およびその製造方法 | |
| JP2868008B1 (ja) | 半導体装置及びその製造方法 | |
| JP2697683B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11135692A (ja) | 集積回路 | |
| JP2758888B2 (ja) | 半導体装置 | |
| JP3071773B1 (ja) | 半導体装置の製造方法 | |
| US20050136664A1 (en) | Novel process for improved hot carrier injection | |
| JPH05235194A (ja) | マイクロ波モノリシック集積回路 | |
| JPH11214522A (ja) | 半導体装置の配線レイアウト方法 | |
| JPH05152340A (ja) | 電界効果トランジスタ | |
| JPH05243396A (ja) | 半導体装置及びその製造方法 | |
| JPH1145889A (ja) | バイポーラトランジスタ | |
| JPH03139877A (ja) | 半導体装置 | |
| JPS60227468A (ja) | 半導体装置 | |
| JPS6117146B2 (ja) | ||
| JP2005005311A (ja) | 半導体デバイス及び半導体装置 | |
| JPH1074871A (ja) | 半導体装置 | |
| JPS63175447A (ja) | 半導体装置 | |
| JPH04332157A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001205 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |