CN1212459A - 热可靠性能改善的半导体装置 - Google Patents

热可靠性能改善的半导体装置 Download PDF

Info

Publication number
CN1212459A
CN1212459A CN98119314A CN98119314A CN1212459A CN 1212459 A CN1212459 A CN 1212459A CN 98119314 A CN98119314 A CN 98119314A CN 98119314 A CN98119314 A CN 98119314A CN 1212459 A CN1212459 A CN 1212459A
Authority
CN
China
Prior art keywords
hot zone
refers
source
electrode
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98119314A
Other languages
English (en)
Other versions
CN1160783C (zh
Inventor
麻埜和则
石仓幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1212459A publication Critical patent/CN1212459A/zh
Application granted granted Critical
Publication of CN1160783C publication Critical patent/CN1160783C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种半导体装置包括彼此平行地设置于发热区内的欧姆源板极,栅板极和漏板极,采用不同设计使半导体装置内产生的热量均匀分布。第一例中在各个源板极和漏板极上形成平行于欧姆板极的镀金板极,在发热区中心部分的镀金板极最宽且从发热区中心朝向周边部分设置的镀金板极逐渐变窄。第二例中采用了垂直于欧姆板极的多个条状板极,这些板极间距是变化的。第三例中相对于与发热区中心的距离成反比例地变化半导体衬底的厚度。

Description

热可靠性能改善的半导体装置
本发明涉及一种半导体装置，特别涉及一种半导体晶体管的抗热可靠性。
半导体晶体管常被用作移动通信和卫星通信中的放大器。然而随着功率的增高产生的热量也会增加，这就会降低半导体晶体管的使用寿命。由于生成热的增加所产生的一些副作用影响了半导体晶体管的特性并导致如漏极电流的减小和栅极漏泄电流的增大。这些不仅仅引起晶体管在高温下性能的降低，有时还会产生不可回复的衰退。结果是，在温度降低后，装置性能仍不能恢复正常，甚至会发生大规模的破坏或断路。相应的，在制造较高功率的半导体晶体管装置时，需要采用一种抵抗热破坏而可保持其性能的技术。
在日本专利申请公开昭61-23350中介绍了一种用于防止晶体管热破坏的手段。图14所示为专利申请昭61-23350中所描述的一种半导体装置(一种FET衬底)的截面图。在半导体衬底101的背面开设一空腔。发热区(有源区和元件形成区)103形成于在半导体衬底101的前表面上，用于热辐射的镀金电极102则形成于半导体衬底101的后表面上。通过调整使发热区103区下方的衬底厚度可以提高小(薄)区域的热辐射。
日本专利申请公开昭56-131936中也提出了这样一种半导体装置。图15为昭56-131936中描述的半导体集成电路装置的截面图。在半导体衬底201的前表面形成了多个发热区203。发热区203被非发热区204包围。半导体衬底201的后面形成有凹口205以对应各个发热区203。
然而，发明人已确定了半导体装置的一个发热区具有一个取决于它的形状的温度分布。也即，在发热区一中心部位产生的温度要高于发热区一周边部位产生的温度。所以，常规装置所具有的问题是，由于装置的发热区内的温度不均匀分布和发热区中心部位的热量集中而在发热区中的部位(局部过热点)出现装置性能的衰退。
本发明的一个目的是提供一种半导体装置，在其整个发热区域遍布统一的温度分布从而可以减少或消除局部过热点。
根据本发明的半导体装置，其特征是在一晶体管的源极或漏极上形成的板极的形状或在发热区内的背面衬底的形状针对发热区中心部位和周边部位而有所不同。
更具体的讲，一围绕发热区中心部位设置的板极的宽度大于一围绕发热区的周边部位设置的板极的宽度。
还有，板极的设置要使得其与漏电极和源电极中的至少一个相垂直，且围绕发热区中心部位的板极的密集度较密，而围绕发热区周边部位的板极的密集度则稀疏。
还有，发热区背面的衬底在发热区中心部位处的一部分厚，在发热区周边部位处的一部分薄。
产生的热量的扩散路径是从发热区的上部散入空气及发热区的背部散到一支座。通过处理板极或发热区内的背面衬底，发热区中心部位的热辐射较发热区周边部位的热辐射被增强了。由此，发热区内热量的温度分布基本上是均匀的，且局部过热点被减少或消除了。相应的，发热区中心部位的热量被抑制且发热区各部位的温度达到整个区域的平均温度值，这就减少了热量对于半导体晶体管性能的副作用。
本发明的上述和其它目的、优点及特点将在下面结合附图的描述中更为明显。
图1为本发明第一实施例的半导体装置的俯视图。
图2为图1中半导体装置的晶体管的剖视图。
图3为图1中半导体装置的镀金板极的热阻与其宽度的关系图。
图4A和4B分别为具有相同宽度的镀金板极的半导体装置的发热区内在垂直于指方向上和平行于指方向上的温度分布图。
图5为设定图1所示的半导体装置的板极宽度的程序表。
图6A和6B分别为图1中半导体装置发热区内在垂直于指方向和平行于指方向的温度分布图。
图7为图1中半导体装置的高温激励试验的结果图。
图8A和8B所示为本发明的第二实施例的半导体装置，图8A为半导体晶体管的俯视图，图8B为图8A中8C-8C′方向的局部剖视图。
图9为图8中半导体装置的用于热辐射的条状板极热阻与条状板极间隔的关系图。
图10A和10B分别为图8A和8B中半导体装置的发热区内在垂直于指方向和平行于指方向的温度分布图。
图11A至11C所示为本发明第三实施例中的半导体装置，图11A是其俯视图，图11B是图11A中沿11D-11D′方向的剖视图，图11C是图11A中沿11E-11E′方向的剖视图。
图12为图11A至11C所示半导体装置的衬底的热阻与其厚度之间的关系图。
图13A-13B分别为图11A至11C中半导体装置发热区在于垂直于指方向和平行于指方向的温度分布图。
图14为第一常规半导体装置的剖视图。
图15为第二常规半导体装置的剖视图。
图1至7所示为本发明的第一实施例。参照图1和2，在一半导体衬底上形成有多个彼此平行的均为欧姆板极的漏电板极(漏极指)3和源板极(源指)2，且彼此交叉指式排列。多个栅板极(栅指)1形成于各个漏板极3和各个源板极3之间且与那些漏电极和源电极平行。漏板极3连接一漏板极焊板6。源板极连接一源板极焊板5。栅板极连接一栅板极焊板6。
在诸如源板极2和漏板极3这样的欧姆板极上形成有T形的镀金板极200(如图2所示)。镀金板极具有宽度为L的极翼(延展部分)，通过调整镀金板极200的宽度以调整热辐射量。比如，欧姆板极的宽度是8μm，欧姆板极间距离是9μm。
现在介绍镀金板极200，镀金板极的中央部位比其余部位宽。如图1所示，镀金板极200的宽度是递减的，从而其宽度从板极的中央部位向板极尾部逐渐变小。还有，各个镀金板极200的翼宽L和整体宽度W随着各板极接近发热区中心部位的距离不同而发生变化。所以，在多个镀金板极中，设置在发热区的中心部位的镀金板极具有最大宽度。一般来说，从半导体装置的中心部位到周边部位，镀金板极200的宽度，逐渐变窄，设置在发热区的两个远端(周边部分)的镀金板极最窄。
在此结构中，在发热区各部位的欧姆板极2,3的宽度与常规的宽度相同。因此对诸如耐压等电学特性是没有影响的。
另外，本发明还要描述第一实施例的半导体装置的制造方法。例如，欧姆板极2,3在半导体衬底10上形成后，连接半导体衬底10里的源杂质区或漏杂质区。然后那些欧姆板极2,3被覆盖上一层保护膜506，如绝缘膜。随后，开设通孔201穿出欧姆板极2,3的顶面。例如，通孔201宽度为6μm。通过溅镀形成镀金层后，利用光刻胶作为掩膜蚀刻镀金层而形成镀金板极200。根据这种方法，镀金板极200的宽度可以轻易地随着掩膜的图案而改变。另外还可以使用一种在形成镀金板极200后可清除的保护膜506，从而可存留高绝缘性的气体(且热量减少量可呈现递增趋势)。
图3所示为一实例场效应晶体管的热阻与镀金板极200的宽度W之间的关系。场效应晶体管共具有44个镀金板极200，每个长度为270μm。为了得到图3的测量结果，除了镀金板极200的宽度W外，其结构与图1所示的半导体装置相同，且在整个发热区上镀金板极200的宽度是均匀变化的。从而可确定热辐射的影响与镀金板极200的宽度之间的关系。
结果是，当镀金板极的宽度W从6μm增至16μm时，热阻可以从6.5℃/W降至5℃/W。更具体地讲，在镀金板极200宽6μm和16μm这两种情况之间产生1.5℃/W的热阻差异，例如，如输入功率是10W，则产生的温差为15℃。
另外，下面参照图4和5介绍一种设定镀金板极200宽度W的方法。首先，通过测量具有多个镀金板极200的半导体装置来准备数据，每个镀金板极200具有与图4A和4B中相同的宽度。图4A所示为在一垂直于漏、源和栅板极1,2和3的平面上(在垂直于指的纵向方向上)的温度分布，图4B所示为在一平行于漏、源和栅板极1,2或3的长度为270μm，源板极和漏板极2和3的数量是44，镀金板极200的宽度W是6μm。
结果是，发热区内中心部位的温度高于周边部位的温度。因为随着输入功率的增加周边部位和中心部位的温差也在变大，则尽管发热区的平均温度尚未达到热损坏的临界温度，但发热区中心部位可达到临界温度且热损坏开始。
另外，如图5所示，对于设定每一个镀金板极200在垂直于指方向的宽度，可由图A计算出发热区内在任一位置X处的指下的沟道区的温度与在发热区端部的一指下的沟道温度之间的温度差△T(X)(步骤S1和S2)。
通过用输入功率Pdc去除温差△T(X)，可以根据每一指△Rth(X)=△T(X)/P dc调整热阻差异(步骤S3)。
根据图3中所示的镀金板极的热阻Rth和宽度W之间的关系(相关曲线)Rth(H)，基于发热区端部的指的镀金板极的宽度，针对每一指设定镀金板极的宽度(步骤S4)。
对于平行于指方向的温度分布，应用本方法亦可根据图4B进行调整。
例如，参照图4A，在输入功率为10W的温度分布中，在发热区一端与其中心部位之间大约产生15℃的温差。相应地，根据图3，当发热区一端部的镀金板极宽度W为6μm时，通过将发热区中心部位的镀金板极宽度W设定为16μm，可以调整出15℃的温差。对于平行于指的温度分布，同样可以作出调整。
图6A和6B所示为当镀金板极的宽度如上所述进行设定后，发热区内的一温度分布的实例。参看图6A和6B，即使输入功率为10W，发热区内的温度分布也可实现基本均匀。
图7所示为本发明的场效应晶体管的高功率耗散方式试验结果与一镀金板极宽度恒定的场效应晶体管的高功率耗散试验结果的比较。竖直轴线显示电流变化，水平轴线显示时间。如图7所示，尽管输入功率相同，本发明的试样的电流降低值(如镀金板的宽度是变化的)小于温度不均匀(即镀金板极的宽度恒定)的试样的电流降低值。
图8A和8B示出了本发明的第二实施例的半导体装置(场效应晶体管)，在本实施例中，用于热辐射的多个条状板极7在垂直于源、栅及漏极、电极1,2及3的方向上平行设置。条状板极7与源板极(指状)2或漏板极(指状)3相连。
平行设置的条状板极7之间形成间隔a,b,c等等，以使发热区中心部位最窄并由中心部位朝向周边部位(指的一端部)逐渐变宽。例如条形板极7利用镀铜工艺制成。为增强热辐射，其厚度为按照5-10μm这一顺序递增。
下面具体描述第二实施例的制造过程。首先，在半导体衬底上形成源、栅和漏板极1,2和3。其次，在那些板极上形成厚度1-2μm的夹层膜8例如SiO2。利用光刻胶和干蚀刻工艺形成通孔9以露出源板极2或漏板极3的顶面。然后，在绝缘膜8上设置光刻胶并蚀刻形成贯穿板极1,2和3的开口。然后，利用常规镀金板极工艺，形成厚度为5-10μm的常规镀金板层以形成条状板极7。
由于设置了条状板极7，发热区产生的热量可通过用于热辐射的条状板极7从源板极2散入空气中。所以在发热区的升温可以受到抑制。
还有，通过使发热区中心部位(栅板极1长度的中心)处的条状板极7的间隔更密，朝向发热区的一周边部位(栅板极1长度的端部)更疏松，改善板极中心部位的热辐射，且板极方向上的温度分布可实现基本均匀从而减少或消除局部过热点。
条状板极7的间隔可按如下方式设定。与第一实施例的情况相同，基于图4A，计算每个源板极和漏板极(指)与位于发热区一端部的每个源板极和漏板极(指)之间的温度差。用输入功率去除温度差，就可以调整每个指的热阻差异。
如图9所示，通过使用一具有270μm指长和44个指的场效应晶体管建立起热阻与条状板极7间隔之间的关系，设定条状板极7之间间隔从而热阻使发热区内温度(晶体管的沟道温度)在栅板极的方向上均布。图9所示为热阻(竖直轴线)与用于热辐射的条状板极间距(水平轴线)的关系图。
图10A和10B分别为图8A和8B中的半导体装置的发热区内在垂直于指方向和平行于指方向上的温度分布。图10A所示为当条状板极7间隔变化时在垂直于指方向上的温度分布，图10B所示为当条状板极7间隔变化时在平行指方向上的温度分布。如这些图中所示，通过调整条状板极7间隔a,b,c等可使发热区内的温度均布从而可以提高元件的可靠性，如图7所示。
图11A至11C所示为本发明的第三实施例中的半导体装置(场效应晶体管芯片)。参看图11A至11C，一场效应晶体管形成于半导体衬底21表面上。晶体管包括栅板极焊板24，漏板极焊板25和源板极焊板26。另外，在发热区内形成有源板极(指)，漏板极(指)和栅板极(图中未示)。形成半导体衬底21从而使其在发热区23的中心部位处薄，朝向发热区23的周边部位逐渐变厚。这里，衬底21的厚度按下述方式确定。
首先，由图4A，计算出每一指与发热区23的一端的温度差。用输入功率去除此温差，产生在发热区内平行于源板极和漏板极的方向上进行调整的热阻差。其次，利用图12所示的半导体衬底的热阻和厚度之间的关系，设定针对发热区内各部位的衬底21的厚度，从而热阻使在栅板极上的温度分布(例如晶体管的沟道温度)和垂直于栅板极方向上的温度分布均匀。因为图12中衬底的热阻和厚度之间的关系是基本上成比例的，所以衬底21的厚度按可形成与图4A中温度分布曲线基本相同的形状的方式设定。
另外，介绍第三实施例中的半导体装置的制造方法。在半导体衬底21表面上形成场效应晶体管后，打磨半导体衬底21的背面以使衬底21薄度大约为100μm。然后，形成光刻胶以露出对着发热区23的表面。对于象砷化镓衬底，可使用如磷酸蚀刻剂或过氧化氢溶剂体系等进一步蚀刻使衬底薄至大约30μm。这里通过削弱光刻胶和衬底间的关系，发热区周边部分的锥角可以变得更小，由此可获得所需形状。
另外，通过利用多个光刻工艺和蚀刻工艺而逐步改变发热区周边部分的厚度，衬底的厚度可以被更精确地控制。
图13为本发明第三实施例的沟道温度分布。可从图13中清楚地看出，可以实现发热区内温度均匀分布。
如上所述，根据本发明，由于热量所引起的半导体管的特性衰减可以得到抑制。在本发明中，此效果通过使发热区内温度分布均匀以减少发热区中心部位的局部热损坏从而减少或消除局部过热点而实现。
很明显，本发明不应仅限于说明书中的几个实施例，而是在不悖离本发明的范围和宗旨的情况下进行修正、改变。例如，任何适宜于板极的导电材料都可取代镀金板极，只要导电板极具有热的高辐射性或高导热性。另外，可以将第一、二、三实施例结合形成一个基本上不存在能够损坏一功率装置电学性能的局部过热点的装置。

Claims (22)

1、一种半导体装置，其特征在于，它包括：
一具有发热区的半导体衬底；和
使所述发热区内温度分布基本统一的热辐射结构。
2、如权利要求1所述的装置，其特征在于，所述热辐射结构包括：在所述发热区上，彼此平行的多个金属电极，一个设置在所述发热区中心部分的所述多个金属电极中的比一个设置在所述发热区的周边部分上的所述多个金属电极的第二金属电极厚的第一金属电极。
3、如权利要求2所述的装置，其特征在于，所述第一金属电极，其中心部位最宽而从中心向两端逐渐变窄。
4、如权利要求1所述的装置，其特征在于，所述热辐射结构包括在所述热辐射区上彼此平行的多个金属电极，且所述金属电极的密集度在围绕所述发热区的中心处较密，而所述发热区的周边处较稀疏。
5、如权利要求4所述的装置，其特征在于，每个所述金属电极都具有相同的宽度。
6、如权利要求1所述的装置，其特征在于，所述热辐射结构是具有与从所述发热区中心部分向其周边部分的热集中度成反比例变化的厚度的所述半导体衬底。
7、一种半导体装置，其特征在于，它包括：
一具有一发热区的半导体衬底；
形成于所述半导体衬底上的第一，第二和第三电极；
在所述发热区内彼此平行设置的多个第一导电指，每个所述第一导电指与所述第一电极电连接；
在所述发热区内与所述第一导电指平行设置的多个第二导电指，每个所述第二导电指与所述第二电极电连接，每个所述第二导电指被设置在各个所述第一导电指之间。
在所述发热区内与所述第一导电指平行设置的多个第三导电指，每个所述第三导电指与所述第三电极电连接，每个所述第三导电指被设置在各个第一导电指和各个第二导电指之间；及
用于使所述发热区内温度分布基本统一的热辐射结构。
8、如权利要求7所述的装置，其特征在于，所述热辐射结构包括在所述第一和第二导电指中的至少一个上形成的多个金属板极，与所述第一导电指平行的所述金属板极的第一个，所述多个设置在所述发热区一中心部分处的金属板极中的一个第一金属电极比所述多个设置在所述发热区一周边部分的金属板极中的一个第二金属电极宽。
9、如权利要求8所述的装置，其特征在于，所述第一金属电极在其中心处最宽，而从中心向其两端则逐渐变窄。
10、如权利要求7所述的装置，其特征在于，所述热辐射结构包括多个在所述发热区上彼此平行且垂直于所述第一导电指设置的条状板极，条状板极与所述第一和第二导电指电连接，且所述条状板极的密集度在围绕所述发热区中心处较密而在所述发热区的周边较稀疏。
11、如权利要求10所述的装置，其特征在于，所述多个条状板极的宽度一致。
12、如权利要求7所述的装置，其特征在于，所述热辐射结构是所述半导体衬底的厚度，所述厚度从所述发热区的中心部分向其周边部分逐渐增加。
13、如权利要求7所述的装置，其特征在于，所述发热区是由一功率装置覆盖的区域。
14、如权利要求13所述的装置，其特征在于，所述功率装置是一功率晶体管。
15、如权利要求14所述的装置，其特征在于，所述第一电极是一源电极，所述第二电极是一漏电极，所述第三电极是一栅电极。
16、如权利要求15所述的装置，其特征在于，所述热辐射结构包括多个形成于所述第一和第二导电指中至少一个上的镀金板极。
17、如权利要求16所述的装置，其特征在于，所述多个设置在所述发热区的中心部分处的金属板极中的一第一金属板极比设置在所述发热区的周边部分的第二金属板极宽。
18、一种功率晶体管，其特征在于，它包括：
一具有一发热区的半导体衬底；
形成于所述半导体衬底上的源电极，漏电极和栅电极；
在所述发热区内彼此平行设置的多个源指，每个所述源指与所述源电极电连接；
在所述发热区内与所述源指平行设置的多个漏指，每个所述漏指与所述漏电极电连接，每个所述漏指被设置在各个所述源指之间。
在所述发热区内与所述源指平行设置的多个栅指，每个所述栅指与所述栅电极电连接，每个所述栅指被设置在各个源指和各个漏指之间；及
多个形成于所述源指和漏指中至少一个上的镀金板极，所述每个镀金板极平行于所述源指，设置在所述发热区中心部分的所述多个镀金板极中的第一镀金板极比设置在所述发热区周边部分的所述多个镀金板极的第二镀金板极宽。
19、如权利要求18所述功率晶体管，其特征在于，它还包括：
多个在所述发热区上彼此平行且垂直于所述源指设置的镀金条状板极，镀金条状板极与所述源指和所述漏指电连接，且所述镀金条状板极的密集度在围绕所述发热区中心处较密而在所述发热区的周边较稀疏。
20、如权利要求19所述功率晶体管，其特征在于：所述半导体衬底的厚度从所述发热区的中心部分逐渐向所述发热区的周边部分增加。
21、一种功率晶体管，其特征在于，它包括：
一具有一发热区的半导体衬底；
形成于所述半导体衬底上的源电极，漏电极和栅电极；
在所述发热区内彼此平行设置的多个源指，每个所述源指与所述源电极电连接；
在所述发热区内与所述源指平行设置的多个漏指，每个所述漏指与所述漏电极电连接，每个所述漏指被设置在各个所述源指之间。
在所述发热区内与所述源指平行设置的多个栅指，每个所述栅指与所述栅电极电连接，每个所述栅指被设置在各个源指和各个漏指之间；及
多个在所述发热区上彼此平行且垂直于所述源指设置的镀金条状板极，镀金条状板极与所述源指和所述漏指电连接，且所述镀金条状板极的密集度在围绕所述发热区中心处较密而在所述发热区的周边较稀疏。
22、一种功率晶体管，其特征在于，它包括：
一具有一发热区的半导体衬底；
形成于所述半导体衬底上的源电极，漏电极和栅电极；
在所述发热区内彼此平行设置的多个源指，每个所述源指与所述源电极电连接；
在所述发热区内与所述源指平行设置的多个漏指，每个所述漏指与所述漏电极电连接，每个所述漏指被设置在各个所述源指之间。
在所述发热区内与所述源指平行设置的多个栅指，每个所述栅指与所述栅电极电连接，每个所述栅指被设置在各个源指和各个漏指之间；
其中，所述半导体衬底的厚度从所述发热区的中心部分向所述发热区的周边部分逐渐增加。
CNB981193145A 1997-09-12 1998-09-11 热可靠性能改善的半导体装置 Expired - Fee Related CN1160783C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26775097A JP3147048B2 (ja) 1997-09-12 1997-09-12 半導体装置
JP267750/97 1997-09-12
JP267750/1997 1997-09-12

Publications (2)

Publication Number Publication Date
CN1212459A true CN1212459A (zh) 1999-03-31
CN1160783C CN1160783C (zh) 2004-08-04

Family

ID=17449066

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981193145A Expired - Fee Related CN1160783C (zh) 1997-09-12 1998-09-11 热可靠性能改善的半导体装置

Country Status (5)

Country Link
US (1) US6316827B1 (zh)
JP (1) JP3147048B2 (zh)
KR (1) KR100324145B1 (zh)
CN (1) CN1160783C (zh)
TW (1) TW478174B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107046028A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 静电放电保护器件
CN114141736A (zh) * 2022-02-08 2022-03-04 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20020070816A1 (en) * 2000-08-24 2002-06-13 Wan-Thai Hsu Method for making micromechanical structures having at least one lateral, small gap therebetween and micromechanical device produced thereby
JP2003142501A (ja) * 2001-10-31 2003-05-16 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ及びその製造方法
US20050151159A1 (en) * 2003-11-21 2005-07-14 Zhenqiang Ma Solid-state high power device and method
CN1961412B (zh) * 2004-03-30 2010-05-26 日本电气株式会社 半导体器件
JP4880206B2 (ja) * 2004-06-14 2012-02-22 シャープ株式会社 Ｒｆ半導体装置
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
US20070057368A1 (en) * 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
JP5114839B2 (ja) * 2005-10-25 2013-01-09 日本電気株式会社 電界効果トランジスタ
JP2007243018A (ja) * 2006-03-10 2007-09-20 Toshiba Corp 半導体装置のセル配置方法
US20080061309A1 (en) * 2006-07-21 2008-03-13 Young Sir Chung Semiconductor device with under-filled heat extractor
KR20090004978A (ko) 2006-11-02 2009-01-12 가부시끼가이샤 도시바 반도체 장치
JP5106041B2 (ja) * 2007-10-26 2012-12-26 株式会社東芝 半導体装置
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US20160372396A1 (en) 2015-06-22 2016-12-22 Globalfoundries Inc. Chip packages with reduced temperature variation
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
JP6680169B2 (ja) * 2016-09-28 2020-04-15 富士通株式会社 半導体装置及び増幅器
JP6885053B2 (ja) * 2016-12-20 2021-06-09 富士通株式会社 半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56131936A (en) 1980-03-19 1981-10-15 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit device
US4659421A (en) * 1981-10-02 1987-04-21 Energy Materials Corporation System for growth of single crystal materials with extreme uniformity in their structural and electrical properties
JPS6123350A (ja) 1984-07-12 1986-01-31 Nec Corp 半導体装置
JPH065752B2 (ja) * 1986-06-25 1994-01-19 株式会社東芝 電界効果トランジスタ
JPH0834223B2 (ja) 1986-11-14 1996-03-29 日本電気株式会社 電界効果トランジスタ
US6016383A (en) * 1990-01-19 2000-01-18 Applied Materials, Inc. Rapid thermal heating apparatus and method including an infrared camera to measure substrate temperature
JP2557561B2 (ja) * 1990-10-09 1996-11-27 三菱電機株式会社 半導体装置
US6002183A (en) * 1995-05-04 1999-12-14 Iversen; Arthur H. Power semiconductor packaging
US5283452A (en) * 1992-02-14 1994-02-01 Hughes Aircraft Company Distributed cell monolithic mircowave integrated circuit (MMIC) field-effect transistor (FET) amplifier
JPH06342803A (ja) * 1992-05-29 1994-12-13 Texas Instr Inc <Ti> トランジスタ
JP3305415B2 (ja) * 1992-06-18 2002-07-22 キヤノン株式会社 半導体装置、インクジェットヘッド、および画像形成装置
JPH06310545A (ja) 1993-04-23 1994-11-04 Murata Mfg Co Ltd 半導体装置
JP2580966B2 (ja) * 1993-08-05 1997-02-12 日本電気株式会社 半導体装置
KR100297282B1 (ko) * 1993-08-11 2001-10-24 마쓰바 구니유키 열처리장치 및 열처리방법
JP3410829B2 (ja) * 1994-09-16 2003-05-26 株式会社東芝 Ｍｏｓゲート型半導体装置
JP2713200B2 (ja) 1995-01-17 1998-02-16 日本電気株式会社 半導体装置およびその製造方法
JP2637937B2 (ja) * 1995-01-30 1997-08-06 関西日本電気株式会社 電界効果トランジスタの製造方法
JP2629643B2 (ja) * 1995-03-31 1997-07-09 日本電気株式会社 電界効果トランジスタ
JP3458531B2 (ja) * 1995-06-02 2003-10-20 株式会社デンソー 交流発電機
JP3206375B2 (ja) * 1995-06-20 2001-09-10 信越半導体株式会社 単結晶薄膜の製造方法
US6002109A (en) * 1995-07-10 1999-12-14 Mattson Technology, Inc. System and method for thermal processing of a semiconductor substrate
JP3387282B2 (ja) * 1995-08-03 2003-03-17 日産自動車株式会社 半導体装置の構造及びその製造方法
KR100300263B1 (ko) * 1995-08-04 2001-12-17 구사마 사부로 박막트랜지스터의제조방법,액티브매트릭스기판의제조방법및액정표시장치
US5731603A (en) * 1995-08-24 1998-03-24 Kabushiki Kaisha Toshiba Lateral IGBT
JPH09223703A (ja) 1996-02-15 1997-08-26 Toshiba Corp 電界効果トランジスタ
JP3224508B2 (ja) * 1996-05-23 2001-10-29 シャープ株式会社 加熱制御装置
JP3499103B2 (ja) * 1997-02-21 2004-02-23 三菱電機株式会社 半導体装置
US5925901A (en) * 1997-03-21 1999-07-20 Nec Corporation Field effect transistor with plated heat sink on a fet chip
US5939753A (en) * 1997-04-02 1999-08-17 Motorola, Inc. Monolithic RF mixed signal IC with power amplification
JP3515886B2 (ja) * 1997-09-29 2004-04-05 三菱電機株式会社 半導体装置およびその製造方法
US6037241A (en) * 1998-02-19 2000-03-14 First Solar, Llc Apparatus and method for depositing a semiconductor material

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107046028A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 静电放电保护器件
US10535583B2 (en) 2016-02-05 2020-01-14 Semiconductor Manufacturing International (Shanghai) Corporation Electrostatic discharge protection device and fabrication method thereof
CN114141736A (zh) * 2022-02-08 2022-03-04 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法

Also Published As

Publication number Publication date
KR19990029730A (ko) 1999-04-26
TW478174B (en) 2002-03-01
CN1160783C (zh) 2004-08-04
JP3147048B2 (ja) 2001-03-19
JPH1187367A (ja) 1999-03-30
KR100324145B1 (ko) 2002-03-08
US6316827B1 (en) 2001-11-13

Similar Documents

Publication Publication Date Title
CN1160783C (zh) 热可靠性能改善的半导体装置
US3544858A (en) Insulated gate field-effect transistor comprising a mesa channel and a thicker surrounding oxide
US3796929A (en) Junction isolated integrated circuit resistor with crystal damage near isolation junction
US4575923A (en) Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semiconductor device having such high resistance layer
CN1622341A (zh) 薄膜晶体管
CA1150853A (en) Insulated-gate field-effect transistor and method of manufacturing same
KR900003967A (ko) 반도체 장치 및 그 제조 방법
KR100466152B1 (ko) 적층구조물및이의형성방법
US3929512A (en) Semiconductor devices
US7358609B2 (en) Semiconductor device
US6159776A (en) Method for manufacturing semiconductor device
US4569743A (en) Method and apparatus for the selective, self-aligned deposition of metal layers
TW201822357A (zh) 一種邏輯電路
US6469360B1 (en) Integrated circuit devices providing reduced electric fields during fabrication thereof
CN219280011U (zh) 一种蒸发镀膜装置
RU226253U1 (ru) Автоэмиссионный источник электронов на основе углеродных пленочных гетероструктур
JPS60149214A (ja) 表面弾性波素子の電極
US6171912B1 (en) Method of manufacturing a semiconductor device comprising a field effect transistor
KR100439849B1 (ko) 고출력스위칭트랜지스터
KR100254678B1 (ko) 전계방출표시소자의 디엘시 코팅방법
CN112103158B (zh) 一种纳米二极管、其制备方法及其应用
JPS6364345A (ja) 半導体装置
JP3385826B2 (ja) 半導体装置
WO2012083783A1 (en) Double-diffusion metal-oxide semiconductor devices
CN115377188A (zh) 一种mos器件及其制作方法和应用

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20021219

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20021219

Address after: Kanagawa, Japan

Applicant after: NEC Compund semiconductor Devices Co., Ltd.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Effective date: 20060512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060512

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Kanagawa, Japan

Patentee before: NEC Compund semiconductor Devices Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP03 Change of name, title or address

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040804

Termination date: 20140911

EXPY Termination of patent right or utility model