JPH09223703A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH09223703A JPH09223703A JP2761896A JP2761896A JPH09223703A JP H09223703 A JPH09223703 A JP H09223703A JP 2761896 A JP2761896 A JP 2761896A JP 2761896 A JP2761896 A JP 2761896A JP H09223703 A JPH09223703 A JP H09223703A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- gate
- gate electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 動作時に高温になる部分の発熱を抑え、ゲー
ト電極に平行な方向の動作層の温度分布を平坦に近く
し、熱暴走やエレクトロマイグレーションを防いだ電界
効果トランジスタの提供。 【解決手段】 ゲート電極の能動層領域に接する面の一
部を広くし、ここから能動層の熱を逃がす。また必要に
応じこの広くした部分の直下の半導体層を非導電領域と
する。
ト電極に平行な方向の動作層の温度分布を平坦に近く
し、熱暴走やエレクトロマイグレーションを防いだ電界
効果トランジスタの提供。 【解決手段】 ゲート電極の能動層領域に接する面の一
部を広くし、ここから能動層の熱を逃がす。また必要に
応じこの広くした部分の直下の半導体層を非導電領域と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、高出力動作に好適
で信頼性の高い電極構造を有する電界効果トランジスタ
に関する。
で信頼性の高い電極構造を有する電界効果トランジスタ
に関する。
【０００２】
【従来の技術】一般に電界効果トランジスタ（以下、Ｆ
ＥＴという）を複数個並列配置してなる半導体装置で
は、ゲート、ソース、およびドレインの各電極をクシ型
に配置する構造が採用される。
ＥＴという）を複数個並列配置してなる半導体装置で
は、ゲート、ソース、およびドレインの各電極をクシ型
に配置する構造が採用される。
【０００３】例えば、図５（ａ）の平面図で示すよう
に、能動層領域１の上に所定間隔で並べたゲート電極２
を配置するとともに、これら複数のゲート電極２間にソ
ース電極３およびドレイン電極４をそれぞれ交互に配置
している。ゲート電極２はゲート・バス配線８を介して
集合しゲート引出し電極５に接続し、ソース電極３およ
びドレイン電極４は各々引出し電極７、６において集合
されている。
に、能動層領域１の上に所定間隔で並べたゲート電極２
を配置するとともに、これら複数のゲート電極２間にソ
ース電極３およびドレイン電極４をそれぞれ交互に配置
している。ゲート電極２はゲート・バス配線８を介して
集合しゲート引出し電極５に接続し、ソース電極３およ
びドレイン電極４は各々引出し電極７、６において集合
されている。
【０００４】図５（ｂ）は図５（ａ）のＡ−Ａ´切断図
である。
である。
【０００５】
【発明が解決しようとする課題】上記従来構造の電界効
果トランジスタにおいては、実際の動作状態における能
動層の温度分布は、能動層領域１のゲート電極直下での
発熱と、発熱部からの熱放散により決定される。
果トランジスタにおいては、実際の動作状態における能
動層の温度分布は、能動層領域１のゲート電極直下での
発熱と、発熱部からの熱放散により決定される。
【０００６】図６は並列配置された電界効果トランジス
タの単位となる一つのＦＥＴを取り出して示した平面図
で、ソース電極３、ドレイン電極４に挟まれたゲート電
極２に平行な方向の能動層１の温度分布をあわせ示して
いる。縦軸は温度（℃）で、横軸はゲート電極２に平行
な方向のゲート・バス配線８からの距離である。
タの単位となる一つのＦＥＴを取り出して示した平面図
で、ソース電極３、ドレイン電極４に挟まれたゲート電
極２に平行な方向の能動層１の温度分布をあわせ示して
いる。縦軸は温度（℃）で、横軸はゲート電極２に平行
な方向のゲート・バス配線８からの距離である。
【０００７】この図から明らかなように、ゲート電極２
の中央部付近が高温になる。このような温度差が生じる
と、高温部、すなわち図６に示したゲート電極中央部で
は、他の比較的温度の低い部分にくらべ熱暴走による破
壊やエレクトロマイグレーションが加速されやすくな
る。また、この温度分布に対応して電気特性も分布を持
つようになり、全体としての動作が均一でなくなり、高
温部では低温部より性能が劣るようになる。その結果Ｆ
ＥＴ全体としての性能を発揮できず、特性向上が難しく
なり、不均一動作に起因する熱暴走も起こりやすくな
る。
の中央部付近が高温になる。このような温度差が生じる
と、高温部、すなわち図６に示したゲート電極中央部で
は、他の比較的温度の低い部分にくらべ熱暴走による破
壊やエレクトロマイグレーションが加速されやすくな
る。また、この温度分布に対応して電気特性も分布を持
つようになり、全体としての動作が均一でなくなり、高
温部では低温部より性能が劣るようになる。その結果Ｆ
ＥＴ全体としての性能を発揮できず、特性向上が難しく
なり、不均一動作に起因する熱暴走も起こりやすくな
る。
【０００８】上記のような問題を解決するためには、動
作時の能動層温度を下げることが最も効果的な方法であ
る。動作時の温度を下げるためには、熱の発生を押さえ
ることは勿論であるが、発生した熱をできるだけスムー
ズに移動させ、速やかに逃がす必要がある。この目的の
ために従来から半導体基板を薄くし、基板裏面への熱放
散を効果的に行うＰＨＳ（Ｐｌａｔｅｄ Ｈｅａｔ Ｓ
ｉｎｋ）構造が用いられてきた。この構造は熱放散とい
う点では効果も大きく、広く用いられている。しかし、
他方でＰＨＳ構造は、半導体基板の薄層化、基板裏面の
選択的めっきなどの工程でプロセスが繁雑になるため、
歩留り低下をひきおこし、製造コストが上昇するといっ
た問題もある。一方、発熱部からの熱の一部はゲート電
極に伝わり、ここからも放散されることは周知の事実で
ある。一般にゲート電極は熱の良導体であるため、ゲー
ト電極が十分な厚さと半導体との接触面積とを持ってい
れば、ここからの熱放散も動作時の能動層の温度を下げ
ることに大きな効果が期待できる。
作時の能動層温度を下げることが最も効果的な方法であ
る。動作時の温度を下げるためには、熱の発生を押さえ
ることは勿論であるが、発生した熱をできるだけスムー
ズに移動させ、速やかに逃がす必要がある。この目的の
ために従来から半導体基板を薄くし、基板裏面への熱放
散を効果的に行うＰＨＳ（Ｐｌａｔｅｄ Ｈｅａｔ Ｓ
ｉｎｋ）構造が用いられてきた。この構造は熱放散とい
う点では効果も大きく、広く用いられている。しかし、
他方でＰＨＳ構造は、半導体基板の薄層化、基板裏面の
選択的めっきなどの工程でプロセスが繁雑になるため、
歩留り低下をひきおこし、製造コストが上昇するといっ
た問題もある。一方、発熱部からの熱の一部はゲート電
極に伝わり、ここからも放散されることは周知の事実で
ある。一般にゲート電極は熱の良導体であるため、ゲー
ト電極が十分な厚さと半導体との接触面積とを持ってい
れば、ここからの熱放散も動作時の能動層の温度を下げ
ることに大きな効果が期待できる。
【０００９】しかしＦＥＴの高周波特性に対する要請か
ら、一般にゲート電極の能動層領域との接触面積はむし
ろ小さくなる傾向にあり、ゲート電極からの熱放散効果
は小さかった。
ら、一般にゲート電極の能動層領域との接触面積はむし
ろ小さくなる傾向にあり、ゲート電極からの熱放散効果
は小さかった。
【００１０】本発明は上記従来ＦＥＴの欠点を改良し、
ゲ−ト電極の形状を工夫することによりゲート電極によ
る熱の放散を効果的に行わせ、ＦＥＴの能動層温度を低
くし、高出力動作に好適で信頼性の高い電界効果トラン
ジスタを提供することを目的とする。
ゲ−ト電極の形状を工夫することによりゲート電極によ
る熱の放散を効果的に行わせ、ＦＥＴの能動層温度を低
くし、高出力動作に好適で信頼性の高い電界効果トラン
ジスタを提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
本発明は、ゲート、ソース、ドレインの各電極からなる
単位電界効果トランジスタを並列に複数個接続して構成
される電界効果トランジスタにおいて、ゲート電極の少
なくとも能動層領域に接する面の一部が広くなっている
ことを特徴とする電界効果トランジスタである。
本発明は、ゲート、ソース、ドレインの各電極からなる
単位電界効果トランジスタを並列に複数個接続して構成
される電界効果トランジスタにおいて、ゲート電極の少
なくとも能動層領域に接する面の一部が広くなっている
ことを特徴とする電界効果トランジスタである。
【００１２】また、ゲート電極の一部が広くなっている
箇所の直下の半導体部分が非導電領域であることを特徴
とする。
箇所の直下の半導体部分が非導電領域であることを特徴
とする。
【００１３】また、電界効果トランジスタがＧａＡｓシ
ョットキ電界効果トランジスタであることを特徴とす
る。
ョットキ電界効果トランジスタであることを特徴とす
る。
【００１４】また、ゲート電極がＡｌであることを特徴
とする。
とする。
【００１５】本発明による電界効果トランジスタはゲー
ト、ソース、ドレインの各電極からなる単位電界効果ト
ランジスタにおいて、ゲート電極の能動層領域に接する
面の一部が広くなっている（以下この広くなったゲート
電極の部分を放熱フィンと呼ぶ）。放熱フィンは能動層
から発生した熱を効率的に逃がす働きをする。
ト、ソース、ドレインの各電極からなる単位電界効果ト
ランジスタにおいて、ゲート電極の能動層領域に接する
面の一部が広くなっている（以下この広くなったゲート
電極の部分を放熱フィンと呼ぶ）。放熱フィンは能動層
から発生した熱を効率的に逃がす働きをする。
【００１６】また請求項２に対応する発明では、この放
熱フィンに接している部分の半導体が非導電領域となっ
ている。一般的に導電領域上に面積の広いゲート電極が
存在すると、ゲート電極の容量成分が増え、ＦＥＴの特
性が低下する。このことを避けるために本発明では放熱
フィンの直下を非導電領域としてある。放熱フィンの直
下を非導電領域としたことにより、ゲート電極の容量増
加が避けられるだけでなく、放熱フィンの直下が発熱し
ないため、放熱フィンからの放熱効率も向上する。
熱フィンに接している部分の半導体が非導電領域となっ
ている。一般的に導電領域上に面積の広いゲート電極が
存在すると、ゲート電極の容量成分が増え、ＦＥＴの特
性が低下する。このことを避けるために本発明では放熱
フィンの直下を非導電領域としてある。放熱フィンの直
下を非導電領域としたことにより、ゲート電極の容量増
加が避けられるだけでなく、放熱フィンの直下が発熱し
ないため、放熱フィンからの放熱効率も向上する。
【００１７】
【発明の実施の形態】以下、本発明を具体的な実施の形
態によって説明する。
態によって説明する。
【００１８】図１にはＧａＡｓショットキ電界効果トラ
ンジスタについて、電極と能動層部分の平面構成を説明
するため示す平面図（図１（ａ））、および（ａ）にお
けるＡＡ´断面図（図１（ｂ））を示す。図に示すよう
に電界効果トランジスタの素子領域上には複数のＡｌ製
ゲート電極２が並列配置され、このゲート電極２間には
それぞれ複数本のソース電極３およびドレイン電極４が
前記ゲート電極２と平行かつ交互に並列配置されてい
る。
ンジスタについて、電極と能動層部分の平面構成を説明
するため示す平面図（図１（ａ））、および（ａ）にお
けるＡＡ´断面図（図１（ｂ））を示す。図に示すよう
に電界効果トランジスタの素子領域上には複数のＡｌ製
ゲート電極２が並列配置され、このゲート電極２間には
それぞれ複数本のソース電極３およびドレイン電極４が
前記ゲート電極２と平行かつ交互に並列配置されてい
る。
【００１９】そして、前記ゲート電極２にはゲート・バ
ス配線８およびゲート引出し電極５が、またドレイン電
極４にはドレイン引出し電極６が、ソース電極３にはソ
ース引出し電極７がそれぞれ接続されている。
ス配線８およびゲート引出し電極５が、またドレイン電
極４にはドレイン引出し電極６が、ソース電極３にはソ
ース引出し電極７がそれぞれ接続されている。
【００２０】本発明では能動層領域１（図１（ａ）の斜
線部分）上のゲート電極２の半導体に接する面の一部を
他の部分に比べて広くし、放熱フィン９としている。こ
のため、図に示した電界効果トランジスタにおいては、
能動層部分のゲート電極２直下で発生した熱の一部はゲ
ート電極２に伝わり、この熱が放熱フィン９より効率的
に放熱される。
線部分）上のゲート電極２の半導体に接する面の一部を
他の部分に比べて広くし、放熱フィン９としている。こ
のため、図に示した電界効果トランジスタにおいては、
能動層部分のゲート電極２直下で発生した熱の一部はゲ
ート電極２に伝わり、この熱が放熱フィン９より効率的
に放熱される。
【００２１】このため図２に示すように動作時の能動層
温度が低下し、かつ温度分布が平坦に近くなる。図２の
縦軸は温度（℃）で、横軸はゲート電極２に平行な方向
のゲート・バス配線８からの距離である。
温度が低下し、かつ温度分布が平坦に近くなる。図２の
縦軸は温度（℃）で、横軸はゲート電極２に平行な方向
のゲート・バス配線８からの距離である。
【００２２】実施の形態２ 次に本発明の第二の実施の形態について図面を参照して
説明する。第一の実施の形態と対応する部分には同一の
符号を付し、重複する説明は省略する。
説明する。第一の実施の形態と対応する部分には同一の
符号を付し、重複する説明は省略する。
【００２３】図３（ａ）は本発明の第二の実施の形態の
ＧａＡｓショットキ電界効果トランジスタについて電極
と能動層部分の平面構成を説明するため示す平面図（図
３（ａ））、および（ａ）におけるＡＡ´断面図（図３
（ｂ））を示す。
ＧａＡｓショットキ電界効果トランジスタについて電極
と能動層部分の平面構成を説明するため示す平面図（図
３（ａ））、および（ａ）におけるＡＡ´断面図（図３
（ｂ））を示す。
【００２４】第二の実施の形態では、能動層領域１（図
１（ａ）の斜線部分）が、選択イオン注入やメサ分離に
より１ａと１ｂに非導電性領域１０を挟んで分割形成さ
れ、前記非導電性領域１０上に放熱フィン９が形成され
ている。
１（ａ）の斜線部分）が、選択イオン注入やメサ分離に
より１ａと１ｂに非導電性領域１０を挟んで分割形成さ
れ、前記非導電性領域１０上に放熱フィン９が形成され
ている。
【００２５】前記第一の実施の形態では、放熱フィンが
能動層領域上に形成されているため、放熱フィンの面積
の分だけゲート容量が増加する。しかしこの第二の実施
の形態では、放熱フィンが非導電領域１０上に形成され
ているため、放熱フィンに起因するゲート容量の増加は
小さい。
能動層領域上に形成されているため、放熱フィンの面積
の分だけゲート容量が増加する。しかしこの第二の実施
の形態では、放熱フィンが非導電領域１０上に形成され
ているため、放熱フィンに起因するゲート容量の増加は
小さい。
【００２６】またこの領域１０では発熱がないため、放
熱フィンからの放熱効率がさらに高くなる。この結果、
図４に示すように発熱のピーク温度が低下し、かつ温度
分布が平坦に近くなる。またこの第二の実施の形態で
は、ゲート容量の増加が少ないため、高周波特性の劣化
も殆どない。
熱フィンからの放熱効率がさらに高くなる。この結果、
図４に示すように発熱のピーク温度が低下し、かつ温度
分布が平坦に近くなる。またこの第二の実施の形態で
は、ゲート容量の増加が少ないため、高周波特性の劣化
も殆どない。
【００２７】以上のように、本発明によればゲート電極
に沿った能動層の中央部が高温になることに起因した、
熱暴走による破壊やエレクトロマイグレーションを抑制
できる。また温度分布に対応した不均一動作に起因する
熱暴走も抑制することができる。
に沿った能動層の中央部が高温になることに起因した、
熱暴走による破壊やエレクトロマイグレーションを抑制
できる。また温度分布に対応した不均一動作に起因する
熱暴走も抑制することができる。
【００２８】なお、上記実施の形態では放熱フィンが一
個の場合を示したが、動作時の温度分布の状況によって
は一個のゲート電極２上に二個以上形成してもよい。ま
たその形成する位置も上記実施の形態に限られない。ま
たそれに伴う非導電層の位置や数も上記実施の形態に限
られないのは以上の説明から明らかである。
個の場合を示したが、動作時の温度分布の状況によって
は一個のゲート電極２上に二個以上形成してもよい。ま
たその形成する位置も上記実施の形態に限られない。ま
たそれに伴う非導電層の位置や数も上記実施の形態に限
られないのは以上の説明から明らかである。
【００２９】また、上記実施の形態では、ＧａＡｓショ
ットキＦＥＴ、Ａｌゲート電極の場合について説明し
た。しかし、半導体、電極の材質はこれに限られるもの
ではない。
ットキＦＥＴ、Ａｌゲート電極の場合について説明し
た。しかし、半導体、電極の材質はこれに限られるもの
ではない。
【００３０】
【発明の効果】以上説明したように本発明によれば、従
来の電界効果トランジスタでは避けることが困難であっ
た、ゲート電極中央部にピークを持つような温度分布を
平坦に近くできる。また、ピーク温度を低下させること
ができる。
来の電界効果トランジスタでは避けることが困難であっ
た、ゲート電極中央部にピークを持つような温度分布を
平坦に近くできる。また、ピーク温度を低下させること
ができる。
【図１】（ａ）は本発明の第一の実施の形態の電界効果
トランジスタを透視して示す平面図である。（ｂ）は
（ａ）のＡＡ´線断面図である。
トランジスタを透視して示す平面図である。（ｂ）は
（ａ）のＡＡ´線断面図である。
【図２】電界効果トランジスタのゲート電極に平行な方
向の温度分布を示す図である。
向の温度分布を示す図である。
【図３】（ａ）は本発明の第二の実施の形態の電界効果
トランジスタを透視して示す平面図である。（ｂ）は
（ａ）のＡＡ´線断面図である。
トランジスタを透視して示す平面図である。（ｂ）は
（ａ）のＡＡ´線断面図である。
【図４】電界効果トランジスタのゲート電極に平行な方
向の温度分布を示す図である。
向の温度分布を示す図である。
【図５】（ａ）は従来例の電界効果トランジスタを透視
して示す平面図である。（ｂ）は（ａ）のＡＡ´線断面
図である。
して示す平面図である。（ｂ）は（ａ）のＡＡ´線断面
図である。
【図６】電界効果トランジスタのゲート電極に平行な方
向の温度分布を示す図である。
向の温度分布を示す図である。
１…能動層領域 １ａ…第一の能動層領域 １ｂ…第二の能動層領域 ２…ゲート電極 ３…ソース電極 ４…ドレイン電極 ５…ゲート引出し電極 ６…ドレイン引出し電極 ７…ソース引出し電極 ８…ゲート・バス配線 ９…放熱フィン １０…非導電領域
Claims (6)
- 【請求項１】 ゲート、ソース、ドレインの各電極から
なる単位電界効果トランジスタを並列に複数個接続して
構成される電界効果トランジスタにおいて、ゲート電極
の少なくとも能動層領域に接する面の一部が広くなって
いることを特徴とする電界効果トランジスタ。 - 【請求項２】 ゲート電極の一部が広くなっている箇所
の直下の半導体部分が非導電領域であることを特徴とす
る請求項１記載の電界効果トランジスタ。 - 【請求項３】 電界効果トランジスタがＧａＡｓショッ
トキ電界効果トランジスタであることを特徴とする請求
項１記載の電界効果トランジスタ。 - 【請求項４】 電界効果トランジスタがＧａＡｓショッ
トキ電界効果トランジスタであることを特徴とする請求
項２記載の電界効果トランジスタ。 - 【請求項５】 ゲート電極がＡｌであることを特徴とす
る請求項１記載の電界効果トランジスタ。 - 【請求項６】 ゲート電極がＡｌであることを特徴とす
る請求項２記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2761896A JPH09223703A (ja) | 1996-02-15 | 1996-02-15 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2761896A JPH09223703A (ja) | 1996-02-15 | 1996-02-15 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09223703A true JPH09223703A (ja) | 1997-08-26 |
Family
ID=12225941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2761896A Pending JPH09223703A (ja) | 1996-02-15 | 1996-02-15 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09223703A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316827B1 (en) | 1997-09-12 | 2001-11-13 | Nec Corporation | Semiconductor device having improved temperature distribution |
| JP2007535140A (ja) * | 2004-02-25 | 2007-11-29 | クリー インコーポレイテッド | 熱スペーサを有する半導体デバイス |
| GB2444159A (en) * | 2006-11-22 | 2008-05-28 | Filtronic Compound Semiconduct | Multigate Schottky diode |
| JP2018101700A (ja) * | 2016-12-20 | 2018-06-28 | 富士通株式会社 | 半導体装置、電源装置、増幅器、加熱装置、排気浄化装置、自動車、情報システム及び半導体装置の製造方法 |
-
1996
- 1996-02-15 JP JP2761896A patent/JPH09223703A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316827B1 (en) | 1997-09-12 | 2001-11-13 | Nec Corporation | Semiconductor device having improved temperature distribution |
| JP2007535140A (ja) * | 2004-02-25 | 2007-11-29 | クリー インコーポレイテッド | 熱スペーサを有する半導体デバイス |
| JP2012069966A (ja) * | 2004-02-25 | 2012-04-05 | Cree Inc | 熱スペーサを有する半導体デバイス |
| GB2444159A (en) * | 2006-11-22 | 2008-05-28 | Filtronic Compound Semiconduct | Multigate Schottky diode |
| US7851830B2 (en) | 2006-11-22 | 2010-12-14 | Rfmd (Uk) Limited | Multigate Schottky diode |
| GB2444159B (en) * | 2006-11-22 | 2011-04-20 | Filtronic Compound Semiconductors Ltd | A multigate schottky diode |
| JP2018101700A (ja) * | 2016-12-20 | 2018-06-28 | 富士通株式会社 | 半導体装置、電源装置、増幅器、加熱装置、排気浄化装置、自動車、情報システム及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5797082B2 (ja) | 熱スペーサを有する半導体デバイス | |
| JP2922462B2 (ja) | 半導体デバイス | |
| JP2001028425A (ja) | 半導体装置及びその製造方法 | |
| US6372550B2 (en) | Semiconductor device and method for manufacturing same | |
| EP0494625B1 (en) | Semiconductor device for improving high-frequency characteristics and avoiding chip cracking | |
| JPH09223703A (ja) | 電界効果トランジスタ | |
| JPH07254699A (ja) | 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 | |
| JP3660832B2 (ja) | 半導体集積回路装置 | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0142498B2 (ja) | ||
| JP2554672B2 (ja) | 電界効果型半導体装置 | |
| JP2669392B2 (ja) | 半導体装置およびその実装構造 | |
| US5929468A (en) | Compound semiconductor device | |
| JPH04293268A (ja) | 半導体装置とその製造方法 | |
| JP2002110988A (ja) | 半導体装置 | |
| US20200013692A1 (en) | Semiconductor power device including wire or ribbon bonds over device active region | |
| JP4281229B2 (ja) | 平型半導体装置 | |
| US20060131739A1 (en) | Semiconductor device and method of arranging pad thereof | |
| CN212230418U (zh) | 具有高散热异质结双极晶体管的半导体组件 | |
| JP5114839B2 (ja) | 電界効果トランジスタ | |
| JPH07288299A (ja) | 半導体装置 | |
| JP2858643B2 (ja) | 高出力半導体装置 | |
| JPH04116836A (ja) | マイクロ波半導体装置 | |
| JP3302811B2 (ja) | マイクロ波半導体装置 | |
| JP2654852B2 (ja) | 圧接形パツケージ構造に適合した静電誘導形半導体素子 |