JP2858643B2 - 高出力半導体装置 - Google Patents
高出力半導体装置Info
- Publication number
- JP2858643B2 JP2858643B2 JP7338500A JP33850095A JP2858643B2 JP 2858643 B2 JP2858643 B2 JP 2858643B2 JP 7338500 A JP7338500 A JP 7338500A JP 33850095 A JP33850095 A JP 33850095A JP 2858643 B2 JP2858643 B2 JP 2858643B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- comb
- gold
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高出力半導体装置
に関し、特に、高出力ＨＢＴ（Heterojunction Bipolar
Transistor ）や高出力ＭＥＳＦＥＴ（Metal-Semicond
uctor ＦＥＴ）などのように多数の単位トランジスタが
並列接続されて構成されたマイクロ波帯用の高出力トラ
ンジスタを有する半導体装置に関するものである。
に関し、特に、高出力ＨＢＴ（Heterojunction Bipolar
Transistor ）や高出力ＭＥＳＦＥＴ（Metal-Semicond
uctor ＦＥＴ）などのように多数の単位トランジスタが
並列接続されて構成されたマイクロ波帯用の高出力トラ
ンジスタを有する半導体装置に関するものである。
【０００２】
【従来の技術】高出力トランジスタでは、多数の単位ト
ランジスタ（素トランジスタ）を横方向に並べ、マルチ
フィンガー電極を用いて並列に接続して一つのトランジ
スタに構成している。而して、これらのマイクロ波帯用
トランジスタでは、年々高周波数化が進むとともに高出
力化が進み、それに伴って熱放散の重要性が増してきて
いる。この要求に応えるため、高出力トランジスタで
は、通常ＰＨＳ（Plated Heat Sink）と呼ばれる放熱構
造が採用されている。
ランジスタ（素トランジスタ）を横方向に並べ、マルチ
フィンガー電極を用いて並列に接続して一つのトランジ
スタに構成している。而して、これらのマイクロ波帯用
トランジスタでは、年々高周波数化が進むとともに高出
力化が進み、それに伴って熱放散の重要性が増してきて
いる。この要求に応えるため、高出力トランジスタで
は、通常ＰＨＳ（Plated Heat Sink）と呼ばれる放熱構
造が採用されている。
【０００３】図６は、ＰＨＳ構造を有する従来のＨＢＴ
の断面図である（但し、同図においては基板表面に形成
された電極・配線の図示は省略されている）。同図に示
されるように、化合物半導体基板５ａは、裏面を研磨す
ることにより薄くなされており、基板裏面には下地金属
層（図示なし）を介してＰＨＳを構成する金メッキ電極
４が形成されている。化合物半導体基板５ａの表面に
は、単位トランジスタ１５が多数形成されており、これ
らのトランジスタは図示が省略された電極・配線により
並列に接続されている。基板表面に形成された素子によ
る発熱は、直接大気中に放射される外、半導体基板５ａ
を介して金メッキ電極４へ伝達され、この半導体素子が
搭載された筐体を介して外部に放射される。
の断面図である（但し、同図においては基板表面に形成
された電極・配線の図示は省略されている）。同図に示
されるように、化合物半導体基板５ａは、裏面を研磨す
ることにより薄くなされており、基板裏面には下地金属
層（図示なし）を介してＰＨＳを構成する金メッキ電極
４が形成されている。化合物半導体基板５ａの表面に
は、単位トランジスタ１５が多数形成されており、これ
らのトランジスタは図示が省略された電極・配線により
並列に接続されている。基板表面に形成された素子によ
る発熱は、直接大気中に放射される外、半導体基板５ａ
を介して金メッキ電極４へ伝達され、この半導体素子が
搭載された筐体を介して外部に放射される。
【０００４】
【発明が解決しようとする課題】上述した従来のＰＨＳ
構造の半導体装置では、半導体基板とＰＨＳの厚メッキ
層との接触面積が広くはなく、熱抵抗が十分に低減され
ていないため、接合温度の上昇によりトランジスタの動
作が制限を受けるという問題点があった。また、従来の
構造では、半導体基板と厚メッキ層との接触が平面的で
あるため、両者間の結合力が弱く熱サイクルが加わる
と、界面での剥離が生じ放熱効果が著しく低下するとい
う問題点があった。さらに、半導体基板からの放熱能力
が基板全体に亙って同じであるため、高出力動作時、放
熱性能の低いチップ中央部において熱集中が起こり、こ
れにより結果的にトランジスタ全体で取り扱える消費電
力が制限をうけるという問題点があった。
構造の半導体装置では、半導体基板とＰＨＳの厚メッキ
層との接触面積が広くはなく、熱抵抗が十分に低減され
ていないため、接合温度の上昇によりトランジスタの動
作が制限を受けるという問題点があった。また、従来の
構造では、半導体基板と厚メッキ層との接触が平面的で
あるため、両者間の結合力が弱く熱サイクルが加わる
と、界面での剥離が生じ放熱効果が著しく低下するとい
う問題点があった。さらに、半導体基板からの放熱能力
が基板全体に亙って同じであるため、高出力動作時、放
熱性能の低いチップ中央部において熱集中が起こり、こ
れにより結果的にトランジスタ全体で取り扱える消費電
力が制限をうけるという問題点があった。
【０００５】従って、本発明の解決すべき課題は、第１
に、半導体基板−厚メッキ層間の熱抵抗を低減してより
放熱効果を高めることであり、第２に、半導体基板と厚
メッキ層との結合力を強めて容易に剥離することのない
ようにすることであり、第３に、チップ中央での熱集中
を緩和してより大きい消費電流を取り扱いうるようにす
ることである。
に、半導体基板−厚メッキ層間の熱抵抗を低減してより
放熱効果を高めることであり、第２に、半導体基板と厚
メッキ層との結合力を強めて容易に剥離することのない
ようにすることであり、第３に、チップ中央での熱集中
を緩和してより大きい消費電流を取り扱いうるようにす
ることである。
【０００６】
【課題を解決するための手段】上述した第１、第２の課
題は、半導体基板裏面に櫛歯状の凹凸を設けこの凹凸面
に厚メッキ層を形成することにより解決することができ
る。そして、第３の課題は、半導体基板中央部での基
板の厚さを薄くする、基板裏面の櫛歯状凹凸のピッチ
を細かくする、のいずれかあるいは両方の手段を採用す
ることにより解決することができる。
題は、半導体基板裏面に櫛歯状の凹凸を設けこの凹凸面
に厚メッキ層を形成することにより解決することができ
る。そして、第３の課題は、半導体基板中央部での基
板の厚さを薄くする、基板裏面の櫛歯状凹凸のピッチ
を細かくする、のいずれかあるいは両方の手段を採用す
ることにより解決することができる。
【０００７】
【発明の実施の形態】本発明による高出力半導体装置
は、半導体基板の表面側に並列接続された複数の単位ト
ランジスタが形成され、半導体基板の裏面側に厚い放熱
用の金あるいは金を含む合金のメッキ層を有するもので
あって、半導体基板の裏面には櫛型状の凹凸が形成され
ていることを特徴とする。そして、半導体基板の裏面に
形成された櫛型状の凹凸は、半導体基板の中央部では細
かく周辺部では粗くなされるか、あるいは、半導体基板
は、中央部で周辺部より薄くなされる。
は、半導体基板の表面側に並列接続された複数の単位ト
ランジスタが形成され、半導体基板の裏面側に厚い放熱
用の金あるいは金を含む合金のメッキ層を有するもので
あって、半導体基板の裏面には櫛型状の凹凸が形成され
ていることを特徴とする。そして、半導体基板の裏面に
形成された櫛型状の凹凸は、半導体基板の中央部では細
かく周辺部では粗くなされるか、あるいは、半導体基板
は、中央部で周辺部より薄くなされる。
【０００８】本発明の上記の構成によると、半導体基板
からＰＨＳメッキ層に放熱される放熱経路の面積が増加
してチップの裏面からの放熱性が向上し、素子における
接合温度の上昇を抑えることができる。また、基板とメ
ッキ層とが噛み合った構造となるため両者間の結合が高
まり、剥離が生じにくくなる。さらに、半導体基板の中
央部の放熱能力を基板の両端部より大きくすることによ
って中央部の熱集中を抑制することが可能となり、トラ
ンジスタ全体としての取り扱える電力をより高めること
ができる。
からＰＨＳメッキ層に放熱される放熱経路の面積が増加
してチップの裏面からの放熱性が向上し、素子における
接合温度の上昇を抑えることができる。また、基板とメ
ッキ層とが噛み合った構造となるため両者間の結合が高
まり、剥離が生じにくくなる。さらに、半導体基板の中
央部の放熱能力を基板の両端部より大きくすることによ
って中央部の熱集中を抑制することが可能となり、トラ
ンジスタ全体としての取り扱える電力をより高めること
ができる。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［参考例］ 図１（ａ）は、本発明の参考例であるＨＢＴの平面図で
あり、図１（ｂ）は図１（ａ）の○印部分の拡大断面図
である。また、図２は、図１（ａ）のＡ−Ａ線での断面
図である（但し、図２においては、電極・配線の図示は
省略されている）。
て説明する。 ［参考例］ 図１（ａ）は、本発明の参考例であるＨＢＴの平面図で
あり、図１（ｂ）は図１（ａ）の○印部分の拡大断面図
である。また、図２は、図１（ａ）のＡ−Ａ線での断面
図である（但し、図２においては、電極・配線の図示は
省略されている）。
【００１０】図１（ａ）に示すように、半導体チップの
図の左右にはエミッタボンディングパッド１が形成され
ており、エミッタボンディングパッド１間はエミッタ配
線１４により接続されている。また、図１（ａ）の上下
には、コレクタパッド２とベースパッド３が配置されて
おり、各パッドからはマルチフィンガー状のコレクタ電
極１１とベース電極１２が延びている。
図の左右にはエミッタボンディングパッド１が形成され
ており、エミッタボンディングパッド１間はエミッタ配
線１４により接続されている。また、図１（ａ）の上下
には、コレクタパッド２とベースパッド３が配置されて
おり、各パッドからはマルチフィンガー状のコレクタ電
極１１とベース電極１２が延びている。
【００１１】図１（ｂ）に示されるように、半絶縁性Ｇ
ａＡｓ基板５上には、ｎ+ −ＧａＡｓサブコレクタ層６
が形成されており、その上にｎ−ＧａＡｓコレクタ層７
とｐ+ −ＧａＡｓベース層８が複数に分割されて突起状
に形成されている。各ベース層８上には、ｎ−ＡｌＧａ
Ａｓエミッタ層９とｎ+ −ＩｎＧａＡｓエミッタキャッ
プ層１０が形成されており、エミッタキャップ層１０上
にはエミッタ配線１４に接続されたエミッタ電極１３が
形成されている。また、サブコレクタ層６上にはコレク
タ電極１１が、ベース層８上にはベース電極１２が形成
されている。
ａＡｓ基板５上には、ｎ+ −ＧａＡｓサブコレクタ層６
が形成されており、その上にｎ−ＧａＡｓコレクタ層７
とｐ+ −ＧａＡｓベース層８が複数に分割されて突起状
に形成されている。各ベース層８上には、ｎ−ＡｌＧａ
Ａｓエミッタ層９とｎ+ −ＩｎＧａＡｓエミッタキャッ
プ層１０が形成されており、エミッタキャップ層１０上
にはエミッタ配線１４に接続されたエミッタ電極１３が
形成されている。また、サブコレクタ層６上にはコレク
タ電極１１が、ベース層８上にはベース電極１２が形成
されている。
【００１２】図１（ｂ）、図２に示されるように、半絶
縁性ＧａＡｓ基板５（図２では化合物半導体基板５ａ）
の裏面側には、ピッチが１０μｍ凹部の深さが５μｍの
櫛歯状の凹凸が形成されている。この凹凸は、研磨によ
り基板全体の厚みを３０μｍに加工した後、フォトリソ
グラフィ法およびドライまたはウェットエッチング法を
適用することにより形成することができる。基板裏面に
凹凸を形成した後、Ｔｉ／Ｐｔ／Ａｕをこの順に蒸着
し、その上に２０μｍの膜厚に金メッキを行うことによ
って、ＰＨＳである金メッキ電極４を形成する。図１、
図２に示した参考例によれば、半導体基板と金メッキ層
との接触面積が増大したことにより、図６に示した従来
例に比較して熱抵抗を２０％低減することができた。
縁性ＧａＡｓ基板５（図２では化合物半導体基板５ａ）
の裏面側には、ピッチが１０μｍ凹部の深さが５μｍの
櫛歯状の凹凸が形成されている。この凹凸は、研磨によ
り基板全体の厚みを３０μｍに加工した後、フォトリソ
グラフィ法およびドライまたはウェットエッチング法を
適用することにより形成することができる。基板裏面に
凹凸を形成した後、Ｔｉ／Ｐｔ／Ａｕをこの順に蒸着
し、その上に２０μｍの膜厚に金メッキを行うことによ
って、ＰＨＳである金メッキ電極４を形成する。図１、
図２に示した参考例によれば、半導体基板と金メッキ層
との接触面積が増大したことにより、図６に示した従来
例に比較して熱抵抗を２０％低減することができた。
【００１３】 ［第１の実施例］ 図３は、ＨＢＴに係る本発明の第１の実施例を示す断面
図である。本実施例の平面図および拡大断面図は図１に
示した参考例の場合とほぼ同様である。本実施例の参考
例と相違する点は、参考例では、基板裏面に形成された
凹凸のピッチが１０μｍで一定であったが、本実施例で
のピッチは、チップ周辺部では１５μｍ、チップ中央部
で５μｍで、ピッチはチップ周辺部から中央部に向かっ
て漸減している。
図である。本実施例の平面図および拡大断面図は図１に
示した参考例の場合とほぼ同様である。本実施例の参考
例と相違する点は、参考例では、基板裏面に形成された
凹凸のピッチが１０μｍで一定であったが、本実施例で
のピッチは、チップ周辺部では１５μｍ、チップ中央部
で５μｍで、ピッチはチップ周辺部から中央部に向かっ
て漸減している。
【００１４】本実施例によれば、凹凸のピッチが細かく
なったことにより、熱抵抗は参考例の場合よりもさらに
低減され、図６の従来例に比較して２５％低減された。
さらに、チップ中央部での放熱性能が向上したことによ
り、トランジスタの全体の取り扱い電力を増加させるこ
とが可能になり、参考例のものに比較して６％程増加さ
せることができた。
なったことにより、熱抵抗は参考例の場合よりもさらに
低減され、図６の従来例に比較して２５％低減された。
さらに、チップ中央部での放熱性能が向上したことによ
り、トランジスタの全体の取り扱い電力を増加させるこ
とが可能になり、参考例のものに比較して６％程増加さ
せることができた。
【００１５】 ［第２の実施例］ 図４は、ＨＢＴに係る本発明の第２の実施例を示す断面
図である。本実施例の参考例と相違する点は、参考例で
は、基板の厚さが３０μｍで一定であったが、本実施例
においては、基板周辺部の厚さが３０μｍで中央部での
厚さが２０μｍになされている。本実施例の半導体装置
を製作するには、研磨法により基板膜厚を３０μｍとし
た後、フォトエッチング法あるいはダイシングソーを用
いた研削により深さ１０μｍの溝を形成し、その後フォ
トエッチング法により、深さ５μｍの櫛歯状の凹凸を形
成する。本実施例によれば、基板が部分的に薄くなされ
たことにより、熱抵抗は第１の実施例の場合よりもさら
に低減され、図６の従来例に比較して３５％低減されて
いる。
図である。本実施例の参考例と相違する点は、参考例で
は、基板の厚さが３０μｍで一定であったが、本実施例
においては、基板周辺部の厚さが３０μｍで中央部での
厚さが２０μｍになされている。本実施例の半導体装置
を製作するには、研磨法により基板膜厚を３０μｍとし
た後、フォトエッチング法あるいはダイシングソーを用
いた研削により深さ１０μｍの溝を形成し、その後フォ
トエッチング法により、深さ５μｍの櫛歯状の凹凸を形
成する。本実施例によれば、基板が部分的に薄くなされ
たことにより、熱抵抗は第１の実施例の場合よりもさら
に低減され、図６の従来例に比較して３５％低減されて
いる。
【００１６】 ［第３の実施例］ 図５は、ＨＢＴに係る本発明の第３の実施例を示す断面
図である。本実施例の第２の実施例と相違する点は、第
２の実施例では、基板裏面に形成された櫛歯状の凹凸の
ピッチが１０μｍで一定であったが、本実施例において
は、基板周辺部でのピッチが１５μｍで中央部でのピッ
チが５μｍと狭くなされている。この構成により、本実
施例のＨＢＴでは、熱抵抗は第１、第２の実施例の場合
よりもさらに低減され、図６の従来例に比較して４０％
低減された。
図である。本実施例の第２の実施例と相違する点は、第
２の実施例では、基板裏面に形成された櫛歯状の凹凸の
ピッチが１０μｍで一定であったが、本実施例において
は、基板周辺部でのピッチが１５μｍで中央部でのピッ
チが５μｍと狭くなされている。この構成により、本実
施例のＨＢＴでは、熱抵抗は第１、第２の実施例の場合
よりもさらに低減され、図６の従来例に比較して４０％
低減された。
【００１７】
【発明の効果】以上説明したように、本発明による高出
力半導体装置は、半導体基板裏面に櫛歯状の凹凸を形成
した後にＰＨＳメッキ層を設けるものであるので、本発
明によれば、半導体基板とＰＨＳメッキ層との接触面積
を大幅に増加させることができ、熱抵抗を低減してトラ
ンジスタの接合での温度上昇を抑制することができる。
また、基板とＰＨＳメッキ層との結合強度が高まり、熱
サイクルを経ても基板が剥離することのないようにする
ことができる。さらに、基板中央での厚さを薄くしたり
あるいは基板中央での凹凸のピッチを細かくしているの
で、チップの中央部の放熱能力をチップ両端部より大き
くすることにができ、中央部の熱集中を抑制してトラン
ジスタ全体としての取り扱える電力をより高めることが
できる。
力半導体装置は、半導体基板裏面に櫛歯状の凹凸を形成
した後にＰＨＳメッキ層を設けるものであるので、本発
明によれば、半導体基板とＰＨＳメッキ層との接触面積
を大幅に増加させることができ、熱抵抗を低減してトラ
ンジスタの接合での温度上昇を抑制することができる。
また、基板とＰＨＳメッキ層との結合強度が高まり、熱
サイクルを経ても基板が剥離することのないようにする
ことができる。さらに、基板中央での厚さを薄くしたり
あるいは基板中央での凹凸のピッチを細かくしているの
で、チップの中央部の放熱能力をチップ両端部より大き
くすることにができ、中央部の熱集中を抑制してトラン
ジスタ全体としての取り扱える電力をより高めることが
できる。
【図１】本発明の参考例の平面図と部分拡大断面図。
【図２】本発明の参考例の断面図。
【図３】本発明の第１の実施例の断面図。
【図４】本発明の第２の実施例の断面図。
【図５】本発明の第３の実施例の断面図。
【図６】従来例の断面図。
１ エミッタボンディングパッド ２ コレクタボンディングパッド ３ ベースボンディングパッド ４ 金メッキ電極 ５ 半絶縁性ＧａＡｓ基板 ５ａ 化合物半導体基板 ６ ｎ+ −ＧａＡｓサブコレクタ層 ７ ｎ−ＧａＡｓコレクタ層 ８ ｐ+ −ＧａＡｓベース層 ９ ｎ−ＡｌＧａＡｓエミッタ層 １０ ｎ+ −ＩｎＧａＡｓエミッタキャップ層 １１ コレクタ電極 １２ ベース電極 １３ エミッタ電極 １４ エミッタ配線 １５ 単位トランジスタ
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/06 29/73 29/812 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/8222 H01L 21/06 H01L 21/331 H01L 21/338 H01L 21/8232 H01L 27/06 H01L 29/73 H01L 29/812
Claims (3)
- 【請求項１】 半導体基板の表面側に並列接続された複
数の単位トランジスタが形成され、前記半導体基板の裏
面には該基板の短辺に平行に櫛型状の凹凸が形成され、
かつ、該裏面側に厚い放熱用の金あるいは金を含む合金
のメッキ層が形成されている高出力半導体装置におい
て、半導体基板の裏面に形成された前記櫛型状の凹凸
は、中央部の単位トランジスタの下面において細かく周
辺部の単位トランジスタの下面においては粗く形成され
ていることを特徴とする高出力半導体装置。 - 【請求項２】 半導体基板の表面側に並列接続された複
数の単位トランジスタが形成され、前記半導体基板の裏
面には該基板の短辺に平行に櫛型状の凹凸が形成され、
かつ、該裏面側に厚い放熱用の金あるいは金を含む合金
のメッキ層が形成されている高出力半導体装置におい
て、前記半導体基板は、中央部の単位トランジスタの形
成領域において周辺部の単位トランジスタの形成領域よ
り薄くなされていることを特徴とする高出力半導体装
置。 - 【請求項３】 半導体基板の表面側に並列接続された複
数の単位トランジスタが形成され、前記半導体基板の裏
面には該基板の短辺に平行に櫛型状の凹凸が形成され、
かつ、該裏面側に厚い放熱用の金あるいは金を含む合金
のメッキ層が形成されている高出力半導体装置におい
て、半導体基板の裏面に形成された前記櫛型状の凹凸
は、中央部の単位トランジスタの下面において細かく周
辺部の単位トランジスタの下面においては粗く形成され
ており、かつ、前記半導体基板は、中央部の単位トラン
ジスタの形成領域において周辺部の単位トランジスタの
形成領域より薄くなされていることを特徴とする高出力
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7338500A JP2858643B2 (ja) | 1995-12-26 | 1995-12-26 | 高出力半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7338500A JP2858643B2 (ja) | 1995-12-26 | 1995-12-26 | 高出力半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181190A JPH09181190A (ja) | 1997-07-11 |
| JP2858643B2 true JP2858643B2 (ja) | 1999-02-17 |
Family
ID=18318747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7338500A Expired - Lifetime JP2858643B2 (ja) | 1995-12-26 | 1995-12-26 | 高出力半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858643B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187518A (ja) * | 2010-03-05 | 2011-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2865333B2 (ja) * | 1989-11-16 | 1999-03-08 | 三洋電機株式会社 | 半導体装置 |
| JPH04116836A (ja) * | 1990-09-06 | 1992-04-17 | Toshiba Corp | マイクロ波半導体装置 |
-
1995
- 1995-12-26 JP JP7338500A patent/JP2858643B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181190A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1057411A (en) | Through-substrate source contact for microwave fet | |
| JP2922462B2 (ja) | 半導体デバイス | |
| US5508230A (en) | Method for making a semiconductor device with diamond heat dissipation layer | |
| JP3084541B2 (ja) | 縦型構造トランジスタ | |
| EP0494625B1 (en) | Semiconductor device for improving high-frequency characteristics and avoiding chip cracking | |
| EP0756324A2 (en) | Bump electrode for transistor and method for producing the same | |
| JP2858643B2 (ja) | 高出力半導体装置 | |
| US5929468A (en) | Compound semiconductor device | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2998838B2 (ja) | 半導体装置 | |
| JP3302811B2 (ja) | マイクロ波半導体装置 | |
| JP2758888B2 (ja) | 半導体装置 | |
| JP2725696B2 (ja) | 半導体装置 | |
| JP3226082B2 (ja) | 半導体装置 | |
| JPH06326330A (ja) | 半導体装置及びその製造方法 | |
| JP2845232B2 (ja) | 半導体装置 | |
| JP2953972B2 (ja) | 半導体装置 | |
| JP3674881B2 (ja) | 半導体装置 | |
| JPH09223703A (ja) | 電界効果トランジスタ | |
| US6198117B1 (en) | Transistor having main cell and sub-cells | |
| JPH10144801A (ja) | 半導体装置 | |
| JPH0529506A (ja) | 半導体装置 | |
| JPS6142952A (ja) | 半導体装置 | |
| US20020030260A1 (en) | Electronic component and method of manufacture | |
| JPS6177369A (ja) | 半導体装置の製造方法 |