JP2011187518A

JP2011187518A - 半導体装置およびその製造方法

Info

Publication number: JP2011187518A
Application number: JP2010048609A
Authority: JP
Inventors: Kazumi Nishimura; 一巳西村; Suehiro Sugitani; 末広杉谷; Takuya Tsutsumi; 卓也堤
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2010-03-05
Filing date: 2010-03-05
Publication date: 2011-09-22

Abstract

【課題】簡便に半導体集積回路を小領域に電気的に分離する。
【解決手段】厚さが１５０〜６００μｍ程度のＩｎＰ基板、ＧａＡｓ基板等の化合物半導体基板１の表面に半導体集積回路２を形成し、化合物半導体基板１の裏面（半導体集積回路２が形成された表面とは反対側の面）に、直角に交わっている複数の切込溝３を設け、半導体集積回路２の表面から切込溝３の底面までの距離を５０〜１５０μｍとし、切込溝３内にＡｕ等の金属４を埋め込み、金属４を化合物半導体基板１の裏面全面にも設ける。
【選択図】図１

Description

本発明は半導体装置たとえば化合物半導体基板を有する半導体装置およびその製造方法に関するものである。

従来においては、非特許文献１に示されるように、化合物半導体基板の表面に形成された半導体集積回路を小領域に電気的に分離（シールド）する場合には、塩素、ブロム、ヨウ素系のガスを用いたドライエッチングにより、化合物半導体基板の裏面にＶＩＡホールを設け、このＶＩＡホールに金属を埋め込んでいた。

信学技報ＥＤ２００４−４１

しかし、このような半導体装置およびその製造方法においては、エッチング時のマスクを形成する工程と、マスクを除去する工程が必要である。さらに、マスクを形成するためのレチクルを製作する必要がある。したがって、簡便に半導体集積回路を小領域に電気的に分離することができない。

本発明は上述の課題を解決するためになされたもので、簡便に半導体集積回路を小領域に電気的に分離することができる半導体装置およびその製造方法を提供することを目的とする。

この目的を達成するため、本発明においては、表面に半導体集積回路が形成された半導体基板を有する半導体装置において、上記半導体基板の裏面に切込溝を設け、上記切込溝内に金属を埋め込んだことを特徴とする。

また、上記半導体集積回路の表面から上記切込溝の底面までの距離を５０〜１５０μｍとしたことを特徴としてもよい。

また、導体からなるパッケージにより上記半導体集積回路の表面および上記半導体基板、上記半導体集積回路の側面を囲い、上記金属を上記パッケージに電気的および機械的に接続したことを特徴としてもよい。

また、表面に半導体集積回路が形成された半導体基板を有する半導体装置を製造する方法において、上記半導体基板の裏面にダイシングにより切込溝を形成する工程と、上記切込溝に金属を埋め込む工程とを有することを特徴とする。

本発明に係る半導体装置、その製造方法においては、切込溝はダイシングにより容易に設けることができるから、簡便に半導体集積回路を小領域に電気的に分離することができ、製造コストを低減することができる。

また、半導体集積回路の表面から切込溝の底面までの距離を５０〜１５０μｍとしたときには、切込溝の底面部の金属が半導体集積回路の近くに位置するから、半導体集積回路を小領域に電気的に確実に分離でき、かつ半導体集積回路の冷却効果が向上する。

また、導体からなるパッケージにより半導体集積回路の表面および半導体基板、半導体集積回路の側面を囲い、金属をパッケージに電気的および機械的に接続したときには、パッケージを接地電位にすることにより、金属を接地電位にすることができ、またパッケージを冷却することにより、金属を冷却することができる。

本発明に係る半導体装置を示す概略断面図である。図１のＡ−Ａ断面図である。図１、図２に示した半導体装置の製造方法の説明図である。本発明に係る他の半導体装置を示す概略断面図である。

図１は本発明に係る半導体装置を示す概略断面図、図２は図１のＡ−Ａ断面図である。図に示すように、厚さが１５０〜６００μｍ程度のＩｎＰ基板、ＧａＡｓ基板等の化合物半導体基板１の表面に半導体集積回路２が形成されている。化合物半導体基板１の裏面（半導体集積回路２が形成された表面とは反対側の面）に複数の切込溝３が設けられている。切込溝３は直角に交わっている。そして、半導体集積回路２の表面から切込溝３の底面までの距離は５０〜１５０μｍである。切込溝３内にＡｕ等の金属４が埋め込まれており、また金属４は化合物半導体基板１の裏面全面にも設けられている。

つぎに、図３により図１、図２に示した半導体装置の製造方法を説明する。まず、図３（ａ）に示すように、化合物半導体基板１の表面に半導体集積回路２を形成する。つぎに、図３（ｂ）に示すように、化合物半導体基板１の裏面にダイシング（スクライビング）により切り込みを入れることにより、化合物半導体基板１の裏面に切込溝３を設ける。つぎに、図３（ｃ）に示すように、化合物半導体基板１の裏面にＡｕ等の金属をスパッタリングすることにより、切込溝３の内面および化合物半導体基板１の裏面全面に金属層４ａを形成する。つぎに、図３（ｄ）に示すように、金属層４ａをシード層としてＡｕ等の金属をメッキすることにより、切込溝３内にＡｕ等の金属４を埋め込み、また金属４を化合物半導体基板１の裏面全面に設ける。

この半導体装置においては、使用する場合に、金属４の電位を接地電位とするとともに、金属４を冷却装置に接続して、金属４を冷却する。

このような半導体装置、その製造方法においては、化合物半導体基板１の裏面に切込溝３が設けられ、切込溝３内に金属４が埋め込まれているから、半導体集積回路２を小領域に電気的に分離することができる。また、切込溝３内に金属を埋め込んでおり、切込溝３はダイシングにより容易に設けることができるから、簡便に半導体集積回路２を小領域に電気的に分離することができ、製造コストを低減することができる。また、金属４を冷却したときには、半導体集積回路２を冷却することができる。このように、半導体集積回路２を小領域に電気的に分離することができ、また半導体集積回路２を冷却することができるから、ミリ波帯（３０〜３００ＧＨｚ）まで動作する高周波集積回路モジュールの高性能化の実現を実現することができるとともに、パワー密度の高いトランジスターの高性能化の実現することができる。

また、半導体集積回路２の表面から切込溝３の底面までの距離を５０〜１５０μｍとしているから、切込溝３の底面部の金属４が半導体集積回路２の近くに位置するので、半導体集積回路２を小領域に電気的に確実に分離でき、かつ半導体集積回路２の冷却効果が向上する。

図４は本発明に係る他の半導体装置を示す概略断面図である。図に示すように、導体からなるパッケージ５により半導体集積回路２の表面および化合物半導体基板１、半導体集積回路２の側面が囲われており、金属４がＳｕ／Ａｕ等（図示せず）でパーケージ５にダイボンドされ、金属４がパッケージ５に電気的および機械的に接続されて実装されている。

この半導体装置においては、使用する場合に、パッケージ５の電位を接地電位とするとともに、パッケージ５を冷却装置に接続する。

このような半導体装置においては、金属４をパッケージ５に電気的および機械的に接続して実装しているから、パッケージ５を接地電位にすることにより、金属４を接地電位にすることができ、またパッケージ５を冷却することにより、金属４を冷却することができる。

なお、上述実施の形態においては、金属４を化合物半導体基板１の裏面全面にも設けたが、必ずしも金属４を化合物半導体基板１の裏面に設けなくともよい。また、上述実施の形態においては、導体からなるパッケージ５を用いたが、樹脂等からなるパッケージを用いてもよい。

１…化合物半導体基板
２…半導体集積回路
３…切込溝
４…金属
５…パッケージ

Claims

表面に半導体集積回路が形成された半導体基板を有する半導体装置において、上記半導体基板の裏面に切込溝を設け、上記切込溝内に金属を埋め込んだことを特徴とする半導体装置。
上記半導体集積回路の表面から上記切込溝の底面までの距離を５０〜１５０μｍとしたことを特徴とする請求項１に記載の半導体装置。
導体からなるパッケージにより上記半導体集積回路の表面および上記半導体基板、上記半導体集積回路の側面を囲い、上記金属を上記パッケージに電気的および機械的に接続したことを特徴とする請求項１または２に記載の半導体装置。
表面に半導体集積回路が形成された半導体基板を有する半導体装置を製造する方法において、上記半導体基板の裏面にダイシングにより切込溝を形成する工程と、上記切込溝に金属を埋め込む工程とを有することを特徴とする半導体装置の製造方法。