CN105810644A - 包括保护结构的半导体装置 - Google Patents

Abstract

装置包括半导体芯片，所述半导体芯片包括切割边缘。所述装置还包括布置在所述半导体芯片的半导体材料中的有源结构和布置在所述切割边缘和所述有源结构之间的保护结构。

Description

包括保护结构的半导体装置

技术领域

本发明涉及包括保护结构的半导体装置。此外，本发明涉及用于制造这种半导体装置的方法。

背景技术

在半导体装置的生产和操作期间，可能产生诸如热能或机械力的物理作用。例如，这种作用可以由切割工艺(dicingprocess)引起并且可以对待切割的半导体晶圆(wafer)的内部结构产生负作用。半导体装置和制造半导体装置的方法需要持续改进。具体地，期望避免半导体装置及其内部结构的损坏。

附图说明

包括附图以提供对各方面的进一步理解，并且附图包含在本说明书中并且构成本说明书的一部分。这些图图示各方面并且与说明书一起用于阐释各方面的原理。将容易理解其他方面和各方面的很多预期优点，因为它们通过参考以下详细说明书变得更好理解。这些图的元件不必然相对于彼此成比例。类似的附图标记可以指代相应类似的部分。

图1示意性图示根据本申请的装置100的剖切侧视图。

图2示意性图示根据本申请的另一装置200的剖切侧视图。

图3示意性图示根据本申请的另一装置300的俯视图。

图4示意性图示根据本申请的另一装置400的剖切侧视图。

具体实施方式

在以下详细说明中，参考附图。这些图以图示的方式示出本发明可以实践的具体方面。就此而言，关于所描述的图的取向可以使用诸如“顶”、“底”、“前”、“后”等等的方向术语。因为所描述的装置的部件可以定位在多个不同取向上，所以所述方向术语可以用于阐述目的并且绝不是限定性的。可以使用其他方面，并且可以做出结构改变或逻辑改变而不偏离本发明的构思。因此，以下详细说明不用于限制，并且本发明的构思由所附权利要求限定。

如在说明书中采用的，术语“连接的”、“耦合的”、“电连接的”和/或“电耦合的”并非旨在必然意味着元件必须直接连接或耦合在一起。在“连接的”、“耦合的”、“电连接的”或“电耦合的”元件之间可以设置中间元件(interveningelement)。

此外，就例如形成或定位在物体的表面“上方”的材料层而言所使用的文字“在……上方”可以在此用于意味着材料层可以“直接”定位(例如，形成、沉积，等等)在隐含的表面上，例如与隐含的表面直接接触。就例如形成或定位在表面“上方”的材料层而言所使用的文字“在……上方”也可以在此用于意味着材料层可以“间接”定位(例如，形成、沉积，等等)在隐含的表面上，例如，一个或多个附加层布置在隐含的表面和材料层之间。

在此描述装置和用于制造装置的方法。结合所描述的装置做出的评论也可以适用于相应的方法，反之亦然。例如，如果描述了装置的特定部件，则用于制造所述装置的相应方法可以包括以合适的方式提供所述部件的行为，即使这种行为没有明确描述或在图中图示。此外，除非特定指出，在此所描述的各种方面和示例的特征可以彼此组合。

在此所描述的装置可以包括半导体芯片。半导体芯片可以是任意类型并且可以基于任意技术制造。例如，半导体芯片可以包括集成电路、集成光电电路或集成机电电路，无源器件，等等。集成电路可以设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储电路、集成无源器件、微机电系统，等等。半导体芯片无需由特定半导体材料——例如，Si、SiC、SiGe、GaAs制造，而且还可以包含不是半导体的无机材料和/或有机材料，诸如例如，绝缘体、塑料、金属，等等。在一个示例中，半导体芯片可以包括元素半导体材料，例如，Si，等等。在另一示例中，半导体芯片可以包括化合物半导体材料，例如，SiC、SiGe、GaAs，等等。半导体芯片可以是封装的或未封装的。换言之，半导体芯片可以由或不由封装材料至少部分地覆盖。包括封装材料的半导体装置可以称为半导体封装件(semiconductorpackage)。

在此可以使用半导体芯片或半导体晶圆的术语“前侧”和“背侧”。术语“前侧”可以尤其涉及半导体芯片的正面，其可以包括微电子部件和集成电路。半导体芯片可以由半导体晶圆制造，所述半导体晶圆可以用作衬底，所述衬底用于待构建在所述半导体晶圆中以及所述半导体晶圆上方的微电子装置。集成电路可以通过掺杂、离子注入、材料沉积、光刻图案化等等制造。制造工艺通常可以在也可以称为半导体晶圆的“前侧”的半导体晶圆特定主表面上执行。在从半导体晶圆分离各个半导体芯片之后，半导体晶圆的“前侧”因此变成分离的半导体芯片的“前侧”。相反地，半导体芯片的术语“背侧”可以指代半导体芯片的以下主表面：所述主表面可以与半导体芯片的前侧相反地布置。半导体芯片的背侧可以无电子部件，即，它可以由半导体材料构成。

半导体芯片可以包括有源区域，所述有源区域可以尤其布置在半导体芯片的前侧处(或下方)。有源区域可以定义为半导体芯片的包含微电子结构或半导体结构的物理部分。有源区域可以包括布置在半导体芯片的半导体材料中的有源结构(activestructure)。概括而言，有源结构可以包括掺杂区域、电部件、集成电路等等中的至少一个。具体地，有源结构可以包括二极管、晶体管、熔断器、晶体管、电阻、电容器等等中的至少一个。

切割工艺可以用于制造在此描述的装置。切割工艺可以尤其用于将半导体晶圆分割成或分离成单独的多个半导体芯片。在切割工艺期间可以使用激光束(或激光辐射)。在一个示例中，可以实施激光隐形切割技术(laserstealthdicingtechnique)。在另一示例中，可以实施激光烧蚀(或激光切裁或激光切割)技术。

在激光隐形切割技术中，波长能够传输穿过半导体晶圆的激光束可以聚焦到半导体晶圆内的一点上。在此，可以根据半导体晶圆的材料选择激光的波长。换言之，适于处理第一半导体材料的第一波长可以与适于处理不同的第二半导体材料的第二波长不同。例如，用于处理Si、SiC、GaN的合适波长可以彼此不同。用于处理由硅制成的晶圆的示例性合适波长可以具有大约1064纳米或大约1342纳米的值。由于非线性吸收作用，可以仅选择性地激光加工位于半导体晶圆内的点，由此可以避免损坏半导体晶圆的前侧和背侧。可以通过移动激光束和半导体晶圆的相对位置以根据所期望的切割图案扫描半导体晶圆来切割半导体晶圆。

在激光烧蚀技术中，通过利用波长可以引起半导体芯片晶圆材料吸收它的激光束来辐射表面的方式，可以从半导体晶圆表面移除材料。在此，半导体晶圆的表面层可以熔化和/或汽化。吸收激光能量的深度以及因此由施加激光脉冲而移除的材料量可以取决于激光波长、脉冲长度、待切材料的光学特性等等中的至少一个。每激光脉冲从目标烧蚀的总质量可以称为烧蚀率。

可以通过将半导体晶圆施加在条带——尤其切割条带上来切割半导体晶圆，例如根据以上提及的技术中的一个或多个将切割图案——尤其矩形图案施加到半导体晶圆，以及例如沿条带平面上的四个正交方向拉动所述条带。通过拉动条带，可以将半导体晶圆分割成多个半导体芯片(或晶粒)。分离的半导体芯片的从半导体芯片的背侧延伸到半导体芯片的前侧的侧表面可以称为切割边缘。

在此所描述的装置可以包括可以布置在半导体芯片中的外延层。外延可以指代结晶重叠层在结晶衬底上的沉积，结晶衬底例如是半导体芯片的或半导体晶圆的半导体材料。外延的目的可以是生长具有均匀厚度和精确受控的电特性的硅层，从而可以提供用于后续装置处理的合适衬底。外延层可以视为或不视为半导体芯片的半导体材料的一部分。

在此所描述的装置可以包括可以布置在半导体芯片中的埋层。埋层可以是导电层，所述导电层可以布置在半导体芯片或半导体晶圆的半导体材料上方。埋层可以在引入外延层之前扩散。例如，埋层可以用于增加双极型晶体管或类似部件的传导性。埋层可以视为或不视为半导体芯片的半导体材料的一部分。

在此所描述的装置可以包括可以布置在半导体芯片中的密封圈。密封圈可以配置成减少或避免裂纹侵入半导体芯片的内部电路中。此外，密封圈可以配置成防止内部电路的水分渗透或化学损坏。在一个示例中，密封圈可以包括介电层和金属图案。具体地，密封圈可以由多个堆叠金属层构成，所述多个堆叠金属层可以由金属插塞(plug)连接。诸如例如氧化物的介电材料可以布置在金属层和金属插塞之间。

在此所描述的装置可以包括可以布置在半导体芯片中的止裂层。裂纹可以产生在半导体芯片边缘或角部处并且可以朝半导体芯片的中心传播。就此而言，止裂层可以配置成减少从半导体芯片边缘或角部到芯片中心的这种裂纹传播。例如，类似于如以上所述的密封圈地结构化和设计止裂层。

在此所描述的装置可以包括可以布置在半导体芯片中的保护结构。保护结构可以配置成在包括半导体芯片的装置的制造和/或操作期间保护半导体芯片的内部结构。具体地，保护结构可以配置成通过吸收热能和机械力中的至少一个来保护半导体芯片的有源结构。例如，电磁辐射可以在切割工艺期间、例如在隐形切割工艺或激光切割工艺期间散射到半导体芯片的有源区域中。在此，保护结构可以配置成吸收散射的辐射和/或由其引起的热能。此外，保护结构可以配置成吸收可以由朝有源结构传播的裂纹引起的机械力。

保护结构可以相应于或可以包括由保护材料填充的沟槽。例如，填充的沟槽可以至少部分地布置在半导体芯片的半导体材料中。此外，填充的沟槽可以至少部分地布置在一个或多个附加层中，例如在外延层和埋层中的至少一个中。沟槽可以例如基于沟槽技术(或沟槽工艺)、尤其深沟槽技术制造。在这一点上，产生所述沟槽可以包括刻蚀行为，尤其深反应离子刻蚀、博世法，等等。

沟槽可以由适于吸收如以上所述的热能和/或机械力的任何类型的材料填充。具体地，沟槽可以至少部分地由氧化物材料填充。在一个示例中，沟槽可以由仅一种类型的氧化物填充。在另一示例中，沟槽可以包括不同氧化物的各种区域或层。例如，沟槽的侧壁可以由第一氧化物覆盖，而沟槽的剩余部分可以由可以与第一氧化物不同的第二氧化物填充。与第二氧化物相比，第一氧化物可以更快地生长。

保护结构可以尤其布置在半导体芯片的切割边缘和半导体芯片的有源结构之间。就此而言，保护结构可以与半导体芯片的有源结构在空间上分离并且能够在结构上区别。类似地，保护层可以与半导体芯片的切割边缘间隔开或远离地布置。换言之，保护结构可以完全布置在半导体芯片内并且可以因此不形成半导体芯片的周边部分。

保护结构可以与半导体芯片的切割边缘间隔开一距离，其中，所述距离的最小值可以位于从大约3微米至大约7微米的范围内。具体地，保护结构可以与切割边缘间隔开至少大约5微米。此外，保护结构可以与半导体芯片的前侧(或前表面)间隔开一距离，其中，所述距离的值可以位于从大约零微米至大约25微米的范围内。在此，所述距离可以尤其取决于待制造的半导体芯片的特定类型。所述距离的最小值可以相应于半导体芯片的前侧和半导体芯片中的半导体材料的前侧之间的距离，从而保护结构可以完全嵌入在半导体材料中。

保护结构可以尤其沿平行于半导体芯片的切割边缘的方向延伸。保护结构的空间尺寸可以取决于选择用于制造保护结构的技术。例如，当通过如在此描述的由氧化物材料填充沟槽来形成保护结构时，在技术上可行的是由氧化物材料填充沟槽至沟槽的某个深度但不超过所述深度。换言之，保护结构的沿平行于切割边缘的方向的最大尺寸可以由选择用于产生保护结构的技术限制。概括而言，可以期望的是最大化保护结构的沿平行于切割边缘的方向的尺寸，如果在技术上可行的话。在一个非限定性示例中，保护结构的尺寸沿平行于半导体芯片的前侧的方向可以是至少大约1微米，更特别的是至少大约2微米。此外，保护结构的尺寸沿平行于半导体芯片的切割边缘的方向可以是至少大约5微米，更特别的是至少大约10微米，更特别的是至少大约15微米，并且甚至更特别的是至少大约20微米。

保护结构可以不限于唯一地布置在半导体芯片的单一切割边缘处。替代地，根据待由保护结构保护的有源结构的特定布置方式，保护结构可以布置在半导体芯片的任意数量的切割边缘处。具体地，保护结构可以沿半导体芯片的前侧的轮廓延伸，从而半导体芯片的有源结构可以由保护结构包围。在一个示例中，保护结构在沿垂直于半导体芯片的前侧的方向上看去时可以完全包围有源结构。

对于包括密封圈和/或止裂层的半导体芯片的情况，保护结构可以布置在密封圈和/或止裂层下方。就此而言，保护结构可以与密封圈和/或止裂层在空间上分离且在结构上能够区别。例如，保护结构可以布置在半导体材料、外延层以及埋层中的至少一个中，而密封圈和/或止裂层可以布置在这些材料区域上方。此外，保护结构可以由氧化物制造，而密封圈和/或止裂层可以至少部分地包括一个或多个金属结构。

图1至3示意性图示作为本发明的基本构思的装置100至300。因此，装置100至300以概括的方式示出并且可以还包括出于简化原因没有图示的部件。结合图4描述类似于装置100至300的更详细的装置。装置100至300中的每一个可以附加地包括结合图4描述的部件中的一个或多个。

图1示意性图示根据本申请的装置100的剖切侧视图。装置100包括具有切割边缘12的半导体芯片11。切割边缘12可以相应于半导体芯片11的可以从半导体芯片11的背侧13延伸到半导体芯片11的前侧14的侧表面。装置100还包括有源结构15，所述有源结构可以尤其布置在半导体芯片11的前侧14处或布置在半导体芯片11的前侧14的下方。有源结构15布置在半导体芯片11的半导体材料16中。在图1的示例中，包括虚线，以指示在半导体材料16和可以布置在前侧14和半导体材料16之间的半导体芯片11的其他材料区域之间的定性边界。例如，钝化层可以布置在半导体材料16上方。在这一点上，结合图4描述半导体芯片的更详细的示例性结构。装置100还包括布置在切割边缘12和有源结构15之间的保护结构17。具体地，保护结构17在沿基本垂直于切割边缘12的方向看去时可以布置在切割边缘12和有源结构15之间。保护结构17可以尤其配置成保护有源结构15不受损坏，所述损坏可以由可以在装置100的生产和操作期间产生的物理作用——诸如例如热能、机械力等等引起。

图2示意性图示根据本申请的另一装置200的剖切侧视图。装置200包括具有切割边缘12的半导体芯片11。装置200还包括布置在半导体芯片11的半导体材料16A中的有源结构15。装置200可以包括可以布置在半导体材料16A上方的其他可选层，例如，埋层16B和外延层16C中的一个或两个。埋层16B和/或外延层16C可以视为或不视为半导体芯片11的半导体材料16A的一部分。装置200还包括至少部分地布置在半导体材料16A、埋层16B以及外延层16C中的至少一个中的沟槽18。沟槽18布置在切割边缘12和有源结构15之间并且由氧化物19填充。装置200的填充的沟槽18可以用于与装置100的保护结构17类似的目的。

图3示意性图示根据本申请的另一装置300的俯视图。例如，装置300在从其前侧(或顶侧)看去时可以类似于装置100和200中的一个或两个。装置300包括具有有源结构15的半导体芯片11。有源结构15可以尤其布置在半导体芯片11的前侧14处或半导体芯片11的前侧14的下方。换言之，有源结构15不必然从半导体芯片11的外侧可见或暴露。装置300还包括至少部分地布置在半导体芯片11的半导体材料16中的保护结构17。保护结构17沿半导体芯片11的前侧14的轮廓20延伸。在图3的示例中，保护结构17示为沿半导体芯片11的轮廓20延伸。就此而言，应注意的是，保护结构17可以是从半导体芯片11的外侧不可见的或不暴露的。替代地，保护结构17可以尤其布置在半导体芯片11内并且因此从半导体芯片11的前侧14的表面间隔开。保护结构17如此布置，使得有源结构15由保护结构17包围。

图4示意性图示根据本申请的另一装置400的剖切侧视图。装置400可以视为图1至3的装置100至300的更详细版本。因此，结合图4的示例做出的评论也可以适用于图1至3的示例。

装置400可以包括半导体芯片11，所述半导体芯片具有背侧13、前侧14和从背侧13延伸到前侧14的侧表面12。侧表面12可以尤其相应于半导体芯片11的切割边缘。切割边缘12可以由切割工艺产生，所述切割工艺可以已经用于将半导体芯片11从半导体晶圆分离。例如，切割边缘12可以由隐形切割工艺、激光切割工艺以及激光烧蚀工艺中的至少一个产生。在图4的示例中，半导体芯片11的与切割边缘12相反的侧表面(或切割边缘)为了阐述性目的没有明确示出。

半导体芯片11可以包括任意半导体材料16A，例如，元素半导体材料——诸如例如硅或化合物半导体材料——诸如例如GaAs。(高度掺杂的)埋层16B可以布置在半导体材料16A上方。埋层16B可以视为或不视为半导体材料16A的一部分。此外，外延层16C可以布置在半导体材料16A和埋层16B(如果存在的话)上方。外延层16C可以视为或不视为半导体材料16A的一部分。

半导体芯片11可以包括保护结构18，所述保护结构可以至少部分地布置在半导体材料16A、埋层16B以及外延层16C中的至少一个中。在图4的示例中，保护结构18可以完全延伸穿过埋层16B和外延层16C。此外，保护结构18可以至少部分地延伸到半导体材料16A中，但可以不完全到达半导体芯片11的背侧13。

概括而言，保护结构18可以是任意形状和尺寸的。具体地，保护结构18可以具有可以通过施加用于制造保护结构18的深沟槽技术产生的形式。沿平行于半导体芯片11的前侧14的方向，保护结构18的尺寸“a”可以是至少大约1微米，更特别的是至少大约2微米。沿平行于半导体芯片11的切割边缘12的方向，保护结构18的另一尺寸“b”可以是至少大约5微米，更特别的是至少大约10微米，更特别的是至少大约15微米，并且甚至更特别的是至少大约20微米。

保护结构18可以与切割边缘12间隔开距离“c”，其中，距离“c”的最小值可以位于从大约3微米至大约7微米的范围内。在一个特定示例中，距离“c”可以具有至少大约5微米的值。此外，保护结构18可以与半导体芯片11的前侧14间隔开距离“d”，其中，距离“d”的值可以位于从大约零微米至大约25微米的范围内。在一个非限定性示例中，距离“d”可以具有至少大约15微米的值。

在图4的示例中，保护结构18可以相应于沟槽，其可以在埋层16B和外延层16C已经沉积之后并且在其他部件可以制造在外延层16C上方之前已经制造。例如，保护结构18可以基于深沟槽技术制造，所述深沟槽技术也可以用于生产半导体芯片11的其他结构，例如，有源区域15的电部件或集成电路。就此而言，因此，可以制造保护结构18并且同时制造这些其他的结构。因此，可以无需附加技术来制造保护结构18，因为所需的制造步骤对于生产其他结构而言总要执行。

首先，可以形成空的沟槽18。然后，所获得的空腔可以由适于吸收热能和/或机械力的材料填充。例如，空腔可以由一种或多种氧化物填充。在图4的示例中，沟槽18的侧壁可以由第一氧化物19A填充，所述第一氧化物可以尤其相应于快速生长的氧化物。此外，剩余空腔的至少一部分可以由可以与第一氧化物19A不同的第二氧化物19B填充。在图示的示例中，空腔的剩余部分可以由第二氧化物19B完全填满，使得保护结构18的上表面可以与外延层16C的上表面基本平齐。沟槽18的底可以由第一氧化物19A、第二氧化物19B或两者覆盖。

装置400可以包括可以布置在半导体材料16A中的一个或多个有源结构15。有源结构15也可以延伸到半导体芯片11的其他区域中，例如延伸到埋层16B中。有源结构15可以包括掺杂区域、电部件以及集成电路中的至少一个。在图4的示例中，出于阐述性目的，有源结构15示出为靠近于半导体芯片11的背侧13地布置。然而，应注意的是，有源结构15可以尤其制造在(或靠近于)半导体芯片11的前侧14。换言之，当就半导体芯片11的实际定量尺寸而言时，有源结构15可以实际上比半导体芯片11的背侧13更靠近于半导体芯片11的前侧14地布置。如可以从图4的示例看见的，保护结构18可以尤其布置在切割边缘12和有源结构15之间。由于保护结构18的所选择的布置方式，有源结构15可以由保护结构18保护不受负面的物理作用，例如，热能和/或机械力。

装置400还可以包括可以布置在外延层16C上方的一个或多个氧化物层21。密封圈22可以布置在氧化物层21中。密封圈22可以包括可以基本平行于彼此布置的多个金属层(或金属图案)23。金属层23可以由金属插塞(或金属通孔)24连接。密封圈22的金属部件23、24可以嵌入氧化物层21的材料中，使得氧化物可以布置在金属插塞24和金属层23的可能间隙之间。例如，密封圈22可以沿半导体芯片11的前侧14的轮廓延伸(参见图3)。密封圈22沿平行于半导体芯片11的前侧14的方向的尺寸“e”可以位于从大约8微米至大约10微米的范围内。在一个特定示例中，密封圈22的尺寸“e”可以具有大约9微米的值。

止裂层25可以布置在氧化物层21中。止裂层25可以类似于密封圈22地构造。换言之，止裂层25可以包括可以由金属插塞(或金属通孔)27连接的多个金属层(或金属图案)26。止裂层25的金属部件26、27可以嵌入氧化物层21的材料中。类似于密封圈22，止裂层25可以沿半导体芯片11的前侧14的轮廓延伸。止裂层25的金属部件26、27的尺寸“f”可以位于从大约3微米至大约5微米的范围内。在一个特定示例中，尺寸“f”可以具有大约4微米的值。止裂层25也可以定义为包括邻近于金属部件26、27的、氧化物材料的附加区域(参见尺寸“k”的氧化物区域)。附加氧化物区域的尺寸“k”可以位于从大约3微米至大约5微米的范围内。在一个特定示例中，尺寸“k”可以具有大约4微米的值。因此，止裂层25的总宽度可以相应于尺寸“f”和“k”的总和并且可以因此位于从大约6微米至大约10微米的范围内。在一个特定示例中，总尺寸可以具有大约9微米的值。

装置400可以包括可以布置在氧化物层21上方的另一层28。层28可以例如用作第一保护(或钝化)层28。在一个示例中，第一保护层28可以由氮化物材料制造。从密封圈22的上表面到第一保护层28的下表面的距离“g”可以位于从大约900纳米至大约1100纳米的范围内。在一个特定示例中，距离“g”的值可以大约是1000纳米。第一保护层28可以具有可以位于从大约350纳米至大约500纳米的范围内的厚度“h”。在一个特定示例中，厚度“h”可以具有大约420纳米的值。

装置400可以包括可以布置在第一保护层28上方的另一层29。层29可以例如用作第二保护(或钝化)层29。在一个示例中，第二保护层29可以由酰亚胺材料制造并且可以尤其形成半导体芯片11的周边区域。

在图4的示例中，半导体芯片11的前侧14可以包括第一保护层28的上表面的一部分、第二保护层29的上表面的一部分以及氧化物层21的上表面的一部分。前侧14的形状(或切口)可以尤其取决于已经用于将半导体芯片11从半导体晶圆分离的切割技术。在图4的示例中，前侧14的形状示为具有多阶梯的形式。然而，前侧14的其他可能形状是可行的并且与图4不同。例如，图4中的阶梯可以由无任何阶梯的连续斜坡的形式替代。

从第一阶梯的侧表面(参见图4的左部分)到邻接的第二阶梯的侧表面(参见图4的中间部分)的距离“i”可以位于从大约5微米至大约7微米的范围内。在一个特定示例中，距离“i”可以具有大约6微米的值。从第二阶梯的侧表面(参见图4的中间部分)到半导体芯片11的切割边缘12的距离“j”可以位于从大约14微米至大约18微米的范围内。在一个特定示例中，距离“j”可以具有大约16微米的值。

应注意的是，如在图4中图示的部件及其相对空间布置方式是示例性的并且绝非限定性的。即使所图示的部件中的一个或多个的空间布置方式可能改变，本发明的基本构思仍可以完成。例如，保护结构18可以如在图4中所示地布置在密封圈22下方。然而，在其他示例中，保护结构18也可以沿平行于半导体芯片11的前侧14的侧向方向移动。概括而言，保护结构18可以在有源结构15和切割边缘12之间的任何位置侧向移动，由此保护有源结构15不受可能的物理作用——诸如例如热能或机械力。在一个示例中，保护结构18可以布置在止裂层25下方。在另一示例中，保护结构18可以布置在尺寸“k”的氧化物区域下方的某个位置。在又另一示例中，保护结构18可以布置在宽度“j”的氧化物区域下方的某个位置。

虽然已经关于多个实施方案中的仅仅一个公开了本发明的具体特征或方面，但在对于任何给定或具体应用而言期望并且有利时，这个特征或方面可以与其他实施方案的一个或多个其他特征或方面结合。此外，就在详细说明书或权利要求中使用的术语“包含”、“具有”、“有”或其其他变型而言，这些术语旨在以类似于术语“包括”的方式进行理解。同样，术语“示例性”仅仅意味着一个示例，而非最好或最佳。也将理解的是，出于简化和易于理解的目的，在此所描绘的特征和/或元件相对于彼此以具体尺寸图示，并且实际尺寸可以与在此图示的不同。

虽然在此已经图示和描述特定方面，但是本领域技术人员将理解的是，各种替代和/或等同实施方案可以代替所示出和所描述的特定方面，而不偏离本发明的构思。本申请旨在覆盖在此所讨论的特定方面的任何改变或变化。因此，本发明旨在仅由权利要求及其等同方案限定。

Claims (20)

1.一种装置，其包括：

包括切割边缘的半导体芯片；

布置在所述半导体芯片的半导体材料中的有源结构；以及

布置在所述切割边缘和所述有源结构之间的保护结构。

2.根据权利要求1所述的装置，其中，所述保护结构布置在沟槽中，其中，所述沟槽至少部分地布置在所述半导体材料、外延层以及埋层中的至少一个中。

3.根据权利要求1或2所述的装置，其中，所述保护结构包括氧化物。

4.根据以上权利要求中任一项所述的装置，其中，所述保护结构沿所述半导体芯片的前侧的轮廓延伸，其中，所述有源结构由所述保护结构包围。

5.根据以上权利要求中任一项所述的装置，其中，所述保护结构平行于所述切割边缘延伸。

6.根据以上权利要求中任一项所述的装置，所述装置还包括密封圈和/或止裂层，其中，所述保护结构布置在所述密封圈和/或所述止裂层下方。

7.根据以上权利要求中任一项所述的装置，其中，所述保护结构与所述切割边缘间隔开至少3微米。

8.根据以上权利要求中任一项所述的装置，其中，所述保护结构与所述半导体芯片的前侧间隔开一距离，其中，所述距离的值位于从零微米至25微米的范围内。

9.根据以上权利要求中任一项所述的装置，其中，所述氧化物层的尺寸沿平行于所述半导体芯片的前侧的方向是至少1微米并且沿平行于所述切割边缘的方向是至少5微米。

10.根据以上权利要求中任一项所述的装置，其中，所述保护结构布置在由深沟槽技术制造的沟槽中。

11.根据以上权利要求中任一项所述的装置，其中，所述保护结构包括由氧化物填充的沟槽，其中，所述沟槽的侧壁由与填充所述沟槽的氧化物不同的另一种氧化物覆盖。

12.根据以上权利要求中任一项所述的装置，其中，所述保护结构配置成通过吸收热能和机械力中的至少一个来保护所述有源结构。

13.根据以上权利要求中任一项所述的装置，其中，所述保护结构与所述有源结构间隔开。

14.根据以上权利要求中任一项所述的装置，其中，所述半导体芯片的有源结构包括掺杂区域、电部件以及集成电路中的至少一个。

15.根据以上权利要求中任一项所述的装置，其中，所述切割边缘由隐形切割工艺、激光切割工艺以及激光烧蚀工艺中的至少一个产生。

16.一种装置，其包括：

包括切割边缘的半导体芯片；

布置在所述半导体芯片的半导体材料中的有源结构；以及

至少部分地布置在所述半导体材料、外延层以及埋层中的至少一个中的沟槽，其中，所述沟槽布置在所述切割边缘和所述有源结构之间，其中，所述沟槽由氧化物填充。

17.根据权利要求16所述的装置，其中，所述沟槽沿所述半导体芯片的前侧的轮廓延伸，其中，所述有源结构由所述沟槽包围。

18.根据权利要求16或17所述的装置，其中，所述沟槽与所述切割边缘间隔开至少5微米并且与所述半导体芯片的前侧间隔开至少15微米。

19.一种装置，其包括：

包括有源结构的半导体芯片；

至少部分地布置在半导体芯片的半导体材料中并且沿所述半导体芯片的前侧的轮廓延伸的保护结构，其中，所述有源结构由所述保护结构包围。

20.根据权利要求19所述的装置，其中，所述保护结构包括布置在所述半导体材料中的氧化物填充沟槽。