TWI638410B - 降低封裝基板翹曲的方法及半成品結構 - Google Patents

降低封裝基板翹曲的方法及半成品結構 Download PDF

Info

Publication number
TWI638410B
TWI638410B TW106139397A TW106139397A TWI638410B TW I638410 B TWI638410 B TW I638410B TW 106139397 A TW106139397 A TW 106139397A TW 106139397 A TW106139397 A TW 106139397A TW I638410 B TWI638410 B TW I638410B
Authority
TW
Taiwan
Prior art keywords
package substrate
package
warpage
reducing
positioning
Prior art date
Application number
TW106139397A
Other languages
English (en)
Other versions
TW201919132A (zh
Inventor
蔡宜興
Original Assignee
蔡宜興
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蔡宜興 filed Critical 蔡宜興
Priority to TW106139397A priority Critical patent/TWI638410B/zh
Priority to CN201811026567.0A priority patent/CN109786269A/zh
Application granted granted Critical
Publication of TWI638410B publication Critical patent/TWI638410B/zh
Publication of TW201919132A publication Critical patent/TW201919132A/zh

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明揭示一種降低封裝基板翹曲的方法及半成品結構,其中該降低封裝基板翹曲的方法包含一備置步驟、一封裝步驟及一雷射切割步驟。藉由在該雷射切割步驟中的一雷射裝置在封裝基板的絕緣封膠層切割有第一切槽,使該封裝基板的應力被破壞,因而降低該封裝基板的翹曲現象。

Description

降低封裝基板翹曲的方法及半成品結構
本發明係關於一種方法及半成品結構,特別是關於一種降低封裝基板翹曲的方法及半成品結構。
電子產品朝向輕薄短小的趨勢發展,電子構裝也朝相同趨勢發展,用於承載晶片之封裝基板也越來越薄,受到各半導體元件中材料性質的熱膨脹係數差異,將衍生造成封裝翹曲(Warpage)及應力(Stress)的問題,這些都將會影響半導體封裝的良率。在半導體封裝製程中必然會有熱處理的步驟,尤其是薄型電子封裝構造厚度較薄之封裝基板是多個一體成形於一封裝基板條,因為剛性較弱,所以在製造時更容易在溫度變化影響之下產生應力而造成封裝基板條翹曲變形,更可能造成電子元件之破壞與後續處理的操作困難。進一步來說,在進行封裝基板線路佈局時,通常無法保持平均的布線密度,有的區域金屬分布線路密集,有的地方則線路很稀疏。在封裝過程中,如此的區域性線路密度的偏差情況以及基板與封膠之材質本身具有不同的熱膨脹係數,因此在加熱過後(例如烘烤乾燥、樹脂固化、塗膠固定晶片、打線或封膠注模),會導致封裝基板容易發生變形翹曲(warpage),導致後續無法準確的將封裝膠體將裝基板條半成品切割單離 成多個單一封裝構造,從而造成良率下降。因此,目前的封裝業者對於封裝基板抗翹曲的要求也越來越高。
因此,有必要提供一種改良之降低封裝基板翹曲的方法及半成品結構,以解決習用技術所存在的問題。
本發明之主要目的在於提供一種降低封裝基板翹曲的方法及半成品結構,將該半成品結構的封裝基板上的絕緣封膠層切割有第一切槽,使該封裝基板的應力被破壞,因而降低該封裝基板的翹曲現象。
為達上述之目的,本發明提供一種降低封裝基板翹曲的方法,包含一備置步驟、一封裝步驟及一雷射切割步驟;其中該備置步驟係提供一封裝基板,該封裝基板具有一封裝表面,其中該封裝表面形成有多個預切割道及多個置晶區,該等預切割道彼此交錯排列,該等置晶區分別位於該等預切割道之間;該封裝步驟係將多個晶片分別設置在該等置晶區,並形成一封裝膠體包覆該等晶片,使該封裝表面形成一絕緣封膠層;該雷射切割步驟係對該絕緣封膠層進行切割劃線,而形成有至少三條第一切槽。
在本發明之一實施例中,在該備置步驟中,該封裝基板的相對的一第一側及一第二側形成有多個第一定位圓孔,該等第一切槽分別對應該等第一定位圓孔排列。
在本發明之一實施例中,在該封裝步驟之後及在該雷射切割步驟之前另包含一定位步驟,以利用一攝影機拍攝該等第一定位圓孔的位置並進行該封裝基板的定位。
在本發明之一實施例中,在該定位步驟中,當該封裝基板的定位完成時,透過一處理器載入該等晶片的位置參數,用以作為該雷射切割步驟中對該絕緣封膠層進行切割劃線的基準。
在本發明之一實施例中,在該雷射切割步驟之前及該定位步驟之後另包含一基板整平步驟,以利用多個吸嘴吸引該封裝基板的封裝表面或一下表面,使該封裝基板保持在一整平狀態。
在本發明之一實施例中,在該雷射切割步驟之後另包含一清潔步驟,利用一吸塵裝置對該等第一切槽進行清潔。
為達上述之目的,本發明提供一種降低封裝基板翹曲的半成品結構,包含一封裝基板、多個第一定位圓孔及一絕緣封膠層;其中該封裝基板具有一封裝表面,其中該封裝表面形成有多個預切割道及多個置晶區,該等預切割道彼此交錯排列,該等置晶區分別位於該等預切割道之間;該等第一定位圓孔形成在該封裝基板的相對的一第一側及一第二側,其中位於該封裝基板的第一側及第二側的第一定位圓孔彼此相對應;該絕緣封膠層形成在該封裝基板的封裝表面上,其中該絕緣封膠層形成有至少三條第一切槽,分別對應該等第一定位圓孔排列。
在本發明之一實施例中,該降低封裝基板翹曲的結構另包含多個第二定位圓孔,形成在該封裝基板的相對的一第三側及一第四側,其中位於該封裝基板的第三側及第四側的第二定位圓孔彼此相對應。
在本發明之一實施例中,該絕緣封膠層另形成有至少三條第二切槽,分別對應該等第二定位圓孔排列,而且該等第一切槽與該等第二切槽相交。
在本發明之一實施例中,該等第一切槽及第二切槽分別與該等預切割道相對應排列。
如上所述,將該半成品結構的封裝基板上的絕緣封膠層切割有該等第一切槽,使該封裝基板在第一側及第二側方向的應力被破壞,因而降低該封裝基板在第一側及第二側方向的翹曲現象,另外再切割有該等第二切槽,使該封裝基板在第三側及第四側方向的應力被破壞,因而降低該封裝基板在第三側及第四側方向的翹曲現象。同時,由於預切的該等第一切槽及第二切槽在該絕緣封膠層形成對應該等預切割道的孔道,使該封裝基板在後續進行多個封裝膠體切割路徑的厚度變薄,因而能夠減少該半成品結構的切割時間,提升封裝作業的效率。
101‧‧‧半導體晶片
102‧‧‧封裝膠體
2‧‧‧封裝基板
21‧‧‧封裝表面
211‧‧‧預切割道
212‧‧‧置晶區
201‧‧‧第一側
202‧‧‧第二側
203‧‧‧第三側
3‧‧‧第一定位圓孔
4‧‧‧第二定位圓孔
5‧‧‧絕緣封膠層
51‧‧‧第一切槽
52‧‧‧第二切槽
S201‧‧‧備置步驟
S202‧‧‧封裝步驟
S203‧‧‧定位步驟
S204‧‧‧基板整平步驟
S205‧‧‧雷射切割步驟
S206‧‧‧清潔步驟
第1圖是根據本發明降低封裝基板翹曲的半成品結構的一較佳實施例的正面的一立體圖。
第2圖是根據本發明降低封裝基板翹曲的半成品結構的一較佳實施例的背面的一立體圖。
第3圖是依據第2圖的III-III剖切線的一剖視圖。
第4圖是根據本發明降低封裝基板翹曲的方法的一較佳實施例的流程圖。
為了讓本發明之上述及其他目的、特徵、優點能更明顯易懂,下文將特舉本發明較佳實施例,並配合所附圖式,作詳細說明如下。 再者,本發明所提到的方向用語,例如上、下、頂、底、前、後、左、右、內、外、側面、周圍、中央、水準、橫向、垂直、縱向、軸向、徑向、最上層或最下層等,僅是參考附加圖式的方向。因此,使用的方向用語是用以說明及理解本發明,而非用以限制本發明。
請參照第1及2圖所示,為本發明降低封裝基板翹曲的半成品結構的一較佳實施例,其中該半成品結構是經過封裝製程之封膠(molding)程序而設置有多個半導體晶片101,且每一半導體晶片101包覆有一封裝膠體102(為了能夠清楚顯示第1圖僅繪示其中單一顆封裝構造所包含的半導體晶片101及封裝膠體102部份)。在本實施例中,該降低封裝基板翹曲的半成品結構包含一封裝基板2、多個第一定位圓孔3、多個第二定位圓孔4及一絕緣封膠層5。本發明將於下文詳細說明各元件的細部構造、組裝關係及其運作原理。
續參照第1及2圖所示,該封裝基板2係一長條狀的基板條(substrate strip),其具有一封裝表面21,其中該封裝表面21形成有多個預切割道211及多個置晶區212,該等預切割道211彼此垂直交錯排列,該等置晶區212分別位於該等預切割道211之間,該等置晶區212分別用以設置該等半導體晶片101,而且每一半導體晶片101被對應的封裝膠體102所包覆。在本發明中,在完成雷射切割前,該等預切割道211皆僅是指一預留之條狀切割空間,此時尚未被實際切割。
續參照第1及2圖所示,該等第一定位圓孔3排列形成在該封裝基板2的相對的一第一側201及一第二側202,其中位於該封裝基板2的第 一側201及第二側202的第一定位圓孔3彼此相對應。在本實施例中,該第一側201及第二側202分別形成有三個第一定位圓孔3。
續參照第1及2圖所示,該等第二定位圓孔4排列形成在該封裝基板2的相對的一第三側203及一第四側204,其中位於該封裝基板2的第三側203及第四側204的第二定位圓孔4彼此相對應。在本實施例中,該第三側203及第四側204分別形成有七個第二定位圓孔4。
要說明的是,該等第一定位圓孔3及第二定位圓孔4係為定位基準點,其中每個封裝基板2的封裝型別都有對應於定位圓孔的相對位置。在本實施例中可以採用定位孔並配合Mapping圖的方式,用以定位每個預切割道211的位置。
續參照第1及2圖所示,該絕緣封膠層5係經由一封膠模具塑料注模形成在該封裝基板2的封裝表面21上,其中該絕緣封膠層5之主要材料為熱固性之環氧樹脂(epoxy),該絕緣封膠層5之一上表面經由雷射切割形成有至少三條第一切槽51及至少三條第二切槽52,該等第一切槽51分別對應該等第一定位圓孔3由左至右水平橫向排列,且該等條第二切槽52分別對應該等第二定位圓孔4由上至下垂直縱向排列。在本實施例中,該絕緣封膠層5例如形成有三條第一切槽51及七條第二切槽52,其中該等第一切槽51與該等第二切槽52垂直相交。
說明的是,該等第一切槽51及第二切槽52的切割劃線條數的決定因素,取決於對於封裝翹曲(Warpage)的規範,例如:若是在3mm以下1mm以上,可採用間隔二顆半導體晶片101(5X5mm)的方式劃3條縱線,間隔四顆半導體晶片101劃7條橫線。若是要求在1mm以下,縱向橫向皆採用 間隔二顆半導體晶片101來劃線,若平整度的要求越高,該等第一切槽51及第二切槽52的切割劃線條數越多。
在本發明中,該等第一切槽51的數量通常只需設定成明顯少於與其相同方向(水平橫向)排列之該等預切割道211對應的數量;該等第二切槽52的數量亦只需設定成明顯少於與其相同方向(垂直縱向)排列之該等預切割道211對應的數量,如此即能夠降低該封裝基板2的翹曲情況。然而,在其他實施例中,為了更能夠降低該封裝基板2的翹曲情況,該等第一切槽51及第二切槽52的數量也可以增加至與其相同方向排列之該等預切割道211對應的數量,進而使該等第一切槽51及第二切槽52分別與該等預切割道211完全相對應排列。再者,由雷射切割形成之該等第一切槽51及第二切槽52之寬度亦需設定成分別小於與其相同方向排列之該等預切割道211之寬度,以避免影響最終沿該等預切割道211進行機械(如砂輪)切割單離作業後之單顆封裝構造的封裝膠體102外觀形狀。另外,該等第一切槽51及第二切槽52之深度僅需設定成小於該絕緣封膠層5之厚度,而且較佳係設定該等第一切槽51及第二切槽52之深度在該絕緣封膠層5之厚度的50%至100%之間,如此即足夠降低該封裝基板2的翹曲情況。
藉由上述的設計,將該半成品結構的封裝基板2上的絕緣封膠層5以雷射切割出該等第一切槽51,使該封裝基板2在第一側201及第二側202方向的應力被破壞,因而降低該封裝基板2在第一側201及第二側202方向的翹曲現象,另外再切割有該等第二切槽52,使該封裝基板2在第三側203及第四側204方向的應力被破壞,因而降低該封裝基板2在第三側203及第四側204方向的翹曲現象。同時,由於預切的該等第一切槽51及第二切槽52在 該絕緣封膠層5形成對應該等預切割道211的孔道,使該封裝基板2介於多個封裝膠體102之間的切割路徑的封膠厚度變薄,因而亦能夠減少該半成品結構的機械切割切割時間,提升封裝作業的效率。
請參閱第3圖並配合第1及2圖所示,為本發明降低封裝基板翹曲的方法的一較佳實施例,係用來取代一般的封裝作業,而形成上述降低封裝基板翹曲的半成品結構,其中該降低封裝基板翹曲的方法包含一備置步驟S201、一封裝步驟S202、一定位步驟S203、一基板整平步驟S204、一雷射切割步驟S205及一清潔步驟S206。本發明將詳細說明步驟如下。
續參閱第3圖並配合第1及2圖所示,在該備置步驟S201中,係提供一封裝基板2,該封裝基板2具有一封裝表面21,其中該封裝表面21形成有多個預切割道211及多個置晶區212,該等預切割道211彼此垂直交錯排列,該等置晶區212分別位於該等預切割道211之間,另外,該封裝基板2的相對的一第一側201及一第二側202形成有多個第一定位圓孔3,而且該封裝基板2的相對的一第三側203及一第四側204形成有多個第二定位圓孔4。
續參閱第3圖並配合第1及2圖所示,在該封裝步驟S202中,該封裝步驟係將多個半導體晶片101分別設置在該等置晶區212,並經由一封膠模具塑料注模形成一絕緣封膠層5包覆該等半導體晶片101上,其中該絕緣封膠層5即為多個封裝膠體102及該等預切割道211之封膠部份的一組合體。進一步來說,該封裝基板2上預定義有多個置晶區212;接著,將每一半導體晶片101經由黏晶(die attach)作業固定在置晶區212之上表面上,晶片及各焊墊之間係透過焊線(wire bond)或者預先成型之電連接元件(如覆晶凸塊)形成電性連接;接著,利用一對上、下封膠模具夾持該封裝基板2,利 用塑料注模方式將呈熔融狀態之封裝膠體102原料(主要為熱固性之環氧樹脂)注入至該模具之模穴中,以形成該絕緣封膠層5包覆位於該封裝基板2的封裝表面21的半導體晶片101,待其冷卻成形以完成該晶片封裝製程之封膠(molding)程序。
續參閱第3圖並配合第1及2圖所示,在該定位步驟S203中,先將該封裝基板2移動至一預定位置,並使該封裝基板2的封裝表面21朝上,接著利用一攝影機(未繪示)拍攝該等第一定位圓孔3及該等第二定位圓孔4的影像,並且根據該等第一定位圓孔3及該等第二定位圓孔4的位置進行該封裝基板2的定位,例如定位出該等第一定位圓孔3及該等第二定位圓孔4的X軸及Y軸的二維位置,接著,當該封裝基板2的定位完成時,透過一處理器(未繪示)載入該等半導體晶片101的位置參數,用以作為該雷射切割步驟S205中對該絕緣封膠層5進行切割劃線的基準。
續參閱第3圖並配合第1及2圖所示,在該基板整平步驟S204中,待該封裝基板2的定位之後,利用多個吸嘴(未繪示)貼附吸引該封裝基板2的封裝表面21或一下表面,以使該封裝基板2保持在一整平狀態。
續參閱第3圖並配合第1及2圖所示,在該雷射切割步驟S205中,係利用一雷射裝置(未繪示)對形成在該封裝基板2的封裝表面21上的該絕緣封膠層5進行切割劃線,使該絕緣封膠層5的表面形成有至少三條第一切槽51及至少三條第二切槽52。在本實施例中,該絕緣封膠層5形成有三條由左至右水平橫向第一切槽51及七條由上至下垂直縱向第二切槽52,其中該等第一切槽51及該等第二切槽52的寬度係設定成小於該等預切割道211的寬度,而且該等第一切槽51與該等第二切槽52垂直相交。在其他實施例 中,為了更能夠降低該封裝基板2的翹曲情況,該等第一切槽51及第二切槽52的數量也可以增加至與該等預切割道211對應的數量,進而使該等第一切槽51及第二切槽52分別與該等預切割道211相對應排列。由於該等第一切槽51及第二切槽52是由雷射切割而成,因此該等第一切槽51及第二切槽52之凹槽內皆具有雷射切割後形成的雷射燒灼微結構以及殘留形成的燒灼碎屑,換言之,該等第一切槽51及第二切槽52之凹槽的一內表面並非完全平整,而是具有一粗糙度明顯大於該絕緣封膠層5之上表面其餘部份的粗糙度,此即為雷射切割形成凹槽的明顯特徵。
續參閱第3圖並配合第1及2圖所示,在該雷射切割步驟S205之後另包含一清潔步驟S206,在該清潔步驟S206中,本發明係利用一吸塵裝置(未繪示)對該等第一切槽51及第二切槽52進行清潔,進一步來說,即利用該吸塵裝置的一滾輪滾動該封裝基板2的封裝表面21,使該等第一切槽51及第二切槽52中因雷射切割後殘留形成的燒灼碎屑被該滾輪吸黏而達到清潔的效果。
在該雷射切割步驟S205及清潔步驟S206之後,該半成品結構的封裝基板2可以進一步被運送至其他加工位置,以進行機械(如砂輪)切割,從而沿該等預切割道211進行實際切割,其中該等預切割道211一部份係與該等第一切槽51及第二切槽52的位置相重疊。在機械切割後,即可切除不必要的該封裝基板2的邊料及該等預切割道211對應的基板及封膠材料,因而單離成多個半導體封裝構造(成品),其各具有一半導體晶片101、封裝膠體102及一小塊相似於該置晶區212大小的基板。
如上所述,將該半成品結構的封裝基板2上的絕緣封膠層5切割有該等第一切槽51,使該封裝基板2在第一側201及第二側202方向的應力被破壞,因而降低該封裝基板2在第一側201及第二側202方向的翹曲現象,另外再切割有該等第二切槽52,使該封裝基板2在第三側203及第四側204方向的應力被破壞,因而降低該封裝基板2在第三側203及第四側204方向的翹曲現象。同時,由於預切的該等第一切槽51及第二切槽52在該絕緣封膠層5形成對應該等預切割道211的孔道,使該封裝基板2在後續進行多個封裝膠體102切割路徑的厚度變薄,因而能夠減少該半成品結構的切割時間,提升封裝作業的效率。
雖然本發明已以較佳實施例揭露,然其並非用以限制本發明,任何熟習此項技藝之人士,在不脫離本發明之精神和範圍內,當可作各種更動與修飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種降低封裝基板翹曲的方法,包含步驟:一備置步驟,提供一封裝基板,該封裝基板具有一封裝表面,其中該封裝表面形成有:多個預切割道,彼此交錯排列;及多個置晶區,分別位於該等預切割道之間;一封裝步驟,將多個晶片分別設置在該等置晶區,並形成一封裝膠體包覆該等晶片,使該封裝表面形成一絕緣封膠層;及一雷射切割步驟,對該絕緣封膠層進行切割劃線,而形成有至少三條第一切槽。
  2. 如申請專利範圍第1項所述之降低封裝基板翹曲的方法,其中在該備置步驟中,該封裝基板的相對的一第一側及一第二側形成有多個第一定位圓孔,該等第一切槽分別對應該等第一定位圓孔排列。
  3. 如申請專利範圍第2項所述之降低封裝基板翹曲的方法,其中在該封裝步驟之後及在該雷射切割步驟之前另包含一定位步驟,以利用一攝影機拍攝該等第一定位圓孔的位置並進行該封裝基板的定位。
  4. 如申請專利範圍第3項所述之降低封裝基板翹曲的方法,其中在該定位步驟中,當該封裝基板的定位完成時,透過一處理器載入該等晶片的位置參數,用以作為該雷射切割步驟中對該絕緣封膠層進行切割劃線的基準。
  5. 如申請專利範圍第3項所述之降低封裝基板翹曲的方法,其中在該雷射切割步驟之前及該定位步驟之後另包含一基板整平步驟,以利用多個吸嘴吸引該封裝基板的封裝表面或一下表面,使該封裝基板保持在一整平狀態。
  6. 如申請專利範圍第1項所述之降低封裝基板翹曲的方法,其中在該雷射切割步驟之後另包含一清潔步驟,利用一吸塵裝置對該等第一切槽進行清潔。
  7. 一種降低封裝基板翹曲的半成品結構,包含:一封裝基板,具有一封裝表面,其中該封裝表面形成有:多個預切割道,彼此交錯排列;及多個置晶區,分別位於該等預切割道之間;多個第一定位圓孔,形成在該封裝基板的相對的一第一側及一第二側,其中位於該封裝基板的第一側及第二側的第一定位圓孔彼此相對應;及一絕緣封膠層,形成在該封裝基板的封裝表面上,其中該絕緣封膠層形成有至少三條第一切槽,分別對應該等第一定位圓孔排列。
  8. 如申請專利範圍第7項所述之降低封裝基板翹曲的半成品結構,其中該降低封裝基板翹曲的結構另包含多個第二定位圓孔,形成在該封裝基板的相對的一第三側及一第四側,其中位於該封裝基板的第三側及第四側的第二定位圓孔彼此相對應。
  9. 如申請專利範圍第8項所述之降低封裝基板翹曲的半成品結構,其中該絕緣封膠層另形成有至少三條第二切槽,分別對應該等第二定位圓孔排列,而且該等第一切槽與該等第二切槽相交。
  10. 如申請專利範圍第9項所述之降低封裝基板翹曲的半成品結構,其中該等第一切槽及第二切槽分別與該等預切割道相對應排列。
TW106139397A 2017-11-14 2017-11-14 降低封裝基板翹曲的方法及半成品結構 TWI638410B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106139397A TWI638410B (zh) 2017-11-14 2017-11-14 降低封裝基板翹曲的方法及半成品結構
CN201811026567.0A CN109786269A (zh) 2017-11-14 2018-09-04 降低封装基板翘曲的方法及半成品结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106139397A TWI638410B (zh) 2017-11-14 2017-11-14 降低封裝基板翹曲的方法及半成品結構

Publications (2)

Publication Number Publication Date
TWI638410B true TWI638410B (zh) 2018-10-11
TW201919132A TW201919132A (zh) 2019-05-16

Family

ID=64802858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139397A TWI638410B (zh) 2017-11-14 2017-11-14 降低封裝基板翹曲的方法及半成品結構

Country Status (2)

Country Link
CN (1) CN109786269A (zh)
TW (1) TWI638410B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112743303A (zh) * 2020-12-30 2021-05-04 无锡市欧丰电梯配件有限公司 一种前沿板面板精密切割工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110183465A1 (en) * 2007-06-22 2011-07-28 Texas Instruments Incorporated Array-Molded Package-On-Package Having Redistribution Lines
TW201405729A (zh) * 2012-07-26 2014-02-01 Chang Wah Electromaterials Inc 軟性基材之封裝製程及其結構
TW201448143A (zh) * 2013-06-14 2014-12-16 Advanced Semiconductor Eng 半導體封裝結構及半導體製程
US9721923B1 (en) * 2016-04-14 2017-08-01 Micron Technology, Inc. Semiconductor package with multiple coplanar interposers
TW201735382A (zh) * 2016-03-21 2017-10-01 精材科技股份有限公司 晶片封裝體及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691242A (en) * 1996-02-26 1997-11-25 Motorola, Inc. Method for making an electronic component having an organic substrate
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
CN100426477C (zh) * 2004-01-09 2008-10-15 威宇科技测试封装有限公司 扁平塑封球栅阵列封装所用的载板的制造方法及其载板
CN2785134Y (zh) * 2004-12-03 2006-05-31 威宇科技测试封装有限公司 用于半导体球栅阵列封装的齿形基板条
KR20080015472A (ko) * 2005-06-24 2008-02-19 쓰리엠 이노베이티브 프로퍼티즈 컴파니 인쇄 배선 기판 제조 방법
JP2007013066A (ja) * 2005-07-04 2007-01-18 Element Denshi:Kk 発光装置
CN101859736B (zh) * 2009-04-07 2012-05-23 日月光半导体制造股份有限公司 半导体封装半成品及半导体封装工艺
CN102130072B (zh) * 2010-01-15 2013-03-13 矽品精密工业股份有限公司 承载板及其制法
CN102194715A (zh) * 2010-03-16 2011-09-21 南亚电路板股份有限公司 封装基板模块及其条状封装基板
CN102244065B (zh) * 2010-05-12 2016-03-30 矽品精密工业股份有限公司 条状封装基板及其排版结构
CN102315202B (zh) * 2010-07-02 2016-03-09 欣兴电子股份有限公司 具有线路的基板条及其制造方法
SG180138A1 (en) * 2010-10-26 2012-05-30 Unisteel Technology Internat Ltd A process for manufacturing a molded leadframe
CN202394860U (zh) * 2011-12-28 2012-08-22 日月光半导体制造股份有限公司 封装基板条
CN102509722A (zh) * 2012-01-06 2012-06-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US10224257B2 (en) * 2015-01-27 2019-03-05 Mitsubishi Electric Corporation Semiconductor module
CN205029958U (zh) * 2015-09-25 2016-02-10 广州兴森快捷电路科技有限公司 V-cut防呆图形结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110183465A1 (en) * 2007-06-22 2011-07-28 Texas Instruments Incorporated Array-Molded Package-On-Package Having Redistribution Lines
TW201405729A (zh) * 2012-07-26 2014-02-01 Chang Wah Electromaterials Inc 軟性基材之封裝製程及其結構
TW201448143A (zh) * 2013-06-14 2014-12-16 Advanced Semiconductor Eng 半導體封裝結構及半導體製程
TW201735382A (zh) * 2016-03-21 2017-10-01 精材科技股份有限公司 晶片封裝體及其製造方法
US9721923B1 (en) * 2016-04-14 2017-08-01 Micron Technology, Inc. Semiconductor package with multiple coplanar interposers

Also Published As

Publication number Publication date
CN109786269A (zh) 2019-05-21
TW201919132A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
US10083866B2 (en) Sawn leadless package having wettable flank leads
KR102287698B1 (ko) 반도체 장치 및 그 제조 방법
JP5543058B2 (ja) 半導体装置の製造方法
TWI571984B (zh) 扇出晶圓級封裝及其製作方法
JP2009105362A (ja) 半導体装置とその製造方法および半導体基板
US8058706B2 (en) Delamination resistant packaged die having support and shaped die having protruding lip on support
US10593607B2 (en) Build-up package for integrated circuit devices, and methods of making same
TWI566356B (zh) 封裝結構及其製造方法
TWI543320B (zh) 半導體封裝件及其製法
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
JP2010153466A (ja) 配線基板
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US20150123287A1 (en) Semiconductor package and fabrication method thereof and substrate and packaging structure
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
JP2009158835A (ja) 半導体装置の製造方法。
TWI638410B (zh) 降低封裝基板翹曲的方法及半成品結構
TWI377629B (en) Package method for flip chip
JP2010103348A (ja) 半導体装置及びその製造方法
TWI720394B (zh) 半導體裝置及其製造方法
TWM551755U (zh) 泛用型導線架
JP2010141261A (ja) 半導体装置の中間構造体及び中間構造体の製造方法
US10453760B2 (en) Lid array panel, package with lid and method of making the same
KR101588947B1 (ko) 반도체 디바이스의 제조 방법
KR101565016B1 (ko) 휨 개선을 위한 반도체 패키지 구조 및 방법
KR20170057122A (ko) 인캡슐레이션된 반도체 패키지 및 그 제조 방법