JP3536728B2 - 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置 - Google Patents

半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置

Info

Publication number
JP3536728B2
JP3536728B2 JP15827999A JP15827999A JP3536728B2 JP 3536728 B2 JP3536728 B2 JP 3536728B2 JP 15827999 A JP15827999 A JP 15827999A JP 15827999 A JP15827999 A JP 15827999A JP 3536728 B2 JP3536728 B2 JP 3536728B2
Authority
JP
Japan
Prior art keywords
tape carrier
manufacturing
joint
recognition
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15827999A
Other languages
English (en)
Other versions
JP2000106387A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP15827999A priority Critical patent/JP3536728B2/ja
Priority to US09/358,537 priority patent/US6200824B1/en
Priority to TW090112935A priority patent/TW535267B/zh
Priority to TW088112716A priority patent/TW452946B/zh
Priority to KR10-1999-0031345A priority patent/KR100509299B1/ko
Priority to CNB991118863A priority patent/CN1171299C/zh
Publication of JP2000106387A publication Critical patent/JP2000106387A/ja
Priority to US09/768,165 priority patent/US6506980B2/en
Priority to US10/303,829 priority patent/US20030075795A1/en
Application granted granted Critical
Publication of JP3536728B2 publication Critical patent/JP3536728B2/ja
Priority to KR1020050007118A priority patent/KR100555337B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00—Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/0007—Disintegrating by knives or other cutting or tearing members which chop material into fragments specially adapted for disintegrating documents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00—Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/0007—Disintegrating by knives or other cutting or tearing members which chop material into fragments specially adapted for disintegrating documents
    • B02C2018/0038—Motor drives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Food Science & Technology (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びテ
ープキャリア並びにそれらの製造方法、回路基板、電子
機器並びにテープキャリア製造装置に関する。
【０００２】
【発明の背景】近年、電子機器の小型化に伴い、ＣＳＰ
（Chip Scale/Size Package ）が適用されるような小型
の半導体装置の需要が大きい。このような小型の半導体
装置の製造にも、ＴＡＢ（Tap e Automated Bonding）
技術を適用することができる。ＴＡＢ技術は、テープキ
ャリアを使用してリール・トゥ・リールの工程を行える
ので、半導体装置の量産に適している。
【０００３】しかしながら、ＴＡＢ技術は、現在ほど小
型の半導体装置を想定して開発されたものではないの
で、さらに改良の余地がある。
【０００４】例えば、従来のＴＡＢ技術を適用して製造
される半導体装置は、アウターリードを外部電極とする
が、ＣＳＰでは、ハンダボールを外部電極とする。ＴＡ
Ｂ技術の特徴を生かしながら、ハンダボールを効率的に
設ける方法は、これまでには開発されていなかった。
【０００５】あるいは、微細な配線パターンが要求され
るテープキャリアの一部に、不良が生じる場合には、不
良個所を切り取ってつなぎ合わせることが必要になる。
配線パターンが密集したテープキャリアでは、切断を配
線パターン上で行わねばならないが、つなぎ目には、つ
なぐための粘着テープなどが設けられる。そのため、つ
なぎ目には半導体チップの搭載やハンダボールの形成を
行えないが、リール・トゥ・リールの工程は連続的に行
われるので、この領域だけを避けることができなかっ
た。
【０００６】本発明は、この問題点を解決するものであ
り、その目的は、半導体装置を効率的に製造する方法、
その方法により製造される半導体装置、その方法に用い
られるテープキャリア及びその製造方法、回路基板、電
子機器並びにテープキャリア製造装置を提供することに
ある。
【０００７】
【課題を解決するための手段】（１）本発明に係るテー
プキャリアの製造方法は、マトリクス状に形成されてな
るボンディング部と少なくとも１種類の認識マークとを
有するテープキャリアを検査する検査工程と、前記検査
工程で発見された不良個所が位置する部分を除去した
後、前記テープキャリアをつなぎ合わせる工程と、前記
つなぎ合わせる工程で形成されたつなぎ目が位置するマ
トリクスを区画するつなぎ目マークを形成する工程と、
を含む。
【０００８】本発明で、一つのボンディング部には、一
つの半導体素子が接続される。ボンディング部とは、個
々の半導体素子を接続する部分のことで、例えば、半導
体素子の電極が接合されるランドと、外部電極を形成す
るためのランドと、これらのランドを接続する配線など
を含んでもよい。
【０００９】本発明によれば、テープキャリアの幅方向
に、複数のボンディング部が並べて形成されているの
で、幅方向に複数の半導体素子を搭載することができ、
半導体装置を量産することができる。また、認識マーク
によって区画されるマトリクスごとに、製造工程を進め
ることができる。
【００１０】さらに、本発明では、テープキャリアの検
査によって発見された不良個所が切断されて、再びつな
ぎ合わされる。その結果、テープキャリアには、つなぎ
目が形成されるが、このつなぎ目が位置するマトリクス
を、つなぎ目マークが表示する。したがって、つなぎ目
マークにて区画されるマトリクスを除いて、その後の工
程を行えば、つなぎ目に設けられる粘着テープなどによ
りハンダボールが流動することを防止できる。こうし
て、半導体装置を効率的に量産することができる。
【００１１】（２）この製造方法において、前記つなぎ
目マークは、前記認識マークを打ち抜いて形成されても
よい。
【００１２】（３）この製造方法において、前記認識マ
ークは、前記ボンディング部と同一材料で同一の方法で
同時に形成されてもよい。
【００１３】こうすることで、工程を増やすことなく、
簡単に認識マークを形成することができる。
【００１４】（４）この製造方法において、前記テープ
キャリアは、形状の異なる少なくとも２種類の前記認識
マークを有し、異なる検査手段により前記認識マークを
検出してもよい。
【００１５】（５）本発明に係る半導体装置の製造方法
は、マトリクス状に形成された複数のボンディング部と
少なくとも２種類の認識マークとを有するテープキャリ
アを検査する検査工程と、前記検査工程で発見された前
記テープキャリアの不良個所を除去した後、前記テープ
キャリアをつなぎ合わせる工程と、前記つなぎ合わせる
工程で形成されたつなぎ目が位置するマトリクスを区画
するつなぎ目マークを形成する工程と、前記つなぎ目マ
ークにて区画された領域を除いて、前記複数のボンディ
ング部のそれぞれに、複数の半導体素子のそれぞれを電
気的に接続する工程と、を含む。
【００１６】本発明によれば、テープキャリアの幅方向
に、複数のボンディング部が並べて形成されており、そ
れぞれのボンディング部に半導体素子を搭載するので、
幅方向に複数の半導体素子が搭載されることになり、半
導体装置を量産することができる。
【００１７】また、認識マークによって区画されるマト
リクスごとに、製造工程を進めることができる。
【００１８】本発明では、テープキャリアの検査によっ
て発見された不良個所が切断されて、再びつなぎ合わさ
れる。その結果、テープキャリアには、つなぎ目が形成
されるが、このつなぎ目が位置するマトリクスを、つな
ぎ目マークが表示する。そして、つなぎ目マークにて区
画されるマトリクスを除いて、それぞれのボンディング
部に半導体素子が搭載される。
【００１９】（６）この半導体装置の製造方法におい
て、前記つなぎ目マークにて区画された前記領域を除い
て、それぞれのマトリクスごとに、複数の半導体素子に
ついての複数の外部電極を同時に形成する工程と、を含
んでもよい。
【００２０】これによれば、それぞれのマトリクスごと
に、複数の半導体素子について複数の外部電極を同時に
形成する。複数の半導体素子について外部電極を同時に
形成することで、量産性が向上する。また、この工程
は、つなぎ目マークにて区画される領域を除いて行われ
る。したがって、つなぎ目に設けられる粘着テープなど
によりハンダボールが流動することを防止できる。こう
して、半導体装置を効率的に量産することができる。
【００２１】（７）この半導体装置の製造方法におい
て、前記少なくとも２種類の認識マークは形状が異な
り、異なる検査手段により前記認識マークを検出しても
よい。
【００２２】（８）本発明に係るテープキャリアは、マ
トリクス状にボンディング部が基板上に形成されてなる
テープキャリアであって、前記ボンディング部を、複数
行複数列で規則的に区画する認識マークが形成されてな
る。
【００２３】本発明によれば、テープキャリアの幅方向
に、複数のボンディング部が並べて形成されているの
で、幅方向に複数の半導体素子を搭載することができ、
半導体装置を量産することができる。また、認識マーク
によって区画されるマトリクスごとに、製造工程を進め
ることができる。
【００２４】（９）このテープキャリアにおいて、切断
された部分が接続されることで、つなぎ目が形成されて
なり、前記つなぎ目を有する区画部分には、つなぎ目マ
ークが形成されてもよい。
【００２５】さらに、本発明では、テープキャリアの検
査によって発見された不良個所が切断されて再びつなぎ
合わされるなどして、テープキャリアにつなぎ目が形成
されている。また、つなぎ目が位置するマトリクスを、
つなぎ目マークが表示する。したがって、つなぎ目マー
クにて区画されるマトリクスを除いて、その後の工程を
行えば、つなぎ目に設けられる粘着テープなどによりハ
ンダボールが流動することを防止できる。こうして、半
導体装置を効率的に量産することができる。
【００２６】（１０）このテープキャリアにおいて、前
記つなぎ目マークは、前記認識マークを打ち抜いて形成
されてもよい。
【００２７】こうすることで、つなぎ目マークを容易に
形成できるとともに、認識マーク及びつなぎ目マークを
同時に認識することができる。
【００２８】（１１）このテープキャリアにおいて、形
状の異なる少なくとも２種類の前記認識マークを有し、
異なる検査手段により前記認識マークを検出してもよ
い。
【００２９】（１２）本発明に係る半導体装置は、上記
方法により製造される。
【００３０】（１３）本発明に係る回路基板は、上記半
導体装置が実装されたものである。
【００３１】（１４）本発明に係る電子機器は、上記回
路基板を有する。
【００３２】（１５）本発明に係るテープキャリア製造
装置は、複数の認識マークを有するテープキャリアを搬
送するための搬送手段と、前記複数の認識マークを検出
するための複数の検出手段とを少なくとも有するテープ
キャリア製造装置において、前記複数の検出手段は、異
なる検出方法により認識マークを検出する検出装置であ
る。
【００３３】（１６）このテープキャリア製造装置にお
いて、前記複数の検出手段のうちの１つは、光による検
出をするための検出装置であってもよい。
【００３４】（１７）このテープキャリア製造装置にお
いて、前記複数の検出手段のうちの１つは、画像処理に
よる検出をするための検出装置であってもよい。
【００３５】これによれば、視覚的に認識できる認識マ
ークによって認識することができる。
【００３６】（１８）このテープキャリア製造装置にお
いて、前記複数の検出手段のうちの１つは、ピンによる
検出をするための検出装置であってもよい。
【００３７】これによれば、機械的に認識できる認識マ
ークによって認識することができる。
【００３８】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。本実施の形態は、本
発明を適用した半導体装置の製造方法に係るもので、以
下、テープキャリアの製造までの工程と、テープキャリ
アの製造後の工程と、に分けて説明する。
【００３９】（テープキャリアの製造までの工程）図１
〜図６は、本発明を適用した半導体装置の製造方法にお
けるテープキャリアの製造までの工程を示す図である。
【００４０】本実施形態では、図１に示すテープキャリ
ア１０が使用される。図２は図１のII−II線断面図であ
り、図３は図１のIII−III線断面図である。また、各図
面では、説明のために部材の厚みや大きさの比率が実際
のものとは異なるが、本発明はこの比率に限定されるも
のではない。
【００４１】テープキャリア１０は、長尺状又はテープ
状の基板１２と、基板１２の少なくとも一方の面に形成
された複数のボンディング部１４と、で構成され、図示
しないリールに巻き取られて用意される。なお、テープ
キャリア１０は、基板１２に銅箔などの導電箔が接着剤
にて貼り付けられた後、エッチング法などでボンディン
グ部１４が形成された３層テープであっても、接着剤を
使用しない２層テープであってもよい。２層テープで
は、スパッタリング等により基板に銅などの導電性の膜
を被着し、これをエッチングしてボンディング部１４が
形成されるか、銅箔などの導電箔上にポリイミド樹脂等
の基板となるワニスを塗布してキュアした後、ボンディ
ング部１４が形成される。
【００４２】基板１２は、一般的なテープキャリアに使
用される有機系又は樹脂系の材料から形成することがで
きるが、可撓性があれば材料は限定されない。可撓性
は、３層テープよりも、接着剤のない２層テープが一般
的に優れている。さらに、可撓性を増すために、ＴＡＢ
等で行われるようにして部分的なパンチング、オーバー
ハング等を付加しても良い。
【００４３】基板１２には、幅方向の両端部に、長さ方
向に沿って連続的にスプロケットホール１６が形成され
ている。スプロケットホール１６は、テープキャリア１
０を巻き取ったり引き出すときに、図示しないスプロケ
ットに噛み合うようになっている。
【００４４】基板１２には、図２に拡大して示すよう
に、スルーホール１８が形成されている。通常は、ボン
ディング部１４の形成面とは逆の面（第２面）に形成さ
れるハンダボールの一部がスルーホール中に入り、ボン
ディング部１４と、ハンダボール及びハンダボールが露
出する第２面と、の電気的導通が図られる。別の例とし
ては、図２に示されるように、スルーホール１８の内面
に、金や銅などの導電部材１９をメッキし、開口部にお
いて、ボンディング部１４が導電部材１９に電気的に接
続されていてもよい。こうすることで、基板１２の一方
の面に形成されたボンディング部１４から、スルーホー
ル１８の導電部材１９を介して電気的に接続をとって、
第２面にハンダボール３８（図１０参照）を形成するよ
うにしてもよい。これにともなって、第２面側にも、ボ
ンディング部及びハンダボールを受けるランドを形成し
た両面基板を採用してもよい。
【００４５】ボンディング部１４は、基板１２の幅方向
に複数形成され、かつ、基板１２の長さ方向に繰り返し
て形成されている。一つのボンディング部１４には、一
つの半導体素子３２（図８（Ａ）参照）が接続される。
ボンディング部１４とは、個々の半導体素子３２を接続
する部分のことで、例えば、半導体素子３２の電極３４
が接合されるランドと、外部電極３８（図１０参照）を
形成するためのランドと、これらのランドを接続する配
線などを含む。なお、図１には、ボンディング部１４の
形成領域のみが示されており、詳細を省略してある。そ
れぞれのボンディング部１４は、個々の半導体素子３２
（図８（Ａ）参照）に対応して、配線パターン及びラン
ドが形成されている。したがって、本実施の形態では、
基板１２の幅方向に複数のボンディング部１４が形成さ
れているので、基板１２の幅方向に複数の半導体素子３
２が搭載される。また、基板１２の長さ方向に繰り返し
てボンディング部１４が形成されているので、基板１２
の長さ方向に繰り返して半導体素子３２が搭載される。
【００４６】基板１２には、図３に示すように、各ボン
ディング部１４の位置を認識するための位置決め穴２０
が形成されている。詳しくは、位置決め穴２０は、基板
１２の幅方向に並ぶ一行のボンディング部１４のうち、
基板１２の幅方向の両外側に位置するボンディング部１
４の、さらに外側に形成されている。また、ボンディン
グ部１４の２つの角部付近に一対の位置決め穴２０が形
成されている。このように形成された位置決め穴２０に
よって、基板１２の幅方向に並ぶ一行のボンディング部
１４の位置を認識することができる。
【００４７】基板１２には、図１に示すように、一対の
認識マーク２２が形成されている。認識マーク２２は、
複数行複数列で並ぶボンディング部１４にて構成される
マトリクス１３を区画して認識できるようにする。本実
施の形態では、基板１２の長さ方向に４つで基板１２の
幅方向に５つの、４×５個のボンディング部１４がマト
リクス１３となっている。このマトリクス１３を区画す
るように、一対のＬ字状の認識マーク２２が形成されて
いる。
【００４８】上述した認識マーク２２は、視覚的（映像
的）に認識できるものであるが、検出装置によって検出
するには向いていない場合がある。その場合には、機械
的に認識できる認識マーク２７を形成してもよい。例え
ば、穴によって、機械的に認識できる認識マーク２７を
形成してもよい。この場合、検出ピンによってあるいは
光の通過によって、認識マーク２７の存在を検出するこ
とができる。
【００４９】テープキャリア製造装置は、テープキャリ
ア１０を搬送するための搬送手段（例えば図４に示すリ
ール２４）や、認識マーク２２を画像処理により認識す
るための検査装置（例えばカメラ２５）や、認識マーク
２７を検出するためのピン２９や、認識マーク２７を光
によって検査装置（例えば受光素子３１）などを含むこ
とが好ましい。
【００５０】また、一対の認識マーク２２は、マトリク
ス１３を規則的に繰り返して区画する。例えば、一対の
認識マーク２２は、ボンディング部１４のうちの基板１
２の幅方向の一行を飛ばして、マトリクス１３を区画し
ている。言い換えると、一対の認識マーク２２にて区画
されたマトリクス１３と、その隣で一対の認識マーク２
２にて区画されたマトリクス１３との間には、幅方向一
行のボンディング部１４が残るようになっている。この
区画から外れるのは、テープキャリア１０のいずれかの
幅方向一行のボンディング部１４を基準として、長さ方
向に自然数ｎ×定数ｋ番目の幅方向一行のボンディング
部１４である。例えば、図１に示す本実施の形態では、 ｋ＝５ である。したがって、いずれかの一行のボンディング部
１４を基準として、長さ方向に、５、１０、１５、２
０、…番目の一行のボンディング部１４が、一対の認識
マーク２２による区画からはずれる。
【００５１】この区画から外れた一行のボンディング部
１４のいずれかは、切断領域として利用することもでき
るが、本実施の形態では、特に必要なものではない。し
たがって、一行のボンディング部１４を残さずに、マト
リクス１３を区画してもよい。
【００５２】また、一対の認識マーク２２にて区画され
るマトリクス１３を構成するボンディング部１４の個数
及び認識マーク２２の形状は、任意に決めることができ
る。また、２層テープが使用される場合には、認識マー
ク２２は、ボンディング部１４の形成と同時に、ボンデ
ィング部１４と同じ材料で形成することができる。
【００５３】次に、上記テープキャリア１０は、検査工
程にかけられる。この検査工程では、ボンディング部１
４などの不良を検査する。そして、多数製品にまたがる
ようなテープキャリアの不良が発見されたような場合、
不良個所は切断される。
【００５４】図４は、検査で発見された不良個所を切断
する工程を示す図である。同図に示すように、テープキ
ャリア１０は、リール２４に巻き取られて用意されてい
る。そしてテープキャリア１０を、リール２４から引き
出して、カッターなどの切断治具２６にて不良個所２８
を切断して除去する。図５には、テープキャリア１０か
ら不良個所２８が除去される工程が示されている。図５
に示されるように、２つの切断治具を用いて一度に不良
個所を除去しても良いし、１つの切断治具を２回用いて
不良個所を除去しても良い。
【００５５】この切断工程では、一対の認識マーク２２
にて区画された領域内で、テープキャリア１０を切断す
る。詳しくは、切断されたテープキャリア１０が再度つ
なぎ合わされたときに、マトリクス１３の規則的な繰り
返しが維持される位置で切断を行う。すなわち、不良個
所２８を除去するために２箇所でテープキャリア１０を
切断するときに、一方の切断端部に最も近い認識マーク
２２と、他方の切断端部に最も近い認識マーク２２と
で、上述したマトリクス１３を区画する位置で、テープ
キャリア１０を切断する。しかも、本実施の形態では、
隣同士のマトリクス１３間に一行のボンディング部１４
が配置させる。こうすることで、マトリクス１３の規則
的な繰り返しが維持され、その後の規則的な工程、特に
テープ・トゥ・リールの工程を行うことができる。
【００５６】次に、図６に示すように、切断されたテー
プキャリア１０をつなぎ合わせる。詳しくは、図５に示
す不良個所２８を除去して、切断部同士を接続して、図
示しない粘着テープなどを貼り付ける。切断部同士を重
ねずに切断端面同士を接触させて、切断部の表裏少なく
ともいずれか一方の面に粘着テープで貼り付ければ、テ
ープキャリア１０の基板１２の段差が生じない。一般的
に、粘着テープの貼り付けられた場所及びその付近は、
実装基板として機能しなくなる。
【００５７】こうして、つなぎ合わされたテープキャリ
ア１０によれば、つなぎ目２１が形成されている。本実
施の形態では、つなぎ目２１を認識しやすくするため
に、つなぎ目マーク２３を形成する。つなぎ目マーク２
３は、例えば認識マーク２２を打ち抜くことで形成でき
る。この場合には、つなぎ目マーク２３は、認識マーク
２２の機能を兼ねる。なお、つなぎ目マーク２３は、切
断されたテープキャリア１０がつなぎ合わされてから形
成してもよいが、その前に形成してもよい。例えば、図
５に示すようにテープキャリア１０から不良個所２８が
切断除去された後、テープキャリア１０がつなぎ合わさ
れる前に、つなぎ目マーク２３を形成してもよい。ある
いは、検査工程で、不良個所が発見された後で切断前
に、予めつなぎ合わされることになる位置を把握して、
つなぎ目マーク２３を形成してもよい。
【００５８】このように、つなぎ目マーク２３を付ける
ことで、このつなぎ目マーク２３を例えば光電センサで
認識させ、後の工程の機械に自動的につなぎ目２１を認
識させることができる。すなわち、実装不能マトリクス
を認識させることができる。
【００５９】また、つなぎ合わされたテープキャリア１
０において、つなぎ目２１が位置するマトリクス１３
も、他のマトリクス１３と同様に、４×５個のボンディ
ング部１４が配置されている。さらに、隣同士のマトリ
クス１３間に１行のボンディング部１４が形成されてい
るだけで、不規則な間隔が形成されない。すなわち、テ
ープキャリア１０は、粘着テープなどで接続されたつな
ぎ目２１が形成され、このつなぎ目２１の存在を示すつ
なぎ目マーク２３が形成されている点を除いて、図１に
示すテープキャリア１０と変わりがない。
【００６０】なお、テープキャリア１０には、上述した
２層又は３層テープのほかに、両面配線テープ、ビルド
アップ配線テープ、ガラスエポキシ系テープなど、リー
ルで供給可能なものであればいずれのものを使用しても
よい。言い換えると、テープの材料にはリールで巻き取
りが可能な程度のフレキシブル性を有する材料で且つ配
線形成が可能な材料であれば、いかなるものでもよい。
【００６１】（テープキャリアの製造後の工程）次に、
図７〜図１３は、本発明を適用した半導体装置の製造方
法におけるテープキャリアの製造後の工程を示す図であ
る。
【００６２】まず、上述したようにして、検査、不良個
所２８（図５参照）の除去及び再つなぎが行われたテー
プキャリア１０に異方性導電膜を設ける。
【００６３】図７は、テープキャリアに異方性導電膜を
設ける工程を示す図である。テープキャリア１０は、図
７に示すように、リール２４に巻かれて用意され、他の
リール２４にて巻き取られるようになっている。すなわ
ち、本実施の形態では、リール・トゥ・リールの工程が
適用される。そして、２つのリール２４間で、異方性導
電膜３０が、テープキャリア１０に貼り付けられる。こ
の場合には、異方性導電膜３０は、テープ状をなしてリ
ール１２４に巻かれて用意されることが好ましい。そし
て、テープキャリア１０に連続的に異方性導電膜３０を
貼り付けたら一旦テープキャリア１０を巻き取る。
【００６４】ここで、異方性導電膜３０は、接着剤（バ
インダ）に導電粒子（導電フィラー）が分散されたもの
で、分散剤が添加される場合もある。異方性導電膜３０
は、予めシート状に形成されてからテープキャリア１０
に貼り付けてもよく、あるいは液状のまま設けてもよ
い。なお、異方性導電膜３０の接着剤として、熱硬化性
の接着剤が使用されることが多い。異方性導電膜３０
は、少なくとも各ボンディング部１４上に設けられる。
また、異方性導電膜３０は、つなぎ目マーク２３によっ
てつなぎ目２１が存在することを示しているマトリクス
１３を構成するボンディング部１４を避けて設けても良
い。
【００６５】次に、図８（Ａ）に示すように、異方性導
電膜３０上に、複数の半導体素子３２を載せる。上述し
たように、テープキャリア１０には、マトリクス１３を
構成する複数行複数列でボンディング部１４が形成され
ており、各ボンディング部１４上に個々の半導体素子３
２を載せる。ただし、つなぎ目マーク２３にて区画され
たマトリクス１３を構成するボンディング部１４上には
半導体素子３２を載せない。
【００６６】半導体素子３２には複数の電極３４が設け
られており、電極３４が設けられた面３６を異方性導電
膜３０上に載せる。また、ボンディング部１４は、電極
３４の配置に応じた形状になっており、電極３４を位置
合わせして半導体素子３２を載せる。その位置合わせに
は、位置決め穴２０を利用することができる。なお、ボ
ンディング部１４には、電極３４に対応する位置に、他
の部分よりも幅の広いランドが形成されることが好まし
い。
【００６７】異方性導電膜３０上には、半導体素子３２
を１個ずつ載せてもよいし、複数の半導体素子３２を同
時に載せてもよい。例えば、マトリクス１３を構成する
複数のボンディング部１４に対応する個数の半導体素子
３２を同時に載せてもよい。
【００６８】なお、半導体素子３２は、二辺にのみ電極
３４が形成されたものであっても、四辺に電極３４が形
成されたものでもよい。電極３４は、金又はハンダ等の
突起をＡｌパッド上に設けたものを用いることが多い
が、ボンディング部１４に突起を設けたり又はボンディ
ング部１４をエッチングして突起を形成してもよい。
【００６９】以上の工程により、半導体素子３２の電極
３４が形成された面３６と、矩形基板のボンディング部
１４が形成された面と、の間に異方性導電膜３０が介在
する。半導体素子３２を１個ずつ載せる場合であって
も、全ての半導体素子３２を載せ終えてから次の工程に
進むことが好ましい。また、以上の工程を一旦を終え
て、リール２４にてテープキャリア１０を巻き取ってか
ら、次の工程に進むことが好ましい。
【００７０】次に、図８（Ｂ）に示すように、治具４０
を、半導体素子３２の電極３４が形成された面３６とは
反対の面に押しつけて、半導体素子３２をボンディング
部１４の方向に加圧する。治具４０は、図示しないヒー
タを内蔵しており、半導体素子３２を加熱する。なお、
図示するように、複数の半導体素子３２を一括圧着して
も良いし、各半導体素子３２を１個づつ圧着してもよ
い。
【００７１】こうして、半導体素子３２の電極３４と、
ボンディング部１４とは、異方性導電膜３０の導電粒子
を介して電気的に導通する。本実施形態によれば、異方
性導電膜３０によってボンディング部１４と電極３４と
を電気的に導通させるのと同時に、半導体素子３２と基
板１２の間の樹脂充填を同時に行えるので、信頼性及び
生産性に優れた方法で半導体装置を製造することができ
る。
【００７２】また、治具４０によって半導体素子３２が
加熱されているので、異方性導電膜３０の接着剤は、少
なくとも半導体素子３２の面３６との接触領域において
硬化する。ただし、熱硬化性の接着剤が使用されている
ことが前提となる。異方性導電膜３０の硬化メカニズム
が異なれば、それに応じたエネルギー印加手段を用い
て、異方性導電性を発現させる。
【００７３】図９は、半導体素子３２が搭載されたテー
プキャリア１０を示す図である。同図において、上述し
たように、つなぎ目マーク２３によってつなぎ目２１が
位置することを示しているマトリクス１３を構成するボ
ンディング部１４には、半導体素子３２が搭載されてい
ない。また、隣同士のマトリクス１３間で、基板１２の
幅方向一行のボンディング部１４上にも半導体素子３２
が搭載されていない。この状態で、テープキャリア１０
をリール２４に巻き取って次に工程に進む。
【００７４】この工程では、再つなぎが行われた場所に
は、工程検査用として、半導体素子を実装することとし
ても良いし、その場所全てを不良個所として、半導体素
子を実装しないか、または全て不良の半導体素子を実装
することとしてもよい。いずれにしろ、予めつなぎ目マ
ーク２３を検出する手段を用意し、このつなぎ目マーク
２３を検出したらどうするかの手順を決めておく。
【００７５】次に、図１０に示すように、テープキャリ
ア１０に外部電極を設ける。外部電極としてハンダボー
ル３８が使用される。ハンダボール３８は、テープキャ
リア１０の基板１２におけるボンディング部１４とは反
対側の面で、スルーホール１８上に搭載されて、スルー
ホール１８の内面に形成された導電部材１９に電気的に
接続される。この場合には、位置決め穴２０を利用し
て、ハンダボール３８の位置合わせを行うことができ
る。なお、テープキャリア１０には、導電部材１９に接
続されるランドを、ハンダボール３８が搭載される面に
形成してもよい。
【００７６】本実施の形態では、図９に示す認識マーク
２２にて区画されたマトリクス１３ごとに、対応する複
数の半導体素子３２について、同時にハンダボール３８
を搭載する。すなわち、マトリクス１３を構成する４×
５個のボンディング部１４についての全てのハンダボー
ル３８を、同時に搭載する。こうすることで、ハンダボ
ール３８の搭載に要する時間を短縮し、量産性を向上す
ることができる。
【００７７】このように本実施の形態では、マトリクス
１３を単位として、ハンダボール３８を搭載するが、図
９に示すつなぎ目２１の上は、粘着テープなどが存在す
るため、ハンダボール３８を搭載することができない。
このつなぎ目２１の付近のみを避けてハンダボール３８
を搭載することも考えられるが、その場合には、マトリ
クス１３を単位として工程を処理することができない。
【００７８】そこで、本実施の形態では、つなぎ目２１
の位置するマトリクス１３については、つなぎ目マーク
２３を検出する手段を工程中で用意して、つなぎ目２１
の位置するボンディング部１４のみならず、そのマトリ
クス１３の全体にハンダボールを搭載しない。すなわ
ち、図９に示すつなぎ目マーク２３にて区画されたマト
リクス１３については、ハンダボール３８を搭載しな
い。そして、つなぎ目２１の位置するマトリクス１３を
除くマトリクス１３について、ハンダボール３８を搭載
する。こうすることで、つなぎ目２１に設けられた粘着
テープなどの上に、ハンダボール３８を搭載することを
避けることができる。その結果、ハンダボール３８が他
の部分に流れてボンディング部１４をショートさせるこ
とを防止できる。
【００７９】なお、外部電極として、ハンダボール３８
の代わりに、例えば印刷法によりクリームハンダを設け
てもよい。
【００８０】こうして、外部電極としてのハンダボール
３８が設けられたテープキャリア１０は、リール２４に
巻き取られて次の工程に進む。なお、必要に応じて、ハ
ンダボール３８の形成後、洗浄、マーキング及びキュア
を行う。これらの工程でも、必要に応じて位置決め穴２
０を利用して位置合わせを行うことができる。
【００８１】以上の工程の結果、図１１に示すように、
テープキャリア１０には、各ボンディング部１４ごとに
半導体素子３２が搭載されている。また、半導体素子３
２の電極３４とボンディング部１４とが異方性導電膜３
０を介して電気的に接続されている。基板１２における
ボンディング部１４とは反対側の面に、スルーホール１
８の内面の導電部材１９を介してボンディング部１４に
電気的に接続される版だボール３８が設けられている。
したがって、複数行複数列の半導体素子３２のそれぞれ
のついて、電極３４に電気的に接続されるハンダボール
３８を有する。したがって、各半導体素子３２ごとに、
半導体装置が構成されている。したがって、個々の半導
体素子３２ごとに、テープキャリア１０を個片に打ち抜
くと、この個片が完成品としての半導体装置となる。テ
ープキャリア１０を打ち抜くときには、位置決め穴２０
を利用して、位置合わせを行うことができる。
【００８２】図１２は、テープキャリア１０を個片に打
ち抜く工程を示す図である。同図において、基板１２に
おける各半導体素子３２の周囲を、固定刃等の固定治具
４４が挟んで固定している。そして、可動刃等の可動治
具４６にて、半導体素子３２の周囲を打ち抜く。こうし
て、個片すなわち半導体装置５０が得られる。
【００８３】各半導体装置５０に対して、必要に応じ
て、外観検査、電気特性の検査、バーンイン等を行う。
【００８４】本実施の形態によれば、異方性導電膜３０
によってボンディング部１４と電極３４とを電気的に導
通させるので、信頼性及び生産性に優れた方法で半導体
装置５０を製造することができる。また、テープキャリ
ア１０の幅方向には、複数のボンディング部１４が並べ
て形成され、各ボンディング部１４ごとに半導体素子３
２が接続される。したがって、マトリクス状に複数の半
導体素子３２が搭載されるので、本実施の形態は、半導
体装置５０の量産に適している。
【００８５】テープキャリア１０は、リール２４に巻き
取られて用意され、異方性導電膜３０の貼り付け、半導
体素子３２の搭載及び押圧、外部電極３８の形成、個片
への打ち抜きがリール・トゥ・リールで行われる。な
お、このような全ての工程をリール・トゥ・リールで行
うのではなく、いずれかの時点で、テープキャリア１０
を矩形基板に切断してもよい。切断の時期は、例えば、
異方性導電膜３０を設けた後で半導体素子３２を載せる
前、半導体素子３２を載せた後で半導体素子３２を押圧
する前、半導体素子３２を押圧した後でハンダボール３
８を搭載する前、ハンダボール３９を搭載した後で個片
に打ち抜く前のいずれの時点でもよい。矩形基板への切
断位置として、隣同士のマトリクス１３間に形成された
幅方向１行のボンディング部１４上を選択してもよい。
【００８６】また、本実施の形態によれば、認識マーク
２２によって区画されるマトリクス１３ごとに、製造工
程を進めることができる。例えば、それぞれのマトリク
ス１３ごとに、複数の半導体素子３２について複数のハ
ンダボール３８を同時に形成することができる。複数の
半導体素子３２についてハンダボール３８を同時に形成
することで、量産性が向上する。また、この工程でも、
つなぎ目マーク２３を検出する手段を用意し、つなぎ目
マーク２３にて区画されるマトリクス１３を除いて行わ
れる。したがって、つなぎ目２１に設けられる粘着テー
プなどによりハンダボール３８が流動することを防止で
きる。こうして、半導体装置５０を効率的に量産するこ
とができる。
【００８７】図１３には、上述した実施形態に係る方法
によって製造された半導体装置１１００を実装した回路
基板１０００が示されている。回路基板１０００には例
えばガラスエポキシ基板等の有機系基板を用いることが
一般的である。回路基板１０００には、例えば銅からな
るボンディング部が所望の回路となるように形成されて
いる。そして、ボンディング部と半導体装置１１００の
外部電極とを機械的に接続することでそれらの電気的導
通が図られる。
【００８８】なお、半導体装置１１００は、実装面積を
ベアチップにて実装する面積にまで小さくすることがで
きるので、この回路基板１０００を電子機器に用いれば
電子機器自体の小型化が図れる。また、同一面積内にお
いてはより実装スペースを確保することができ、高機能
化を図ることも可能である。
【００８９】そして、この回路基板１０００を備える電
子機器として、図１４には、ノート型パーソナルコンピ
ュータ１２００が示されている。
【００９０】なお、能動部品か受動部品かを問わず、種
々の面実装用の電子部品に本発明を応用することもでき
る。電子部品として、例えば、抵抗器、コンデンサ、コ
イル、発振器、フィルタ、温度センサ、サーミスタ、バ
リスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】図１は、本発明を適用した半導体装置の製造方
法におけるテープキャリアの製造までの工程を示す図で
ある。
【図２】図２は、本発明を適用した半導体装置の製造方
法におけるテープキャリアの製造までの工程を示す図で
ある。
【図３】図３は、本発明を適用した半導体装置の製造方
法におけるテープキャリアの製造までの工程を示す図で
ある。
【図４】図４は、本発明を適用した半導体装置の製造方
法におけるテープキャリアの製造までの工程を示す図で
ある。
【図５】図５は、本発明を適用した半導体装置の製造方
法におけるテープキャリアの製造までの工程を示す図で
ある。
【図６】図６は、本発明を適用した半導体装置の製造方
法におけるテープキャリアの製造までの工程を示す図で
ある。
【図７】図７は、本発明を適用した半導体装置の製造方
法におけるテープキャリアの製造後の工程を示す図であ
る。
【図８】図８（Ａ）及び図８（Ｂ）は、本発明を適用し
た半導体装置の製造方法におけるテープキャリアの製造
後の工程を示す図である。
【図９】図９は、本発明を適用した半導体装置の製造方
法におけるテープキャリアの製造後の工程を示す図であ
る。
【図１０】図１０は、本発明を適用した半導体装置の製
造方法におけるテープキャリアの製造後の工程を示す図
である。
【図１１】図１１は、本発明を適用した半導体装置の製
造方法におけるテープキャリアの製造後の工程を示す図
である。
【図１２】図１２は、本発明を適用した半導体装置の製
造方法におけるテープキャリアの製造後の工程を示す図
である。
【図１３】図１３は、本実施形態に係る半導体装置が実
装された回路基板を示す図である。
【図１４】図１４は、本実施形態に係る半導体装置が実
装された回路基板を備える電子機器を示す図である。
【符号の説明】
１０ テープキャリア １２ 基板 １３ マトリクス １４ ボンディング部 １６ スプロケットホール １８ スルーホール ２０ 位置決め穴 ２１ つなぎ目 ２２ 認識マーク ２３ つなぎ目マーク ２４ リール ２８ 不良個所 ３０ 異方性導電膜 ３２ 半導体素子 ３４ 電極 ３８ ハンダボール ５０ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項１】 マトリクス状に形成されてなるボンディ
    ング部と少なくとも１種類の認識マークとを有するテー
    プキャリアを検査する検査工程と、 前記検査工程で発見された不良個所が位置する部分を除
    去した後、前記テープキャリアをつなぎ合わせる工程
    と、 前記つなぎ合わせる工程で形成されたつなぎ目が位置す
    るマトリクスを区画するつなぎ目マークを形成する工程
    と、 を含むテープキャリアの製造方法。
  2. 【請求項２】 請求項１記載のテープキャリアの製造方
    法において、 前記つなぎ目マークは、前記認識マークを打ち抜いて形
    成されるテープキャリアの製造方法。
  3. 【請求項３】 請求項１又は請求項２記載のテープキャ
    リアの製造方法において、 前記認識マークは、前記ボンディング部と同一材料で同
    一の方法で同時に形成されるテープキャリアの製造方
    法。
  4. 【請求項４】 請求項１から請求項３のいずれかに記載
    のテープキャリアの製造方法において、 前記テープキャリアは、形状の異なる少なくとも２種類
    の前記認識マークを有し、異なる検査手段により前記認
    識マークを検出するテープキャリアの製造方法。
  5. 【請求項５】 マトリクス状に形成された複数のボンデ
    ィング部と少なくとも２種類の認識マークとを有するテ
    ープキャリアを検査する検査工程と、 前記検査工程で発見された前記テープキャリアの不良個
    所を除去した後、前記テープキャリアをつなぎ合わせる
    工程と、 前記つなぎ合わせる工程で形成されたつなぎ目が位置す
    るマトリクスを区画するつなぎ目マークを形成する工程
    と、 前記つなぎ目マークにて区画された領域を除いて、前記
    複数のボンディング部のそれぞれに、複数の半導体素子
    のそれぞれを電気的に接続する工程と、 を含む半導体装置の製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法に
    おいて、 前記つなぎ目マークにて区画された前記領域を除いて、
    それぞれのマトリクスごとに、複数の半導体素子につい
    ての複数の外部電極を同時に形成する工程と、 を含む半導体装置の製造方法。
  7. 【請求項７】 請求項５又は請求項６記載の半導体装置
    の製造方法において、 前記少なくとも２種類の認識マークは形状が異なり、異
    なる検査手段により前記認識マークを検出する半導体装
    置の製造方法。
  8. 【請求項８】 マトリクス状にボンディング部が基板上
    に形成されてなるテープキャリアであって、 前記ボンディング部を、複数行複数列で規則的に区画す
    る認識マークが形成されてなるテープキャリア。
  9. 【請求項９】 請求項８記載のテープキャリアにおい
    て、 切断された部分が接続されることで、つなぎ目が形成さ
    れてなり、 前記つなぎ目を有する区画部分には、つなぎ目マークが
    形成されたテープキャリア。
  10. 【請求項１０】 請求項９記載のテープキャリアにおい
    て、 前記つなぎ目マークは、前記認識マークを打ち抜いて形
    成されるテープキャリア。
  11. 【請求項１１】 請求項８から請求項１０記載のテープ
    キャリアにおいて、 形状の異なる少なくとも２種類の前記認識マークを有
    し、異なる検査手段により前記認識マークを検出するテ
    ープキャリア。
  12. 【請求項１２】 請求項５から請求項７のいずれかに記
    載の方法により製造された半導体装置。
  13. 【請求項１３】 請求項１２記載の半導体装置が実装さ
    れた回路基板。
  14. 【請求項１４】 請求項１３記載の回路基板を有する電
    子機器。
  15. 【請求項１５】 複数の認識マークを有するテープキャ
    リアを搬送するための搬送手段と、前記複数の認識マー
    クを検出するための複数の検出手段とを少なくとも有す
    るテープキャリア製造装置において、 前記複数の検出手段は、異なる検出方法により認識マー
    クを検出する検出装置であるテープキャリア製造装置。
  16. 【請求項１６】 請求項１５記載のテープキャリア製造
    装置において、 前記複数の検出手段のうちの１つは、光による検出をす
    るための検出装置であるテープキャリア製造装置。
  17. 【請求項１７】 請求項１５又は請求項１６記載のテー
    プキャリア製造装置において、 前記複数の検出手段のうちの１つは、画像処理による検
    出をするための検出装置であるテープキャリア製造装
    置。
  18. 【請求項１８】 請求項１５から請求項１７のいずれか
    に記載のテープキャリア製造装置において、 前記複数の検出手段のうちの１つは、ピンによる検出を
    するための検出装置であるテープキャリア製造装置。
JP15827999A 1998-07-31 1999-06-04 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置 Expired - Fee Related JP3536728B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP15827999A JP3536728B2 (ja) 1998-07-31 1999-06-04 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
US09/358,537 US6200824B1 (en) 1998-07-31 1999-07-22 Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device
TW088112716A TW452946B (en) 1998-07-31 1999-07-27 Tape carrier and the manufacturing method thereof, tape carrier manufacturing device and manufacturing method for semiconductor device
TW090112935A TW535267B (en) 1998-07-31 1999-07-27 Semiconductor device
KR10-1999-0031345A KR100509299B1 (ko) 1998-07-31 1999-07-30 반도체 장치 및 테이프 캐리어의 제조 방법
CNB991118863A CN1171299C (zh) 1998-07-31 1999-08-02 半导体装置和载带及其制造方法、电路基板、电子装置
US09/768,165 US6506980B2 (en) 1998-07-31 2001-01-24 Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device
US10/303,829 US20030075795A1 (en) 1998-07-31 2002-11-26 Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device
KR1020050007118A KR100555337B1 (ko) 1998-07-31 2005-01-26 테이프 캐리어

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-230342 1998-07-31
JP23034298 1998-07-31
JP15827999A JP3536728B2 (ja) 1998-07-31 1999-06-04 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置

Publications (2)

Publication Number Publication Date
JP2000106387A JP2000106387A (ja) 2000-04-11
JP3536728B2 true JP3536728B2 (ja) 2004-06-14

Family

ID=26485452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15827999A Expired - Fee Related JP3536728B2 (ja) 1998-07-31 1999-06-04 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置

Country Status (5)

Country Link
US (3) US6200824B1 (ja)
JP (1) JP3536728B2 (ja)
KR (2) KR100509299B1 (ja)
CN (1) CN1171299C (ja)
TW (2) TW535267B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
WO2000054323A1 (fr) * 1999-03-11 2000-09-14 Seiko Epson Corporation Substrat de cablage flexible, bande porte-puce, dispositif a semiconducteur de type bandes, dispositif a semiconducteur, procede de fabrication d'un dispositif a semiconducteur, carte de circuit imprime, et appareil electronique
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
JP3544895B2 (ja) * 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US7952373B2 (en) * 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
JP2004501517A (ja) * 2000-06-20 2004-01-15 ナノネクサス　インコーポレイテッド 集積回路をテスト及びパッケージングするためのシステム
JP4475761B2 (ja) * 2000-07-26 2010-06-09 日本テキサス・インスツルメンツ株式会社 半導体パッケージ用絶縁フィルム及びその製造方法
US6576496B1 (en) 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP2002190674A (ja) * 2000-12-21 2002-07-05 Sony Chem Corp 多層フレキシブル配線板の製造方法
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
US6894374B2 (en) * 2001-07-19 2005-05-17 Texas Instruments Incorporated Semiconductor package insulation film and manufacturing method thereof
US6977436B2 (en) * 2002-02-14 2005-12-20 Macronix International Co. Ltd. Semiconductor packaging device
US6570263B1 (en) * 2002-06-06 2003-05-27 Vate Technology Co., Ltd. Structure of plated wire of fiducial marks for die-dicing package
JP3716413B2 (ja) * 2003-06-13 2005-11-16 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープの検査装置および検査方法
WO2006112383A1 (ja) * 2005-04-14 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
CN101460897B (zh) * 2006-06-07 2013-03-27 株式会社V技术 曝光方法以及曝光装置
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP4386929B2 (ja) * 2007-04-09 2009-12-16 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
CA2694713C (en) * 2007-07-27 2013-01-15 Saint-Gobain Abrasifs Abrasive products with splice marks and automated splice detection
DE102007046520A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Lichtemittierendes Flächenelement und Verfahren zum Herstellen eines lichtemittierenden Flächenelementes
DE102008016830A1 (de) * 2008-03-28 2009-10-15 Smartrac Ip B.V. Verfahren und Vorrichtung zur Applikation eines Chipmoduls
US8430264B2 (en) * 2009-05-20 2013-04-30 The Bergquist Company Method for packaging thermal interface materials
US8205766B2 (en) * 2009-05-20 2012-06-26 The Bergquist Company Method for packaging thermal interface materials
CN102157390B (zh) * 2011-01-25 2013-03-27 日月光半导体（昆山）有限公司 自动去除半导体封装不良品的机台及方法
US20140332940A1 (en) * 2013-05-07 2014-11-13 Sts Semiconductor & Telecommunications Co., Ltd. Quad Flat No-Lead Integrated Circuit Package and Method for Manufacturing the Package
JP6193665B2 (ja) * 2013-07-26 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105323945A (zh) * 2014-07-31 2016-02-10 讯忆科技股份有限公司 智能卡晶片连续条状载板及所用的长条带与形成方法
CN105329850B (zh) * 2015-10-21 2017-03-08 美新半导体（无锡）有限公司 圆片级芯片尺寸封装的测试方法
JP6848244B2 (ja) * 2016-07-27 2021-03-24 日亜化学工業株式会社 発光装置の製造方法
TWI638410B (zh) * 2017-11-14 2018-10-11 蔡宜興 降低封裝基板翹曲的方法及半成品結構
JP7193920B2 (ja) * 2018-03-09 2022-12-21 株式会社ディスコ パッケージ基板の加工方法
JP2021150370A (ja) * 2020-03-17 2021-09-27 キオクシア株式会社 半導体記憶装置
TWI738504B (zh) * 2020-09-11 2021-09-01 頎邦科技股份有限公司 電路板捲帶及其對接方法
CN113212892A (zh) * 2021-05-12 2021-08-06 深圳市奥尼电通有限公司 一种半导体检测编带工艺及系统

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
JPH03104252A (ja) 1989-09-19 1991-05-01 Seiko Epson Corp テープキャリアの製造方法
JP2861304B2 (ja) * 1990-07-06 1999-02-24 松下電器産業株式会社 アウターリードボンディング方法
JPH04124846A (ja) * 1990-09-14 1992-04-24 Nippon Steel Corp テープキャリヤ
JP3104252B2 (ja) 1990-11-22 2000-10-30 日立化成工業株式会社 電子部品封止用エポキシ樹脂成形材料
US5506444A (en) * 1990-12-11 1996-04-09 Sharp Kabushiki Kaisha Tape carrier semiconductor device
KR960006970B1 (ko) * 1993-05-03 1996-05-25 삼성전자주식회사 필름 캐리어 및 그 제조방법
SG68542A1 (en) * 1993-06-04 1999-11-16 Seiko Epson Corp Semiconductor device and manufacturing method thereof
MY126138A (en) * 1993-09-07 2006-09-29 Lintec Corp Tape winding apparatus and tape winding method.
JP2998515B2 (ja) * 1993-09-17 2000-01-11 安藤電気株式会社 測定前後のｔａｂを画像認識するｔａｂ試験装置
JP2852178B2 (ja) * 1993-12-28 1999-01-27 日本電気株式会社 フィルムキャリアテープ
JPH0823160A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp プリント配線板と電子部品の接続方法
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JP3454400B2 (ja) * 1996-02-16 2003-10-06 三井金属鉱業株式会社 繰返しパターンの検査方法
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US5767107A (en) * 1996-09-03 1998-06-16 Basf Corporation Compositions containing gluten and polysaccharides that contain uronic acid residues useful for encapsulating fats, oils and solids
JP3520186B2 (ja) * 1996-09-30 2004-04-19 東芝マイクロエレクトロニクス株式会社 フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置
JPH10116861A (ja) * 1996-10-09 1998-05-06 Texas Instr Japan Ltd キャリアテープ、及びキャリアテープ製造方法
KR100455492B1 (ko) * 1996-10-22 2005-01-13 세이코 엡슨 가부시키가이샤 필름캐리어테이프및그제조방법,테이프캐리어반도체장치어셈블리의제조방법,반도체장치및그제조방법,실장기판및전자기기
DE19717078A1 (de) * 1997-04-23 1998-10-29 Bhs Corr Masch & Anlagenbau Vorrichtung zum Schneiden einer Papierbahn und zum Anbringen eines Klebebandes an der Schnittkante der Papierbahn
US5887343A (en) * 1997-05-16 1999-03-30 Harris Corporation Direct chip attachment method
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置

Also Published As

Publication number Publication date
KR20050024471A (ko) 2005-03-10
KR100509299B1 (ko) 2005-08-18
CN1244028A (zh) 2000-02-09
KR100555337B1 (ko) 2006-02-24
TW535267B (en) 2003-06-01
TW452946B (en) 2001-09-01
US6506980B2 (en) 2003-01-14
KR20000012108A (ko) 2000-02-25
US20030075795A1 (en) 2003-04-24
US6200824B1 (en) 2001-03-13
US20010039076A1 (en) 2001-11-08
JP2000106387A (ja) 2000-04-11
CN1171299C (zh) 2004-10-13

Similar Documents

Publication Publication Date Title
JP3536728B2 (ja) 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
US6555200B2 (en) Method of making semiconductor devices, semiconductor device, circuit board, and electronic apparatus
US6426564B1 (en) Recessed tape and method for forming a BGA assembly
US6448634B1 (en) Tape carrier, semiconductor assembly, semiconductor device and electronic instrument
KR100556240B1 (ko) 반도체 장치 제조방법
US7229018B2 (en) Manufacture of RFID tags and intermediate products therefor
US6808866B2 (en) Process for massively producing tape type flexible printed circuits
JP3626742B2 (ja) テープ型フレクシブルプリント回路の量産方法
JP2003110240A (ja) 複合配線基板及びその製造方法
JP4257534B2 (ja) 半導体装置の製造方法
KR100780172B1 (ko) 탭용 테이프 캐리어
US20220361329A1 (en) Method for Forming Flipped-Conductor-Patch
JP2733359B2 (ja) テストヘッド構造
CN118555765A (zh) 软硬结合电路板的生产工艺及软硬结合电路板
JP2002222895A (ja) 半導体装置およびその製造方法
JPH02307236A (ja) 半導体搭載装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040308

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees