KR100555337B1 - 테이프 캐리어 - Google Patents

테이프 캐리어 Download PDF

Info

Publication number
KR100555337B1
KR100555337B1 KR1020050007118A KR20050007118A KR100555337B1 KR 100555337 B1 KR100555337 B1 KR 100555337B1 KR 1020050007118 A KR1020050007118 A KR 1020050007118A KR 20050007118 A KR20050007118 A KR 20050007118A KR 100555337 B1 KR100555337 B1 KR 100555337B1
Authority
KR
South Korea
Prior art keywords
tape carrier
matrix
mark
tape
bonding
Prior art date
Application number
KR1020050007118A
Other languages
English (en)
Other versions
KR20050024471A (ko
Inventor
하시모토노부아키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050024471A publication Critical patent/KR20050024471A/ko
Application granted granted Critical
Publication of KR100555337B1 publication Critical patent/KR100555337B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00—Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/0007—Disintegrating by knives or other cutting or tearing members which chop material into fragments specially adapted for disintegrating documents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00—Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/0007—Disintegrating by knives or other cutting or tearing members which chop material into fragments specially adapted for disintegrating documents
    • B02C2018/0038—Motor drives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

반도체 장치를 효율적으로 제조하기 위한 테이프 캐리어를 제공하는 것에 있다.
폭방향으로 복수 나열한 본딩부(14)가 길이 방향으로 반복하여 형성되고, 복수행복수열의 본딩부(14)로 이루어지는 매트릭스(13)를 규칙적으로 반복하여 구획하는 인식마크(22)를 갖는 테이프 캐리어(10)를 준비하는 공정과, 테이프 캐리어(10)의 검사 공정과, 검사 공정에서 발견된 테이프 캐리어(10)의 불량 개소(28)를 절단하여 제거하고, 매트릭스(13)의 규칙적인 반복을 유지하는 상태에서 테이프 캐리어(10)를 연결하여 맞추는 공정과, 연결여 맞추는 공정에서 형성된 이음매(21)가 위치하는 매트릭스(13)를 구획하는 이음매 마크(21)를 형성하는 공정을 포함한다.

Description

테이프 캐리어{TAPE CARRIER}
도 1은 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조까지의 공정을 도시한 도면.
도 2는 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조까지의 공정을 도시한 도면.
도 3은 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조까지의 공정을 도시한 도면.
도 4는 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조까지의 공정을 도시한 도면.
도 5는 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조까지의 공정을 도시한 도면.
도 6은 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조까지의 공정을 도시한 도면.
도 7은 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조 후의 공정을 도시한 도면.
도 8A 및 도 8B는 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조 후의 공정을 도시한 도면.
도 9는 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조 후의 공정을 도시한 도면.
도 10은 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조 후의 공정을 도시한 도면.
도 11은 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조 후의 공정을 도시한 도면.
도 12는 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조 후의 공정을 도시한 도면.
도 13은 본 실시예에 따른 반도체 장치가 장착된 회로 기판을 도시한 도면.
도 14는 본 실시예에 따른 반도체 장치가 장착된 회로 기판을 구비하는 전자 기기를 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10 테이프 캐리어 12 기판
13 매트릭스 14 본딩부
16 스프로켓 호일 18 스루홀
20 위치 결정 구멍 21 이음매
22 인식 마크 24 릴
28 불량 개소 30 이방성 도전막
32 반도체 소자 34 전극
38 솔더 볼 50 반도체 장치
본 발명은 테이프 캐리어에 관한 것이다.
최근, 전자 기기의 소형화에 동반하여, CSP(Chip Scale/Size Package)가 적용되도록 하는 소형의 반도체 장치의 수요가 커지고 있다. 이러한 소형의 반도체 장치의 제조에도, TAB(Tape Automated Bonding)기술을 적용할 수 있다. TAB 기술은 테이프 캐리어를 사용하여 릴·투·릴의 공정을 행할 수 있으므로, 반도체 장치의 대량 생산에 적합하다.
그렇지만, TAB 기술은 현재만큼 소형의 반도체 장치를 상정하여 개발된 것이 아니므로, 더욱 개량의 여지가 남아 있다.
예를 들면, 종래의 TAB 기술을 적용하여 제조되는 반도체 장치는 아우터 리드를 외부 전극으로 하지만, CSP에서는 솔더 볼을 외부 전극으로 한다. TAB 기술의 특징을 살리면서, 솔더 볼을 효율적으로 형성하는 방법은 지금까지는 개발되어 있지 않다.
또한, 미세한 배선 패턴이 요구되는 테이프 캐리어의 일부에, 불량이 생기는 경우에는 불량 개소를 베어내어 연결하는 것이 필요하게 된다. 배선 패턴이 밀집한 테이프 캐리어에서는 절단을 배선 패턴상에서 행하지 않으면 안되지만, 이음매에는 연결하기 위한 점착 테이프 등이 형성된다. 그러므로, 이음매에는 반도체 칩의 탑 재나 솔더 볼의 형성을 행할 수 없지만, 릴·투·릴의 공정은 연속적으로 행하여지므로, 이 영역만을 피할 수는 없다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 그 목적은 반도체 장치를 효율적으로 제조하기 위한 테이프 캐리어를 제공하는 것에 있다.
(1) 본 발명에 따른 테이프 캐리어의 제조 방법은, 매트릭스형으로 형성되어지는 본딩부와 적어도 1종류의 인식 마크를 갖는 테이프 캐리어를 검사하는 검사 공정과,
상기 검사 공정에서 발견된 불량 개소가 위치하는 부분을 제거한 후, 상기 테이프 캐리어를 연결하여 맞추는 공정과,
상기 연결하여 맞추는 공정에서 형성된 이음매가 위치하는 매트릭스를 구획하는 이음매 마크를 형성하는 공정을 포함한다.
본 발명에서, 1개의 본딩부에는 1개의 반도체 소자가 접속된다. 본딩부란, 개개의 반도체 소자를 접속하는 부분으로, 예를 들면, 반도체 소자의 전극이 접합되는 랜드와, 외부 전극을 형성하기 위한 랜드와, 이들의 랜드를 접속하는 배선 등을 포함하여도 좋다.
본 발명에 의하면, 테이프 캐리어의 폭방향에, 복수의 본딩부가 나열하여 형성되어 있으므로, 폭방향에 복수의 반도체 소자를 탑재할 수 있고, 반도체 장치를 양산할 수 있다. 또한, 인식 마크에 의해 구획되는 매트릭스마다, 제조 공정을 진행시킬 수 있다.
또한, 본 발명에서는 테이프 캐리어의 검사에 의해 발견된 불량 개소가 절단되고, 다시 연결된다. 그 결과, 테이프 캐리어에는 이음매가 형성되지만, 상기 이음매가 위치하는 매트릭스를, 이음매 마크가 표시한다. 따라서, 이음매 마크로서 구획되는 매트릭스를 제외하고, 그 이후의 공정을 행하면, 이음매에 형성되는 점착 테이프 등에 의해 솔더 볼이 유동하는 것을 방지할 수 있다. 이렇게 해서, 반도체 장치를 효율적으로 양산할 수 있다.
(2) 상기 제조 방법에 있어서,
상기 이음매 마크는 상기 인식 마크를 천공하여 형성하여도 좋다.
(3) 상기 제조 방법에 있어서,
상기 인식 마크는 상기 본딩부와 동일 재료로 동일한 방법으로 동시에 형성되어도 좋다.
이렇게 함으로써, 공정을 늘리지 않고, 간단하게 인식 마크를 형성할 수 있다.
(4) 상기 제조 방법에 있어서,
상기 테이프 캐리어는 형상이 다른 적어도 2종류의 상기 인식 마크를 갖고, 다른 검사 수단에 의해 상기 인식 마크를 검출하여도 좋다.
(5) 본 발명에 따른 반도체 장치의 제조 방법은, 매트릭스형으로 형성된 복수의 본딩부와 적어도 2종류의 인식 마크를 갖는 테이프 캐리어를 검사하는 검사 공정과,
상기 검사 공정에서 발견된 상기 테이프 캐리어의 불량 개소를 제거한 후, 상기 테이프 캐리어를 연결하여 맞추는 공정과,
상기 연결하여 맞추는 공정에서 형성된 이음매가 위치하는 매트릭스를 구획하는 이음매 마크를 형성하는 공정과,
상기 이음매 마크로서 구획된 영역을 제외하고, 상기 복수의 본딩부의 각각에, 복수의 반도체 소자의 각각을 전기적으로 접속하는 공정을 포함한다.
본 발명에 의하면, 테이프 캐리어의 폭방향에, 복수의 본딩부가 나열하여 형성되어 있고, 각각의 본딩부에 반도체 소자를 탑재하므로, 폭방향에 복수의 반도체 소자가 탑재됨으로써, 반도체 장치를 양산할 수 있다.
또한, 인식 마크에 의해 구획되는 매트릭스마다, 제조 공정을 진행시킬 수 있다.
본 발명에서는 테이프 캐리어의 검사에 의해 발견된 불량 개소가 절단되고, 다시 연결된다. 그 결과, 테이프 캐리어에는 이음매가 형성되지만, 이 이음매가 위치하는 매트릭스를, 이음매 마크가 표시한다. 그리고, 이음매 마크로서 구획되는 매트릭스를 제외하고, 각각의 본딩부에 반도체 소자가 탑재된다.
(6) 상기 반도체 장치의 제조 방법에 있어서,
상기 이음매 마크로서 구획된 상기 영역을 제외하고, 각각의 매트릭스마다, 복수의 반도체 소자에 관해서의 복수의 외부 전극을, 동시에 형성하는 공정을 포함하여도 좋다.
이것에 의하면, 각각의 매트릭스마다, 복수의 반도체 소자에 관해서 복수의 외부 전극을 동시에 형성한다. 복수의 반도체 소자에 관해서 외부 전극을 동시에 형성함으로써, 양산성이 향상한다. 또한, 이 공정은 이음매 마크로서 구획되는 영역을 제외하고 행하여진다. 따라서, 이음매에 형성되는 점착 테이프 등에 의해 솔더 볼이 유동하는 것을 방지할 수 있다. 이렇게 해서, 반도체 장치를 효율적으로 양산할 수 있다.
(7) 상기 반도체 장치의 제조 방법에 있어서,
상기 적어도 2종류의 인식 마크는 형상이 다르고, 다른 검사 수단에 의해 상기 인식 마크를 검출하여도 좋다.
(8) 본 발명에 따른 테이프 캐리어는 매트릭스형으로 본딩부가 기판상에 형성되어지는 테이프 캐리어로서,
상기 본딩부를, 복수행 복수열로 규칙적으로 구획하는 인식 마크가 형성되어진다.
본 발명에 의하면, 테이프 캐리어의 폭방향에, 복수의 본딩부가 나열하여 형성되어 있으므로, 폭방향에 복수의 반도체 소자를 탑재할 수 있고, 반도체 장치를 양산할 수 있다. 또한, 인식 마크에 의해 구획되는 매트릭스마다 제조 공정을 진행시킬 수 있다.
(9) 상기 테이프 캐리어에 있어서,
절단된 부분이 접속됨으로써, 이음매가 형성되어지며,
상기 이음매를 갖는 구획 부분에는 이음매 마크가 형성되어도 좋다.
또한, 본 발명에서는 테이프 캐리어의 검사에 의해 발견된 불량 개소가 절단되어 다시 연결되는 등으로 하여, 테이프 캐리어에 이음매가 형성되어 있다. 또한, 이음매가 위치하는 매트릭스를, 이음매 마크가 표시한다. 따라서, 이음매 마크로서 구획되는 매트릭스를 제외하고, 그 이후의 공정을 행하면, 이음매에 형성되는 점착 테이프 등에 의해 솔더 볼이 유동하는 것을 방지할 수 있다. 이렇게 해서, 반도체 장치를 효율적으로 양산할 수 있다.
(10) 상기 테이프 캐리어에 있어서,
상기 이음매 마크는 상기 인식 마크를 천공하여 형성하여도 좋다.
이렇게 함으로써, 이음매 마크를 용이하게 형성할 수 있는 동시에, 인식 마크 및 이음매 마크를 동시에 인식할 수 있다.
(11) 상기 테이프 캐리어에 있어서,
형상이 다른 적어도 2종류의 상기 인식 마크를 갖고, 다른 검사 수단에 의해 상기 인식 마크를 검출할 수 있다.
(12) 본 발명에 따른 반도체 장치는 상기 방법에 의해 제조된다.
(13) 본 발명에 따른 회로 기판은 상기 반도체 장치가 실장된 것이다.
(14) 본 발명에 따른 전자기기는 상기 회로 기판을 갖는다.
(15) 본 발명에 따른 테이프 캐리어 제조 장치는, 복수의 인식 마크를 갖는 테이프 캐리어를 반송하기 위한 반송 수단과, 상기 복수의 인식 마크를 검출하기 위한 복수의 검출 수단을 적어도 갖는 테이프 캐리어 제조 장치에 있어서,
상기 복수의 검출 수단은 다른 검출 방법에 의해 인식 마크를 검출하는 검출장치이다.
(16) 상기 테이프 캐리어 제조 장치에 있어서,
상기 복수의 검출 수단 중의 1개는 광에 의한 검출을 하기 위한 검출 장치이어도 좋다.
(17) 상기 테이프 캐리어 제조 장치에 있어서,
상기 복수의 검출 수단 중의 1개는 화상 처리에 의한 검출을 하기 위한 검출 장치이어도 좋다.
이것에 의하면, 시각적으로 인식할 수 있는 인식 마크에 의해서 인식할 수 있다.
(18) 상기 테이프 캐리어 제조 장치에 있어서,
상기 복수의 검출 수단 중의 1개는 핀에 의한 검출을 하기 위한 검출 장치이어도 좋다.
이것에 의하면, 기계적으로 인식할 수 있는 인식 마크에 의해 인식할 수 있다.
이하, 본 발명의 적합한 실시예에 관해서 도면을 참조하여 설명한다. 본 실시예는 본 발명에 따른 반도체 장치의 제조 방법에 관한 것으로서, 이하, 테이프 캐리어의 제조까지의 공정과, 테이프 캐리어의 제조 후의 공정으로 나누어 설명한다.
(테이프 캐리어의 제조까지의 공정)
도 1 내지 도 6은 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조까지의 공정을 도시한 도면이다.
본 실시예에서는 도 1에 도시된 테이프 캐리어(10)가 사용된다. 도 2는 도 1의 II-II선 단면도이고, 도 3은 도 1의 III-III 선 단면도이다. 또한, 각 도면에서는 설명을 위해 부재의 두께나 크기의 비율이 실제의 것과는 다르지만, 본 발명은 이 비율에 한정되는 것이 아니다.
테이프 캐리어(10)는 길이가 긴 모양 또는 테이프형의 기판(12)과, 기판(12)의 적어도 한쪽면에 형성된 복수의 본딩부(14)로 구성되며, 도시하지 않은 릴에 권취되어져 준비된다. 또한, 테이프 캐리어(10)는 기판(12)에 구리 호일 등의 도전 호일이 접착제로서 붙여진 후, 에칭법 등으로 본딩부(14)가 형성된 3층 테이프라도, 접착제를 사용하지 않은 2층 테이프라도 좋다. 2층 테이프에서는 스퍼터링 등에 의해 기판에 구리 등의 도전성의 막을 피복하고, 이것을 에칭하여 본딩부(14)가 형성되거나, 구리 호일 등의 도전 호일상에 폴리이미드 수지 등의 기판이 되는 니스를 도포하여 경화한 후, 본딩부(14)가 형성된다.
기판(12)은 일반적인 테이프 캐리어에 사용되는 유기계 또는 수지계의 재료로 형성할 수 있지만, 가요성이 있으면 재료는 한정되지 않는다. 가요성은 3층 테이프보다도, 접착제가 없는 2층 테이프가 일반적으로 우수하다. 또한, 가요성을 늘리기 위해서, TAB 등으로 행하여지도록 하여 부분적인 펀칭, 오버행 등을 부가하여도 좋다.
기판(12)에는 폭방향의 양단부에, 길이 방향을 따라 연속적으로 스프로켓 호일(16)이 형성되어 있다. 스프로켓 호일(16)은 테이프 캐리어(10)를 권취하거나 풀어 낼 때에, 도시하지 않은 스프로켓에 맞물리게 되어 있다.
기판(12)에는 도 2에 확대하여 도시된 바와 같이, 스루홀(18)이 형성되어 있다. 통상은 본딩부(14)의 형성면과는 반대의 면(제2 면)에 형성되는 솔더 볼의 일부가 스루홀 중에 들어가고, 본딩부(14)와, 솔더 볼 및 솔더 볼이 노출하는 제2 면과의 전기적 도통이 도모된다. 다른 예에서는 도 2에 도시된 바와 같이, 스루홀(18)의 내면에, 금이나 구리 등의 도전 부재(19)를 도금하고, 개구부에 있어서, 본딩부(14)가 도전 부재(19)에 전기적으로 접속되어 있어도 좋다. 이렇게 함으로써, 기판(12)의 한쪽면에 형성된 본딩부(14)로부터, 스루홀(18)의 도전 부재(19)를 통해 전기적으로 접속을 갖고, 제2 면에 솔더 볼(38)(도 10 참조)을 형성하도록 하여도 좋다. 이것에 동반하여, 제2면측에도, 본딩부 및 솔더 볼을 받아들이는 랜드를 형성한 양면 기판을 채용하여도 좋다.
본딩부(14)는 기판(12)의 폭방향에 복수 형성되며, 또한, 기판(12)의 길이 방향에 반복하여 형성되어 있다. 1개의 본딩부(14)에는 하나의 반도체 소자(32)(도 8a 참조)가 접속된다. 본딩부(14)란, 개개의 반도체 소자(32)를 접속하는 부분인 것으로, 예를 들면, 반도체 소자(32)의 전극(34)이 접합되는 랜드와, 외부 전극(38)(도 1O 참조)을 형성하기 위한 랜드와, 이들의 랜드를 접속하는 배선 등을 포함한다. 또한, 도 1에는 본딩부(14)의 형성 영역만이 도시되어 있고, 상세한 설명은 생략하고 있다. 각각의 본딩부(14)는 개개의 반도체 소자(32)(도 8a 참조)에 대응하여, 배선 패턴 및 랜드가 형성되어 있다. 따라서, 본 실시예에서는 기판(12)의 폭방향에 복수의 본딩부(14)가 형성되어 있으므로, 기판(12)의 폭방향에 복수의 반도체 소자(32)가 탑재된다. 또한, 기판(12)의 길이 방향에 반복하여 본딩부(14) 가 형성되어 있으므로, 기판(12)의 길이 방향에 반복하여 반도체 소자(32)가 탑재된다.
기판(12)에는 도 3에 도시된 바와 같이, 각 본딩부(14)의 위치를 인식하기 위한 위치 결정 구멍(20)이 형성되어 있다. 자세하게는 위치 결정 구멍(20)은 기판(12)의 폭방향에 나열하는 일행의 본딩부(14) 중, 기판(12)의 폭방향의 양 외측에 위치하는 본딩부(14)의 외측에 형성되어 있다. 또한, 본딩부(14)의 2개의 각부 부근에 한쌍의 위치 결정 구멍(20)이 형성되어 있다. 이와 같이 형성된 위치 결정 구멍(20)에 의해서, 기판(12)의 폭방향에 늘어선 일행의 본딩부(14)의 위치를 인식할 수 있다.
기판(12)에는 도 1 에 도시된 바와 같이, 한쌍의 인식 마크(22)가 형성되어 있다. 인식 마크(22)는 복수행 복수열로 늘어선 본딩부(14)로 구성되는 매트릭스(13)를 구획하여 인식할 수 있도록 한다. 본 실시예에서는 기판(12)의 길이 방향으로 4개, 기판(12)의 폭 방향으로 5개인, 4×5개의 본딩부(14)가 매트릭스(13)로 되어 있다. 이 매트릭스(13)를 구획하도록, 한 쌍의 L자형의 인식 마크(22)가 형성되어 있다.
상술한 인식 마크(22)는 시각적(영상적)으로 인식 가능한 것이지만, 검출 장치에 의해서 검출하는 데는 적합하지 않은 경우가 있다. 그 경우에는 기계적으로 인식 가능한 인식 마크(27)를 형성할 수 있다. 예를 들면, 구멍에 의해서, 기계적으로 인식할 수 있는 인식 마크(27)를 형성하여도 좋다. 이 경우, 검출 핀에 의해서 또는 광의 통과에 의해서, 인식 마크(27)의 존재를 검출할 수 있다.
테이프 캐리어 제조 장치는 테이프 캐리어(10)를 반송하기 위한 반송 수단(예를 들면 도 4에 도시된 릴(24))이나, 인식 마크(22)를 화상 처리에 의해 인식하기 위한 검사 장치(예를 들면 카메라(25))나, 인식 마크(27)를 검출하기 위한 핀(29)이나, 인식 마크(27)를 광에 의해 검사 장치(예를 들면 수광 소자(31)) 등을 포함하는 것이 바람직하다.
또한, 한쌍의 인식 마크(22)는 매트릭스(13)를 규칙적으로 반복하여 구획한다. 예를 들면, 한쌍의 인식 마크(22)는 본딩부(14) 중의 기판(12)의 폭방향의 일행을 건너뛰고, 매트릭스(13)를 구획하고 있다. 다시말하면, 한쌍의 인식 마크(22)로서 구획된 매트릭스(13)와, 그 이웃에서 한쌍의 인식 마크(22)로서 구획된 매트릭스(13)와의 사이에는 폭방향 일행의 본딩부(14)가 남게 되어 있다. 이 구획으로부터 벗어난 것은 테이프 캐리어(10) 중의 어느 하나의 폭방향 일행의 본딩부(14)를 기준으로 하여, 길이 방향에 자연수 n×정수 k번째의 폭방향 일행의 본딩부(14)이다. 예를 들면, 도 1에 도시된 본 실시예에서는
k=5
이다. 따라서, 어느 하나의 일행의 본딩부(14)를 기준으로 하여, 길이 방향으로, 5, 10, 15, 20, … 번째의 일행의 본딩부(14)가 한쌍의 인식 마크(22)에 의한 구획으로부터 벗어난다.
이 구획으로부터 벗어난 일행의 본딩부(14) 중의 어느 하나는 절단 영역으로이용할 수 있지만, 본 실시예에서는 특별히 필요한 것이 아니다. 따라서, 일행의 본딩부(14)를 남기지 않고, 매트릭스(13)를 구획하여도 좋다.
또한, 한쌍의 인식 마크(22)로서 구획되는 매트릭스(13)를 구성하는 본딩부(14)의 개수 및 인식 마크(22)의 형상은 임의로 정할 수 있다. 또한, 2층 테이프가 사용되는 경우에는 인식 마크(22)는 본딩부(14)의 형성과 동시에, 본딩부(14)와 같은 재료로 형성할 수 있다.
다음에, 상기 테이프 캐리어(10)는 검사 공정을 거치게 된다. 이 검사 공정에서는 본딩부(14) 등의 불량을 검사한다. 그리고, 다수 제품에 걸쳐 테이프 캐리어의 불량이 발견된 경우, 불량 개소는 절단된다.
도 4는 검사에서 발견된 불량 개소를 절단하는 공정을 도시한 도이다. 동도에 도시된 바와 같이, 테이프 캐리어(10)는 릴(24)에 권취되어 준비되어 있다. 그리고 테이프 캐리어(10)를, 릴(24)로부터 풀어내어, 커터 등의 절단 지그(26)로서 불량 개소(28)를 절단하여 제거한다. 도 5에는 테이프 캐리어(10)로부터 불량 개소(28)가 제거되는 공정이 도시되어 있다. 도 5에 도시된 바와 같이, 2개의 절단 지그를 사용하여 한번에 불량 개소를 제거하여도 좋고, 1개의 절단 지그를 2회 사용하여 불량 개소를 제거하여도 좋다.
이 절단 공정에서는 한쌍의 인식 마크(22)로서 구획된 영역내에서, 테이프 캐리어(10)를 절단하다. 상세하게는 절단된 테이프 캐리어(10)가 다시 연결되었을 때에, 매트릭스(13)의 규칙적인 반복이 유지되는 위치에서 절단을 행한다. 즉, 불량 개소(28)를 제거하기 위해서 2개소에서 테이프 캐리어(10)를 절단했을 때에, 한편의 절단 단부에 가장 가까운 인식 마크(22)와, 다른쪽면의 절단 단부에 가장 가까운 인식 마크(22)로, 상술한 매트릭스(13)를 구획하는 위치에서, 테이프 캐리어 (10)를 절단한다. 더구나, 본 실시예에서는 이웃끼리의 매트릭스(13)간에 일행의 본딩부(14)를 배치시킨다. 이렇게 함으로써, 매트릭스(13)의 규칙적인 반복이 유지되며, 그 후의 규칙적인 공정, 특히 테이프·투·릴의 공정을 행할 수 있다.
다음에, 도 6에 도시된 바와 같이, 절단된 테이프 캐리어(10)를 연결한다. 상세하게는 도 5에 도시된 불량 개소(28)를 제거하여, 절단부끼리를 접속하여, 도시하지 않은 점착 테이프 등을 붙인다. 절단부끼리를 포개지않고 절단 단면끼리를 접촉시켜, 절단부의 앞면과 뒤면의 적어도 어느 한쪽면에 점착 테이프로 붙이면, 테이프 캐리어(10)의 기판(12)의 단차가 생기지 않는다. 일반적으로, 점착 테이프의 붙여진 장소 및 그 부근은 형성 기판으로서 기능하지 않게 된다.
이렇게 해서, 연결된 테이프 캐리어(10)에 의하면, 이음매(21)가 형성되어 있다. 본 실시예에서는 이음매(21)를 쉽게 인식하기 위해서, 이음매 마크(23)를 형성한다. 이음매 마크(23)는 예를 들면 인식 마크(22)를 천공함으로써 형성할 수 있다. 이 경우에는 이음매 마크(23)는 인식 마크(22)의 기능을 겸한다. 또한, 이음매 마크(23)는 절단된 테이프 캐리어(10)가 연결되고 나서 형성하여도 좋지만, 그 전에 형성하여도 좋다. 예를 들면, 도 5에 도시된 바와 같이 테이프 캐리어(10)로부터 불량 개소(28)가 절단 제거된 후, 테이프 캐리어(10)가 연결되기 전에, 이음매 마크(23)를 형성하여도 좋다. 또는, 검사 공정에서, 불량 개소가 발견된 후에 절단 전에, 미리 연결되는 것으로 되는 위치를 파악하여, 이음매 마크(23)를 형성하여도 좋다.
이와 같이, 이음매 마크(23)를 부착함으로써, 이 이음매 마크(23)를 예를 들 면, 광전 센서로 인식시키고, 이후의 공정의 기계에 자동적으로 이음매(21)를 인식시킬 수 있다. 즉, 장착 불능 매트릭스를 인식시킬 수 있다.
또한, 연결된 테이프 캐리어(10)에 있어서, 이음매(21)가 위치하는 매트릭스(13)도 다른 매트릭스(13)와 마찬가지로, 4×5개의 본딩부(14)가 배치되어 있다. 또한, 이웃끼리의 매트릭스(13)간에 1행의 본딩부(14)가 형성되어 있을 뿐이고, 불규칙한 간격이 형성되지 않는다. 즉, 테이프 캐리어(10)는 점착 테이프 등으로 접속된 이음매(21)가 형성되며, 이 이음매(21)의 존재를 나타내는 이음매 마크(23)가 형성되어 있는 점을 제외하고는, 도 1에 도시된 테이프 캐리어(10)와 동일하다.
또한, 테이프 캐리어(10)에는 상술한 2층 또는 3층 테이프 이외에, 양면 배선 테이프, 빌드업 배선 테이프, 유리 에폭시계 테이프 등, 릴로 공급가능한 것이면 어느 것을 사용하여도 좋다. 다시말해서, 테이프의 재료에는 릴로 권취가 가능한 정도의 플렉시블성을 갖는 재료이며 또한 배선 형성이 가능한 재료이면, 어떠한 것이라도 좋다.
(테이프 캐리어의 제조 후의 공정)
다음에, 도 7 내지 도 13은 본 발명에 따른 반도체 장치의 제조 방법에 있어서의 테이프 캐리어의 제조 후의 공정을 도시한 도이다.
우선, 상술한 바와 같이, 검사, 불량 개소(28)(도 5 참조)의 제거 및 재이음이 행하여진 테이프 캐리어(10)에 이방성 도전막을 형성한다.
도 7은 테이프 캐리어에 이방성 도전막을 형성하는 공정을 도시한 도이다. 테이프 캐리어(10)는 도 7에 도시된 바와 같이, 릴(24)에 권취되어 준비되고, 다른 릴(24)로서 권취되도록 되어 있다. 즉, 본 실시예에서는 릴·투·릴의 공정이 적용된다. 그리고, 2개의 릴(24) 사이에서, 이방성 도전막(30)이, 테이프 캐리어(10)에 붙여진다. 이 경우에는 이방성 도전막(30)은 테이프형을 이루어 릴(24)에 권취되어 준비되는 것이 바람직하다. 그리고, 테이프 캐리어(10)에 연속적으로 이방성 도전막(30)을 붙이면 일단 테이프 캐리어(10)를 권취한다.
여기서, 이방성 도전막(30)은 접착제(binder)에 도전 입자(도전 필러)가 분산된 것으로, 분산제가 첨가되는 경우도 있다. 이방성 도전막(30)은 미리 시트형으로 형성되고 나서 테이프 캐리어(10)에 붙여도 좋고, 또는 액상인채로 형성하여도 좋다. 또한, 이방성 도전막(30)의 접착제로서, 열경화성 접착제가 사용되는 경우가 많다. 이방성 도전막(30)은 적어도 각 본딩부(14)상에 형성된다. 또한, 이방성 도전막(30)은 이음매 마크(23)에 의해 이음매(21)가 존재하는 것을 나타내고 있는 매트릭스(13)를 구성하는 본딩부(14)를 피하여 형성하여도 좋다.
다음에, 도 8a에 도시된 바와 같이, 이방성 도전막(30)상에, 복수의 반도체 소자(32)를 탑재한다. 상술된 바와 같이, 테이프 캐리어(10)에는 매트릭스(13)를 구성하는 복수행 복수열로 본딩부(14)가 형성되어 있고, 각 본딩부(14)상에 개개의 반도체 소자(32)를 탑재한다. 단지, 이음매 마크(23)로서 구획된 매트릭스(13)를 구성하는 본딩부(14)상에는 반도체 소자(32)를 탑재하지 않는다.
반도체 소자(32)에는 복수의 전극(34)이 형성되어 있고, 전극(34)이 형성된 면(36)을 이방성 도전막(30)상에 탑재한다. 또한, 본딩부(14)는 전극(34)의 배치에 따른 형상으로 되어 있고, 전극(34)을 위치맞춤하여 반도체 소자(32)를 탑재한다. 그 위치맞춤에는 위치 결정 구멍(20)을 이용할 수 있다. 또한, 본딩부(14)에는 전극(34)에 대응하는 위치에, 다른 부분보다도 폭이 넓은 랜드가 형성되는 것이 바람직하다.
이방성 도전막(30)상에는 반도체 소자(32)를 1개씩 탑재하여도 좋고, 복수의 반도체 소자(32)를 동시에 탑재하여도 좋다. 예를 들면, 매트릭스(13)를 구성하는 복수의 본딩부(14)에 대응하는 개수의 반도체 소자(32)를 동시에 탑재하여도 좋다.
또한, 반도체 소자(32)는 2변에만 전극(34)이 형성된 것이라도, 사방에 전극(34)이 형성된 것이라도 좋다. 전극(34)은 금 또는 땜납 등의 돌기를 Al 패드상에 형성한 것을 사용하는 것이 많지만, 본딩부(14)에 돌기를 형성하거나 또는 본딩부(14)를 에칭하여 돌기를 형성하여도 좋다.
이상의 공정에 의해, 반도체 소자(32)의 전극(34)이 형성된 면(36)과, 구형기판의 본딩부(14)가 형성된 면과의 사이에 이방성 도전막(30)이 개재한다. 반도체 소자(32)를 1개씩 탑재하는 경우라도, 모든 반도체 소자(32)를 탑재 종료하고 나서 다음 공정으로 진행하는 것이 바람직하다. 또한, 이상의 공정을 일단 종료하고, 릴(24)로서 테이프 캐리어(10)를 권취하고 나서, 다음 공정으로 진행하는 것이 바람직하다.
다음에, 도 8b에 도시된 바와 같이, 지그(40)를, 반도체 소자(32)의 전극(34)이 형성된 면(36)과는 반대의 면으로 누르고, 반도체 소자(32)를 본딩부(14)의 방향으로 가압한다. 지그(40)는 도시하지 않은 히터를 내장하고 있어, 반도체 소자(32)를 가열한다. 또한, 도시한 바와 같이, 복수의 반도체 소자(32)를 일괄 압착하 여도 좋고, 각 반도체 소자(32)를 1개씩 압착하여도 좋다.
이렇게 해서, 반도체 소자(32)의 전극(34)과, 본딩부(14)와는, 이방성 도전막(30)의 도전 입자를 통해 전기적으로 도통한다. 본 실시예에 의하면, 이방성 도전막(30)에 의해서 본딩부(14)와 전극(34)을 전기적으로 도통시키는 것과 동시에, 반도체 소자(32)와 기판(12) 사이의 수지 충전을 동시에 행할 수 있으므로, 신뢰성 및 생산성이 우수한 방법으로 반도체 장치를 제조할 수 있다.
또한, 지그(40)에 의해서 반도체 소자(32)가 가열되어 있으므로, 이방성 도전막(30)의 접착제는 적어도 반도체 소자(32)의 면(36)과의 접촉 영역에서 경화한다. 단지, 열경화성 접착제가 사용되는 것이 전제가 된다. 이방성 도전막(30)의 경화 메카니즘이 다르면, 그것에 따른 에너지 인가 수단을 사용하여, 이방성 도전성을 발현시킨다.
도 9는 반도체 소자(32)가 탑재된 테이프 캐리어(10)를 도시한 도면이다. 상기 도면에서, 상술된 바와 같이, 이음매 마크(23)에 의해서 이음매(21)가 위치하는 것을 나타내고 있는 매트릭스(13)를 구성하는 본딩부(14)에는 반도체 소자(32)가 탑재되어 있지 않다. 또한, 이웃끼리의 매트릭스(13)간에서, 기판(12)의 폭방향 일행의 본딩부(14)상에도 반도체 소자(32)가 탑재되어 있지 않다. 이 상태에서, 테이프 캐리어(10)를 릴(24)에 권취하여 다음 공정으로 진행한다.
이 공정에서는 재이음이 행하여진 장소에는 공정 검사용으로서, 반도체 소자를 장착하는 것으로 하여도 좋고, 그 장소 전부를 불량 개소로 하여, 반도체 소자를 장착하지 않거나, 또는 모두 불량의 반도체 소자를 장착하는 것으로 하여도 좋 다. 어쨌든, 미리 이음매 마크(23)를 검출하는 수단을 준비하고, 이 이음매 마크(23)를 검출하면 어떻게 할것인가의 순서를 정해둔다.
다음에, 도 10에 도시된 바와 같이, 테이프 캐리어(10)에 외부 전극을 형성한다. 외부 전극으로서 솔더 볼(38)이 사용된다. 솔더 볼(38)은 테이프 캐리어(10)의 기판(12)에 있어서의 본딩부(14)와는 반대측면에서, 스루홀(18)상에 탑재되어, 스루홀(18)의 내면에 형성된 도전 부재(19)에 전기적으로 접속된다. 이 경우에는 위치 결정 구멍(20)을 이용하여 솔더 볼(38)의 위치 맞춤을 행할 수 있다. 또한, 테이프 캐리어(10)에는 도전 부재(19)에 접속되는 랜드를, 솔더 볼(38)이 탑재되는 면에 형성하여도 좋다.
본 실시예에서는 도 9에 도시된 인식 마크(22)로서 구획된 매트릭스(13)와, 대응하는 복수의 반도체 소자(32)에 관해서, 동시에 솔더 볼(38)을 탑재한다. 즉, 매트릭스(13)를 구성하는 4×5개의 본딩부(14)에 관해서의 모든 솔더 볼(38)을, 동시에 탑재한다. 이렇게 함으로써, 솔더 볼(38)의 탑재에 요하는 시간을 단축하여, 양산성을 향상할 수 있다.
이와 같이 본 실시예에서는 매트릭스(13)를 단위로 하여, 솔더 볼(38)을 탑재하지만, 도 9에 도시된 이음매(21)의 위는 점착 테이프 등이 존재하기 때문에, 솔더 볼(38)을 탑재할 수 없다. 이 이음매(21)의 부근만을 피하여 솔더 볼(38)을 탑재하는 것도 고려할 수 있지만, 그 경우에는 매트릭스(13)를 단위로 하여 공정을 처리할 수 없다.
그래서, 본 실시예에서는 이음매(21)의 위치하는 매트릭스(13)에 관해서는 이음매 마크(23)를 검출하는 수단을 공정중에 준비하여, 이음매(21)의 위치하는 본딩부(14) 뿐만아니라, 그 매트릭스(13)의 전체에 솔더 볼을 탑재하지 않는다. 즉, 도 9에 도시된 이음매 마크(23)로서 구획된 매트릭스(13)에 관해서는 솔더 볼(38)을 탑재하지 않는다. 그리고, 이음매(21)의 위치하는 매트릭스(13)를 제외한 매트릭스(13)에 관해서, 솔더 볼(38)을 탑재한다. 이렇게 함으로써, 이음매(21)에 형성된 점착 테이프 등의 위에, 솔더 볼(38)을 탑재하는 것을 피할 수 있다. 그 결과, 솔더 볼(38)이 다른 부분에 흘러 본딩부(14)를 쇼트시키는 것을 방지할 수 있다.
또한, 외부 전극으로서, 솔더 볼(38)의 대신에, 예를 들면 인쇄법에 의해 크림 땜납을 형성할 수 있다.
이렇게 해서, 외부 전극으로서의 솔더 볼(38)이 형성된 테이프 캐리어(10)는 릴(24)에 권취되어 다음 공정으로 진행한다. 또한, 필요에 따라서, 솔더 볼(38)의 형성 후, 세정, 마킹 및 경화를 행한다. 이들의 공정에서도, 필요에 따라 위치 결정 구멍(20)을 이용하여 위치 맞춤을 행할 수 있다.
이상의 공정의 결과, 도 11에 도시된 바와 같이, 테이프 캐리어(10)에는 각 본딩부(14)마다 반도체 소자(32)가 탑재되어 있다. 또한, 반도체 소자(32)의 전극(34)과 본딩부(14)가 이방성 도전막(30)을 통해 전기적으로 접속되어 있다. 기판(12)에 있어서의 본딩부(14)와는 반대측면에, 스루홀(18)의 내면의 도전 부재(19)를 통해 본딩부(14)에 전기적으로 접속되는 솔더 볼(38)이 형성되어 있다. 따라서, 복수행 복수열의 반도체 소자(32)의 각각에 관해서, 전극(34)에 전기적으로 접속되는 솔더 볼(38)을 갖는다. 따라서, 각 반도체 소자(32)마다, 반도체 장치가 구 성되어 있다. 따라서, 개개의 반도체 소자(32)마다, 테이프 캐리어(10)를 개개의 조각으로 천공하면, 이 개개의 조각이 완성품으로서의 반도체 장치가 된다. 테이프 캐리어(10)를 천공했을 때에는 위치 결정 구멍(20)을 이용하여, 위치 맞춤을 행할 수 있다.
도 12는 테이프 캐리어(10)를 개개의 조각으로 천공하는 공정을 도시한 도면이다. 상기 도면에 있어서, 기판(12)에 있어서의 각 반도체 소자(32)의 주위를, 고정칼 등의 고정 지그(44)를 끼워 고정하고 있다. 그리고, 가동칼 등의 가동 지그(46)로서, 반도체 소자(32)의 주위를 천공한다. 이렇게 해서, 개개의 조각 즉, 반도체 장치(50)가 얻어진다.
각 반도체 장치(50)에 대하여, 필요에 따라서, 외관 검사, 전기 특성의 검사, 번인 등을 행한다.
본 실시예에 의하면, 이방성 도전막(30)에 의해서 본딩부(14)와 전극(34)을 전기적으로 도통시키므로, 신뢰성 및 생산성이 우수한 방법으로 반도체 장치(50)를 제조할 수 있다. 또한, 테이프 캐리어(10)의 폭방향에는 복수의 본딩부(14)가 나열하여 형성되고, 각 본딩부(14)마다 반도체 소자(32)가 접속된다. 따라서, 매트릭스형으로 복수의 반도체 소자(32)가 탑재되므로, 본 실시예는 반도체 장치(50)의 양산에 적합하다.
테이프 캐리어(10)는 릴(24)에 권취되어 준비되고, 이방성 도전막(30)의 접착, 반도체 소자(32)의 탑재 및 압압, 외부 전극(38)의 형성, 개개의 조각에 대한 천공이 릴·투·릴로 행하여진다. 또한, 이러한 모든 공정을 릴·투·릴로 행하는 것은 아니고, 어느 하나의 시점에서, 테이프 캐리어(10)를 구형 기판에 절단하여도 좋다. 절단 시기는 예를 들면, 이방성 도전막(30)을 형성한 후에 반도체 소자(32)를 탑재하기 전, 반도체 소자(32)를 탑재한 후에 반도체 소자(32)를 압압하기 전, 반도체 소자(32)를 압압한 후로 솔더 볼(38)을 탑재하기 전, 솔더 볼(39)을 탑재한 후에 개개의 조각으로 천공하기 전의 어느 하나의 시점이라도 좋다. 구형 기판에 대한 절단 위치로서, 이웃끼리의 매트릭스(13)간에 형성된 폭방향 1행의 본딩부(14)상을 선택하여도 좋다.
또한, 본 실시예에 의하면, 인식 마크(22)에 의해서 구획되는 매트릭스(13)마다, 제조 공정을 진행시킬 수 있다. 예를 들면, 각각의 매트릭스(13)마다, 복수의 반도체 소자(32)에 관해서 복수의 솔더 볼(38)을 동시에 형성할 수 있다. 복수의 반도체 소자(32)에 관해서 솔더 볼(38)을 동시에 형성함으로써, 양산성이 향상한다. 또한, 이 공정에서도, 이음매 마크(23)를 검출하는 수단을 준비하여, 이음매 마크(23)로서 구획되는 매트릭스(13)를 제외하고 행하여진다. 따라서, 이음매(21)에 형성되는 점착 테이프 등에 의해 솔더 볼(38)이 유동하는 것을 방지할 수 있다. 이렇게 해서, 반도체 장치(50)를 효율적으로 양산할 수 있다.
도 13에는 상술한 실시예에 따른 방법에 의해서 제조된 반도체 장치(1100)를 장착한 회로 기판(1000)이 도시되어 있다. 회로 기판(1000)에는 예를 들면 유리 엑폭시 기판 등의 유기계 기판을 사용하는 것이 일반적이다. 회로 기판(100O)에는 예를 들면 구리로 이루어진 본딩부가 원하는 회로가 되도록 형성되어 있다. 그리고, 본딩부와 반도체 장치(1100)의 외부 전극을 기계적으로 접속함으로써 이들의 전기 적 도통이 도모된다.
반도체 장치(1100)는 실장 면적을 베어칩으로 장착하는 면적에까지 작게 할 수 있으므로, 이 회로 기판(1000)을 전자 기기에 사용하면 전자 기기 자체의 소형화를 꾀할 수 있다. 또한, 동일 면적내에 있어서는 보다 실장 면적을 확보할 수 있어, 고기능화를 꾀하는 것도 가능하다.
그리고, 이 회로 기판(1000)을 구비하는 전자 기기로서, 도 14에는 노트형 퍼스널 컴퓨터(1200)가 도시되어 있다.
또한, 능동 부품이거나 수동 부품이거나를 막론하고, 각종 면실장용의 전자 부품에 본 발명을 응용할 수 있다. 전자 부품으로서, 예를 들면, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 더미스터, 배리스터, 볼륨 또는 퓨즈 등이 있다.

Claims (4)

  1. 삭제
  2. 매트릭스형으로 본딩부가 기판상에 형성되는 테이프 캐리어로서,
    상기 본딩부를 복수행 복수열로 규칙적으로 구획하는 인식 마크가 형성되고,
    절단된 부분이 접속됨으로써, 이음매가 형성되며,
    상기 이음매를 갖는 구획 부분에는 이음매 마크가 형성된, 테이프 캐리어.
  3. 제 2 항에 있어서,
    상기 이음매 마크는 상기 인식 마크를 천공하여 형성되는, 테이프 캐리어.
  4. 제 2 항 또는 제 3 항에 있어서,
    형상이 다른 적어도 2종류의 상기 인식 마크를 갖고, 다른 검사 수단에 의해 상기 인식 마크를 검출하는, 테이프 캐리어.
KR1020050007118A 1998-07-31 2005-01-26 테이프 캐리어 KR100555337B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP23034298 1998-07-31
JPJP-P-1998-00230342 1998-07-31
JPJP-P-1999-00158279 1999-06-04
JP15827999A JP3536728B2 (ja) 1998-07-31 1999-06-04 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0031345A Division KR100509299B1 (ko) 1998-07-31 1999-07-30 반도체 장치 및 테이프 캐리어의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050024471A KR20050024471A (ko) 2005-03-10
KR100555337B1 true KR100555337B1 (ko) 2006-02-24

Family

ID=26485452

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-1999-0031345A KR100509299B1 (ko) 1998-07-31 1999-07-30 반도체 장치 및 테이프 캐리어의 제조 방법
KR1020050007118A KR100555337B1 (ko) 1998-07-31 2005-01-26 테이프 캐리어

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-1999-0031345A KR100509299B1 (ko) 1998-07-31 1999-07-30 반도체 장치 및 테이프 캐리어의 제조 방법

Country Status (5)

Country Link
US (3) US6200824B1 (ko)
JP (1) JP3536728B2 (ko)
KR (2) KR100509299B1 (ko)
CN (1) CN1171299C (ko)
TW (2) TW535267B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
WO2000054323A1 (fr) * 1999-03-11 2000-09-14 Seiko Epson Corporation Substrat de cablage flexible, bande porte-puce, dispositif a semiconducteur de type bandes, dispositif a semiconducteur, procede de fabrication d'un dispositif a semiconducteur, carte de circuit imprime, et appareil electronique
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
JP3544895B2 (ja) * 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US7952373B2 (en) * 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
AU2001268630A1 (en) * 2000-06-20 2002-01-02 Nanonexus, Inc. Systems for testing integraged circuits during burn-in
JP4475761B2 (ja) * 2000-07-26 2010-06-09 日本テキサス・インスツルメンツ株式会社 半導体パッケージ用絶縁フィルム及びその製造方法
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP2002190674A (ja) * 2000-12-21 2002-07-05 Sony Chem Corp 多層フレキシブル配線板の製造方法
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
US6894374B2 (en) * 2001-07-19 2005-05-17 Texas Instruments Incorporated Semiconductor package insulation film and manufacturing method thereof
US6977436B2 (en) * 2002-02-14 2005-12-20 Macronix International Co. Ltd. Semiconductor packaging device
US6570263B1 (en) * 2002-06-06 2003-05-27 Vate Technology Co., Ltd. Structure of plated wire of fiducial marks for die-dicing package
JP3716413B2 (ja) * 2003-06-13 2005-11-16 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープの検査装置および検査方法
US7935892B2 (en) * 2005-04-14 2011-05-03 Panasonic Corporation Electronic circuit device and method for manufacturing same
KR101136444B1 (ko) * 2006-06-07 2012-04-19 브이 테크놀로지 씨오. 엘티디 노광 방법 및 노광 장치
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP4386929B2 (ja) * 2007-04-09 2009-12-16 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
WO2009018012A1 (en) * 2007-07-27 2009-02-05 Saint-Gobain Abrasives, Inc. Automated detection of characteristics of abrasive products during use
DE102007046520A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Lichtemittierendes Flächenelement und Verfahren zum Herstellen eines lichtemittierenden Flächenelementes
DE102008016830A1 (de) * 2008-03-28 2009-10-15 Smartrac Ip B.V. Verfahren und Vorrichtung zur Applikation eines Chipmoduls
US8205766B2 (en) * 2009-05-20 2012-06-26 The Bergquist Company Method for packaging thermal interface materials
US8430264B2 (en) * 2009-05-20 2013-04-30 The Bergquist Company Method for packaging thermal interface materials
CN102157390B (zh) * 2011-01-25 2013-03-27 日月光半导体（昆山）有限公司 自动去除半导体封装不良品的机台及方法
US20140332940A1 (en) * 2013-05-07 2014-11-13 Sts Semiconductor & Telecommunications Co., Ltd. Quad Flat No-Lead Integrated Circuit Package and Method for Manufacturing the Package
JP6193665B2 (ja) * 2013-07-26 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105323945A (zh) * 2014-07-31 2016-02-10 讯忆科技股份有限公司 智能卡晶片连续条状载板及所用的长条带与形成方法
CN105329850B (zh) * 2015-10-21 2017-03-08 美新半导体（无锡）有限公司 圆片级芯片尺寸封装的测试方法
JP6848244B2 (ja) * 2016-07-27 2021-03-24 日亜化学工業株式会社 発光装置の製造方法
TWI638410B (zh) * 2017-11-14 2018-10-11 蔡宜興 降低封裝基板翹曲的方法及半成品結構
JP7193920B2 (ja) * 2018-03-09 2022-12-21 株式会社ディスコ パッケージ基板の加工方法
JP2021150370A (ja) * 2020-03-17 2021-09-27 キオクシア株式会社 半導体記憶装置
TWI738504B (zh) 2020-09-11 2021-09-01 頎邦科技股份有限公司 電路板捲帶及其對接方法
CN113212892A (zh) * 2021-05-12 2021-08-06 深圳市奥尼电通有限公司 一种半导体检测编带工艺及系统

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
JPH03104252A (ja) 1989-09-19 1991-05-01 Seiko Epson Corp テープキャリアの製造方法
JP2861304B2 (ja) * 1990-07-06 1999-02-24 松下電器産業株式会社 アウターリードボンディング方法
JPH04124846A (ja) * 1990-09-14 1992-04-24 Nippon Steel Corp テープキャリヤ
JP3104252B2 (ja) 1990-11-22 2000-10-30 日立化成工業株式会社 電子部品封止用エポキシ樹脂成形材料
US5506444A (en) * 1990-12-11 1996-04-09 Sharp Kabushiki Kaisha Tape carrier semiconductor device
KR960006970B1 (ko) * 1993-05-03 1996-05-25 삼성전자주식회사 필름 캐리어 및 그 제조방법
SG68542A1 (en) * 1993-06-04 1999-11-16 Seiko Epson Corp Semiconductor device and manufacturing method thereof
MY112708A (en) * 1993-09-07 2001-08-30 Lintec Corp Tape winding apparatus and tape
JP2998515B2 (ja) * 1993-09-17 2000-01-11 安藤電気株式会社 測定前後のｔａｂを画像認識するｔａｂ試験装置
JP2852178B2 (ja) * 1993-12-28 1999-01-27 日本電気株式会社 フィルムキャリアテープ
JPH0823160A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp プリント配線板と電子部品の接続方法
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JP3454400B2 (ja) * 1996-02-16 2003-10-06 三井金属鉱業株式会社 繰返しパターンの検査方法
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US5767107A (en) * 1996-09-03 1998-06-16 Basf Corporation Compositions containing gluten and polysaccharides that contain uronic acid residues useful for encapsulating fats, oils and solids
JP3520186B2 (ja) * 1996-09-30 2004-04-19 東芝マイクロエレクトロニクス株式会社 フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置
JPH10116861A (ja) * 1996-10-09 1998-05-06 Texas Instr Japan Ltd キャリアテープ、及びキャリアテープ製造方法
CN1148793C (zh) * 1996-10-22 2004-05-05 精工爱普生株式会社 薄膜载带、半导体装置和组件、及其制法、封装基板和电子设备
DE19717078A1 (de) * 1997-04-23 1998-10-29 Bhs Corr Masch & Anlagenbau Vorrichtung zum Schneiden einer Papierbahn und zum Anbringen eines Klebebandes an der Schnittkante der Papierbahn
US5887343A (en) * 1997-05-16 1999-03-30 Harris Corporation Direct chip attachment method
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置

Also Published As

Publication number Publication date
KR100509299B1 (ko) 2005-08-18
CN1244028A (zh) 2000-02-09
US6506980B2 (en) 2003-01-14
US20030075795A1 (en) 2003-04-24
US20010039076A1 (en) 2001-11-08
JP3536728B2 (ja) 2004-06-14
CN1171299C (zh) 2004-10-13
KR20050024471A (ko) 2005-03-10
TW452946B (en) 2001-09-01
KR20000012108A (ko) 2000-02-25
JP2000106387A (ja) 2000-04-11
TW535267B (en) 2003-06-01
US6200824B1 (en) 2001-03-13

Similar Documents

Publication Publication Date Title
KR100555337B1 (ko) 테이프 캐리어
US6426564B1 (en) Recessed tape and method for forming a BGA assembly
KR100395188B1 (ko) 반도체장치 및 그 제조방법과 전자기기
US6861764B2 (en) Wiring substrate having position information
KR100556240B1 (ko) 반도체 장치 제조방법
JPH11191577A (ja) テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
US7229018B2 (en) Manufacture of RFID tags and intermediate products therefor
US20030207211A1 (en) Process for massively producing tape type flexible printed circuits
JPH0785486B2 (ja) パッケージング
KR100354203B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프 형상 반도체장치, 반도체 장치 및 그의 제조방법, 회로 기판 및 전자기기
JP4257534B2 (ja) 半導体装置の製造方法
KR100780172B1 (ko) 탭용 테이프 캐리어
JP2555916B2 (ja) フィルムキャリヤ半導体装置
JPH083510B2 (ja) フィルムキャリア半導体装置の電気選別装置
JPH11298110A (ja) 電子部品の実装方法及びその実装構造
JPH04206749A (ja) 搬送テープ及びその製造方法
JPS59202683A (ja) 薄型回路基板の形成方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee