JP2555916B2 - フィルムキャリヤ半導体装置 - Google Patents
フィルムキャリヤ半導体装置Info
- Publication number
- JP2555916B2 JP2555916B2 JP3161255A JP16125591A JP2555916B2 JP 2555916 B2 JP2555916 B2 JP 2555916B2 JP 3161255 A JP3161255 A JP 3161255A JP 16125591 A JP16125591 A JP 16125591A JP 2555916 B2 JP2555916 B2 JP 2555916B2
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- lead
- semiconductor chip
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
フィルムキャリヤ半導体装置に関する。
フィルムキャリヤ半導体装置に関する。
【０００２】
【従来の技術】従来のフィルムキャリヤ半導体装置は、
図７及び図８に示す如く、搬送及び位置決め用のスプロ
ケットホール１ａと半導体チップ２ａが入る開孔部であ
るデバイスホール３ａを有するポリイミド等の絶縁フィ
ルム上に銅等の金属箔を接着し、金属箔をエッチング等
により所望の形状のリード４ａと電気選別のためのパッ
ド５ａとを形成したフィルムキャリヤテープ６ａと、あ
らかじめ電極端子上に金属突起物であるバンプ７ａを設
けた半導体チップ２ａとを準備し、フィルムキャリヤテ
ープのリード４ａと半導体チップのバンプ７ａとを熱圧
着法又は共晶法等によりインナーリードボンディング
（以下ＩＬＢ）し、フィルムキャリヤテープの状態で電
気選別用パッド５ａ上に接触子を接触させて電気選別や
バイアス試験を実施することにより製造される半導体装
置である。ここで、リード４ａの変形防止用として絶縁
フィルムの枠であるサスペンダー８ａをあらかじめフィ
ルムキャリヤテープに設ける事や、信頼性向上及び機械
的保護の為図９に示すように樹脂をポッティングして樹
脂封止を行う場合もある。
図７及び図８に示す如く、搬送及び位置決め用のスプロ
ケットホール１ａと半導体チップ２ａが入る開孔部であ
るデバイスホール３ａを有するポリイミド等の絶縁フィ
ルム上に銅等の金属箔を接着し、金属箔をエッチング等
により所望の形状のリード４ａと電気選別のためのパッ
ド５ａとを形成したフィルムキャリヤテープ６ａと、あ
らかじめ電極端子上に金属突起物であるバンプ７ａを設
けた半導体チップ２ａとを準備し、フィルムキャリヤテ
ープのリード４ａと半導体チップのバンプ７ａとを熱圧
着法又は共晶法等によりインナーリードボンディング
（以下ＩＬＢ）し、フィルムキャリヤテープの状態で電
気選別用パッド５ａ上に接触子を接触させて電気選別や
バイアス試験を実施することにより製造される半導体装
置である。ここで、リード４ａの変形防止用として絶縁
フィルムの枠であるサスペンダー８ａをあらかじめフィ
ルムキャリヤテープに設ける事や、信頼性向上及び機械
的保護の為図９に示すように樹脂をポッティングして樹
脂封止を行う場合もある。
【０００３】上記のようなフィルムキャリヤ半導体装置
を実装する場合はリード４ａを所望の長さに切断し、つ
いで、図１０に示すように、例えばプリント基板１１ａ
に接着剤１０ａにより半導体チップ２ａを固着後、リー
ド４ａをプリント基板上のボンディングパッド１２ａに
アウターリードボンディング（以下ＯＬＢ）して実施す
ることができる。
を実装する場合はリード４ａを所望の長さに切断し、つ
いで、図１０に示すように、例えばプリント基板１１ａ
に接着剤１０ａにより半導体チップ２ａを固着後、リー
ド４ａをプリント基板上のボンディングパッド１２ａに
アウターリードボンディング（以下ＯＬＢ）して実施す
ることができる。
【０００４】これらのフィルムキャリヤ半導体装置はボ
ンディングがリード数と無関係に一度で可能である為ス
ピードが速いこと、フィルムキャリヤテープを使用する
ため作業の自動化が容易である等の利点を有している。
ンディングがリード数と無関係に一度で可能である為ス
ピードが速いこと、フィルムキャリヤテープを使用する
ため作業の自動化が容易である等の利点を有している。
【０００５】
【発明が解決しようとする課題】上述した従来のフィル
ムキャリヤ半導体装置は、電気選別やバイアス試験を行
う為の電気選別用パッドがデバイスホール及びサスペン
ダーの外側に形成されており、プリント基板等に実装す
る場合にはリードを電気選別用パッドの手前で切断し、
ＯＬＢを行う。その為、実装後不良となってリペアされ
たフィルムキャリヤ半導体装置を電気的に解析する場合
も選別パッドがない為、非常に困難となるという問題点
があった。
ムキャリヤ半導体装置は、電気選別やバイアス試験を行
う為の電気選別用パッドがデバイスホール及びサスペン
ダーの外側に形成されており、プリント基板等に実装す
る場合にはリードを電気選別用パッドの手前で切断し、
ＯＬＢを行う。その為、実装後不良となってリペアされ
たフィルムキャリヤ半導体装置を電気的に解析する場合
も選別パッドがない為、非常に困難となるという問題点
があった。
【０００６】
【課題を解決するための手段】本発明のフィルムキャリ
ヤ半導体装置は搬送用及び位置決め用のスプロケットホ
ール、半導体チップが入るデバイスホール及びデバイス
ホール内に一端を突出させ、かつ他端に電気選別用パッ
ドを形成したリード有し、また前記デバイスホール内に
突出しているリードをあらかじめ電極端子上に金属突起
物であるバンプを設けた半導体チップとがボンディング
されているフィルムキャリヤ半導体装置において、絶縁
フィルムが半導体チップ上のバンプと接続しているリー
ド先端部分及びその内側に残されており、絶縁フィルム
の半導体チップと向い合う面と反対の面に電気テスト用
パッド及び配線パターンが形成されており、半導体チッ
プ上のバンプと接続されたリード先端部と電気的に導通
していることを有している。
ヤ半導体装置は搬送用及び位置決め用のスプロケットホ
ール、半導体チップが入るデバイスホール及びデバイス
ホール内に一端を突出させ、かつ他端に電気選別用パッ
ドを形成したリード有し、また前記デバイスホール内に
突出しているリードをあらかじめ電極端子上に金属突起
物であるバンプを設けた半導体チップとがボンディング
されているフィルムキャリヤ半導体装置において、絶縁
フィルムが半導体チップ上のバンプと接続しているリー
ド先端部分及びその内側に残されており、絶縁フィルム
の半導体チップと向い合う面と反対の面に電気テスト用
パッド及び配線パターンが形成されており、半導体チッ
プ上のバンプと接続されたリード先端部と電気的に導通
していることを有している。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例の平面図、図２は
図１の断面図を示したものである。又、図３は本発明の
実装状態を示した断面図である。
図１の断面図を示したものである。又、図３は本発明の
実装状態を示した断面図である。
【０００９】フィルムキャリヤテープ６ｂにはスプロケ
ットホール１ｂと所望の形状のリード４ｂ及びデバイス
ホール３ｂの外側には電気選別用パッド５ｂが設けられ
ている。本発明では、７５μｍまたは１２５μｍ厚のポ
リイミド等からなる絶縁フィルムがリード先端部及びそ
の内側にあらかじめ設けられており、その絶縁フィルム
はリード形成面の裏面に２００〜５００μｍ角の電気テ
スト用パッド１３ｂが形成されており、スルーホール１
４ｂを介してリード先端部と電気的に導通している。
ットホール１ｂと所望の形状のリード４ｂ及びデバイス
ホール３ｂの外側には電気選別用パッド５ｂが設けられ
ている。本発明では、７５μｍまたは１２５μｍ厚のポ
リイミド等からなる絶縁フィルムがリード先端部及びそ
の内側にあらかじめ設けられており、その絶縁フィルム
はリード形成面の裏面に２００〜５００μｍ角の電気テ
スト用パッド１３ｂが形成されており、スルーホール１
４ｂを介してリード先端部と電気的に導通している。
【００１０】フィルムキャリヤテープ６ｂ上のリード４
ｂと半導体チップ２ｂの電極端子７ｂとを位置合わせし
た後、ボンディングツールによりリード４ｂと電極端子
７ｂとをＩＬＢする（図１、図２）。本発明のフィルム
キャリヤ半導体装置は、シリコン樹脂等のポッティング
による樹脂封止、リード切断、リード成形後、図３に示
すように、プリント基板１１ｂ上のボンディングパッド
１２ｂにＯＬＢして実装される。又、図４のように、絶
縁フィルム上のリード形成面のリード先端部に電気テス
ト用パッド１３ｂを設け半導体チップをフェイスアップ
でＩＬＢしてもよい。
ｂと半導体チップ２ｂの電極端子７ｂとを位置合わせし
た後、ボンディングツールによりリード４ｂと電極端子
７ｂとをＩＬＢする（図１、図２）。本発明のフィルム
キャリヤ半導体装置は、シリコン樹脂等のポッティング
による樹脂封止、リード切断、リード成形後、図３に示
すように、プリント基板１１ｂ上のボンディングパッド
１２ｂにＯＬＢして実装される。又、図４のように、絶
縁フィルム上のリード形成面のリード先端部に電気テス
ト用パッド１３ｂを設け半導体チップをフェイスアップ
でＩＬＢしてもよい。
【００１１】従来リード切断後はフィルムキャリヤ半導
体装置がフィルムキャリヤテープ上の電気選別用パッド
を切り離されてしまう。その為実装後不良となり、リペ
アされたフィルムキャリヤ半導体装置の電気的な解析が
困難であったが、本実施例では絶縁フィルムがリード先
端部及びその内側にあらかじめ設けられており、その絶
縁フィルムにはリード形成面の裏面に電気テスト用パッ
ドが形成されており、スルーホールを介してリード先端
部と電気的に導通している。このため、不良となりプリ
ント基板から切り離されたフィルムキャリヤ半導体装置
単体を電気的に解析する場合、図５に示すように、接触
端子１５ｂを電気テスト用パッド１３ｂに接触すること
により半導体チップ２ｂの不良原因を解析できるという
利点を持つ。
体装置がフィルムキャリヤテープ上の電気選別用パッド
を切り離されてしまう。その為実装後不良となり、リペ
アされたフィルムキャリヤ半導体装置の電気的な解析が
困難であったが、本実施例では絶縁フィルムがリード先
端部及びその内側にあらかじめ設けられており、その絶
縁フィルムにはリード形成面の裏面に電気テスト用パッ
ドが形成されており、スルーホールを介してリード先端
部と電気的に導通している。このため、不良となりプリ
ント基板から切り離されたフィルムキャリヤ半導体装置
単体を電気的に解析する場合、図５に示すように、接触
端子１５ｂを電気テスト用パッド１３ｂに接触すること
により半導体チップ２ｂの不良原因を解析できるという
利点を持つ。
【００１２】本発明の実施例２について図６を用いて説
明する。
明する。
【００１３】フィルムキャリヤテープ６ｃ上には実施例
１と同様にスプロケットホール１ｃと所望の形状のリー
ド４ｃ及び電気選別用パッド５ｃが設けられている。ま
た、ポリイミド等からなる絶縁フィルムがリード先端部
及びその内側にあらかじめ設けられており、その絶縁フ
ィルムはリード形成面の裏面に電気テスト用パッド１３
ｃが形成されており、スルーホール１４ｃを介してリー
ド先端部と電気的に導通している。また、半導体チップ
２ｃの電源パッド又はグランドパッドと導通している電
気テスト用パッド１３ｃは配線パターンにより電気的に
接続されている。
１と同様にスプロケットホール１ｃと所望の形状のリー
ド４ｃ及び電気選別用パッド５ｃが設けられている。ま
た、ポリイミド等からなる絶縁フィルムがリード先端部
及びその内側にあらかじめ設けられており、その絶縁フ
ィルムはリード形成面の裏面に電気テスト用パッド１３
ｃが形成されており、スルーホール１４ｃを介してリー
ド先端部と電気的に導通している。また、半導体チップ
２ｃの電源パッド又はグランドパッドと導通している電
気テスト用パッド１３ｃは配線パターンにより電気的に
接続されている。
【００１４】この実施例では第１の実施例と同様に実装
後不良となったフィルムキャリヤ半導体装置がリペアさ
れた後接触端子を用いて半導体チップの不良原因を容易
に解析できるという効果を持っており、更に、電源パッ
ド又はグランドパッドを導通している電気テスト用パッ
ド同志が電気的に接続されている事により、フィルムキ
ャリヤ半導体装置の配線抵抗を小さくすることができる
という効果がある。
後不良となったフィルムキャリヤ半導体装置がリペアさ
れた後接触端子を用いて半導体チップの不良原因を容易
に解析できるという効果を持っており、更に、電源パッ
ド又はグランドパッドを導通している電気テスト用パッ
ド同志が電気的に接続されている事により、フィルムキ
ャリヤ半導体装置の配線抵抗を小さくすることができる
という効果がある。
【００１５】
【発明の効果】以上説明したように本発明のフィルムキ
ャリヤ半導体装置は、絶縁フィルムが半導体チップ上の
バンプと接続しているリード先端部分及びその内側に残
されており、絶縁フィルムの半導体チップと向い合う面
と反対の面に電気テストパッド及び配線パターンが形成
されており、半導体チップ上のバンプと接続されたリー
ド先端部と電気的に導通していることにより実装後不良
となり、プリント基板から切り離されたフィルムキャリ
ヤ半導体装置の不良原因を接続端子を用いることにより
電気的に解析できるという効果を有する。
ャリヤ半導体装置は、絶縁フィルムが半導体チップ上の
バンプと接続しているリード先端部分及びその内側に残
されており、絶縁フィルムの半導体チップと向い合う面
と反対の面に電気テストパッド及び配線パターンが形成
されており、半導体チップ上のバンプと接続されたリー
ド先端部と電気的に導通していることにより実装後不良
となり、プリント基板から切り離されたフィルムキャリ
ヤ半導体装置の不良原因を接続端子を用いることにより
電気的に解析できるという効果を有する。
【００１６】更に半導体チップの電源パッドグランドパ
ッドと導通している電気テスト用パッド同志がは配線パ
ターンにより電気的に接続されていることによりフィル
ムキャリヤ半導体装置の配線抵抗を小さくすることがで
きるという効果を有する。
ッドと導通している電気テスト用パッド同志がは配線パ
ターンにより電気的に接続されていることによりフィル
ムキャリヤ半導体装置の配線抵抗を小さくすることがで
きるという効果を有する。
【図１】本発明の一実施例の平面図。
【図２】図１の断面図。
【図３】本発明の一実施例の実装状態を示した断面図。
【図４】一実施例の他の例を示した断面図。
【図５】不良解析を実施している断面図。
【図６】実施例２を示した平面図。
【図７】従来のフィルムキャリヤ半導体装置を示した平
面図。
面図。
【図８】図７の断面図。
【図９】従来例の断面図。
【図１０】実装状態を示した断面図である。
１ａ，１ｂ，１ｃ スプロケットホール ２ａ，２ｂ，２ｃ 半導体チップ ３ａ，３ｂ，３ｃ デバイスホール ４ａ，４ｂ，４ｃ リード ５ａ，５ｂ，５ｃ 電気選別用パッド ６ａ，６ｂ，６ｃ フィルムキャリヤテープ ７ａ，７ｂ，７ｃ バンプ ８ａ，８ｂ，８ｃ サスペンダー ９ａ，９ｂ 樹脂 １０ａ 接着剤 １１ａ，１１ｂ プリント基板 １２ａ，１２ｂ ボンディングパッド １３ｂ，１３ｃ 電気テスト用パッド １４ｂ スルーホール １５ｂ 電気接触端子 １６ｃ 配線パターン
Claims (2)
- 【請求項１】 搬送及び位置決め用のスプロケットホー
ル、半導体チップが入るデバイスホール及びデバイスホ
ール内に一端を突出させかつ他端に電気選別用パッドを
形成したリードを有し、また前記デバイスホール内に突
出しているリードをあらかじめ電極端子上に金属突起物
であるバンプを設けた半導体チップとがボンディングさ
れているフィルムキャリヤ半導体装置において、絶縁フ
ィルムが、半導体チップ上のバンプと接続しているリー
ド先端部部分及びその内側に残されおり、絶縁フィルム
の半導体チップと向い合う面と反対の面に電気テスト用
パッド及び配線パターンが形成さており、半導体チップ
上のバンプと接続されたリード先端部と電気的に導通し
ていることを特徴とするフィルムキャリヤ半導体装置。 - 【請求項２】 請求項１記載のフィルムキャリヤ半導体
装置において、上記電気テストパッドの複数個を電気的
に導通するパターンが形成されていることを特徴とする
フィルムキャリヤ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161255A JP2555916B2 (ja) | 1991-07-02 | 1991-07-02 | フィルムキャリヤ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161255A JP2555916B2 (ja) | 1991-07-02 | 1991-07-02 | フィルムキャリヤ半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513498A JPH0513498A (ja) | 1993-01-22 |
| JP2555916B2 true JP2555916B2 (ja) | 1996-11-20 |
Family
ID=15731616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161255A Expired - Lifetime JP2555916B2 (ja) | 1991-07-02 | 1991-07-02 | フィルムキャリヤ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555916B2 (ja) |
-
1991
- 1991-07-02 JP JP3161255A patent/JP2555916B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513498A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR100459970B1 (ko) | 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기 | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US20050026323A1 (en) | Method of manufacturing a semiconductor device | |
| US5357400A (en) | Tape automated bonding semiconductor device and production process thereof | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| US20040126910A1 (en) | Method for manufacturing a stack arrangement of a memory module | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| JPH0558657B2 (ja) | ||
| JP2555916B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| KR100769204B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JPH02252248A (ja) | 半導体装置の製造方法 | |
| JP2503711B2 (ja) | フィルムキャリアテ―プ | |
| KR100362502B1 (ko) | 가요성회로기판스트립을이용하여제조되는볼그리드어레이반도체패키지의싱글레이션방법및장치 | |
| KR200243279Y1 (ko) | 반도체장치용써킷테이프 | |
| JP2777114B2 (ja) | テープキャリア | |
| JP2943413B2 (ja) | フィルムキャリアテープ半導体装置及びその製造方法 | |
| JPH01155632A (ja) | テープキャリア式半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960709 |