JPH083510B2 - フィルムキャリア半導体装置の電気選別装置 - Google Patents

フィルムキャリア半導体装置の電気選別装置

Info

Publication number
JPH083510B2
JPH083510B2 JP1059005A JP5900589A JPH083510B2 JP H083510 B2 JPH083510 B2 JP H083510B2 JP 1059005 A JP1059005 A JP 1059005A JP 5900589 A JP5900589 A JP 5900589A JP H083510 B2 JPH083510 B2 JP H083510B2
Authority
JP
Japan
Prior art keywords
film carrier
semiconductor device
film
sorting
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1059005A
Other languages
English (en)
Other versions
JPH02236468A (ja
Inventor
力 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1059005A priority Critical patent/JPH083510B2/ja
Publication of JPH02236468A publication Critical patent/JPH02236468A/ja
Publication of JPH083510B2 publication Critical patent/JPH083510B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフィルムキャリアテープにILB(インナーリ
ードボンディング)された半導体集積回路を電気選別す
るための装置に関する。
〔従来の技術〕
従来、フィルムキャリアテープを用いて半導体集積回
路素子(以下、IC素子と略称する)を搭載する構成が利
用されている。従来のフィルムキャリアテープはポリイ
ミド等の絶縁フィルムをベースフィルムとし、これに搬
送及び位置決め用のスプロケットホールとIC素子が入る
デバイスホールを夫々開設し、かつ絶縁フィルム上にCu
等の金属箔を接着しかつこれをエッチングして所望の形
状のリードと電気選別のためのパッドとを形成してい
る。そして、IC素子の電極端子上に形成してある金属突
起物(バンプ)を前記リードに熱圧着法等により接続し
てILBを行っている。
なお、搭載後は、フィルムキャリアテープの状態で選
別パッドに外部から電気接続を行って電気選別やBT試験
を実施し、次にリードを所望の長さに切断する。このと
きリードの数が多い多数ピンの場合はリードのアウター
リードボンディング部のばらけを防止するため、絶縁フ
ィルムをアウターリードの外端に残す方法が用いられる
ことが多い。そして、これらのリードを例えばプリント
基板や一般リードフレーム上のボンディングパットにOB
L(アウターリードボンディング)を行ない、その実装
が完成される。
このようなフィルムキャリアテープによる実装では、
OBLはリードの数と無関係に一度で可能であるためボン
ディングスピードを速くでき、またボンディング等の組
立と電気選別作業の自動化が図れ、かつ量産性が優れて
いる等の利点を有している。
〔発明が解決しようとする課題〕
近年、IC素子の高集積化に伴って入出力端子の多端子
化が進んでおり、例えば12〜15mm平方のIC素子に約300
〜600ピンの入出力端子を有するものもある。ここで、6
00ピンの入出力端子を有するIC素子を考えたとき、上述
したフィルムキャリアテープにIC素子を搭載した状態で
電気選別を実施するには、例えば0.4mm平方でかつ千鳥
状に0.3mmピッチで選別パッドを配置したときには1辺
当たり600ピン/4辺×0.3mm=45mmの寸法が必要となり、
通常の35mm幅のフィルムキャリアテープが使用不可能と
なる。
このため、70mm幅のフィルムキャリアテープが必要と
されるが、このテープでは高価になるとともに、IC素子
接続部から選別用パッドまでのリードの距離が異常に長
くなる。したがって、フィルムキャリアテープ上の配線
抵抗R,容量C,インダクタンスLが大きくなり、また特性
インピーダンスのマッチングが困難となり、特に高速論
理ICやメモリICでは電気的特性の測定が確実にかつ容易
にできないという問題がある。
本発明は電気選別を容易に行うことができる電気選別
装置を提供することを目的とする。
〔課題を解決するための手段〕
本発明のフィルムキャリア半導体装置の電気選別装置
は、フィルムキャリアテープのインナリード及びこれに
接続される配線パターンと対応する位置に設けられた複
数個の表面端子と、周辺部に設けられて前記表面端子に
接続される検査用パッドとを形成した電気選別用基板
と、前記フィルムキャリア半導体装置と電気選別用基板
との間に介挿され、一方の面で前記インナーリードや配
線パターンに接触され、他方の面で前記表面端子に接触
されるようにその膜厚方向に貫通形成されたスルーホー
ルにより一方の面と他方の面が接続されてなる両面端子
を有する絶縁フィルムと、前記フィルムキャリア半導体
装置を前記電気選別用基板に向けて押圧するための押え
治具と、前記電気選別用基板の検査用パッドに接触され
て外部の選別装置に電気接続を行うための検査用ピンと
を備えることを特徴とする。
また、本発明は、電気選別用基板の表面の複数箇所に
は位置出し用ピンが突設され、前記絶縁フィルムとフィ
ルムキャリア半導体装置には前記位置出し用ピンにそれ
ぞれ対応する箇所に位置出し用ホールが開設され、選別
時に前記位置出し用ピンを前記位置出し用ホールに挿通
して電気選別用基板、絶縁フィルム、フィルムキャリア
半導体装置の相互間位置決めを行うように構成する。
〔作用〕
上述した方法では、フィルムキャリア半導体装置にお
けるインナーリードに比較して電気選別用基板に設ける
検査用パッドのピッチを大きくでき、検査用ピンの接触
を容易にして高集積の半導体装置に対しても電気選別を
容易にかつ低コストに実施できる。また、絶縁フィルム
の両面端子はエッチング法等で形成でき、高い位置精度
に形成できる。
さらに、位置出し用ピンと位置出し用ホールとにより
フィルムキャリア半導体装置、絶縁フィルム、電気選別
用基板の相互間の位置決めを高精度に行いことができ、
インナーリード、両面端子、表面端子間を高精度に電気
接触させることが可能となる。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図は本発明の実施例で用いるフィルムキャリア半
導体装置の平面図である。このフィルムキャリア半導体
装置1はフィルム状の絶縁テープ、即ちフィルムキャリ
アテープ2に金属箔のエッチング等により導体膜を所要
パターンに形成しかつ金型等により打ち抜き形成したも
のであり、導体膜でインナーリード3や配線パターン4
を形成し、打抜きによりスプロケットホール5や位置出
し用ホール6を形成している。更に、前記インナーリー
ド3の形成部位に絶縁パンチホール7を形成して各イン
ナーリード3を絶縁している。
そして、このフィルムキャリアテープ2にIC素子8を
搭載し、各リードを前記インナーリード3に夫々ILBし
ている。
なお、ILBを行うときはフィルムキャリアテープ2が
長尺テープ状態でも、或いはテープ切断位置9で切断し
て個片とした状態でILBを行ってもよい。また、位置出
し用ホール6はインナーリード等と同時に形成するので
フィルムキャリアテープ2上のインナーリード3を含め
た配線パターン4との位置精度は高く、スプロケットホ
ール5を使用して位置出しする方法よりも高精度で位置
決めが可能である。
またIC素子8の入出力端子数が例えば600ピンでIC素
子のサイズが15mm平方の場合、インナーリード3のピッ
チは約100μmピッチとなるが通常の35μm厚の金属箔
を使用してもエッチングは可能である。
第2図は本発明にかかる電気選別用基板の平面図であ
る。絶縁板からなる電気選別用基板10の表面に複数個の
表面端子11を形成し、裏面に複数個の検査用パッド12を
夫々形成している。そして、表面端子11と検査用パッド
12とは適宜スルーホール13や他の配線を介して夫々対応
するように電気接続している。なお、14は位置出し用ピ
ンである。
前記検査用パッド12はホゴピン等の検査用ピンを一定
圧で接触させるものである。また、表面端子11はフィル
ムキャリアテープ2に設けたインナーリード3又はこれ
に接続される配線パターン4の一部と接触させるための
端子である。
この表面端子11や検査用パッド12はフィルムキャリア
テープ2上のインナーリード3や配線パターン4の形成
とほぼ同じ方法で形成可能であるため、表面端子11が例
えば100μmピッチであっても製造上特に問題はなく、
表面安定性,接触抵抗等を考慮して、例えば金等の金属
を0.3〜1.0μmの厚みメッキ等で処理すればよい。
さらに表面端子11に対し検査用パッド12は電気選別用
基板10の周辺部に配置するために、検査用パッド12のサ
イズ,ピッチを大きくすることができる。
また、前記電気選別用基板10は、アルミナ(Al
2O3),ガラスエポキシ,ポリイミド等の材質でスルー
ホールを利用して多層構造とすることにより、基板上の
配線抵抗R,容量C,インダクタンスLや必要に応じてスト
リップライン等により特性インピーダンスZを調整する
ことができる。
第3図のように、ポリイミド等からなる厚さが約25〜
125μm程度の絶縁フィルム21に、エッチング等により
例えば80〜100μmφ程度のスルーホール22を形成し、
かつCu,Au,Pb/Sn等のめっきによりスルーホール構造の
両面端子23を形成している。また、スルーホールの一部
で位置出し用ホール24を形成している。
この両面端子23の位置は、第2図の電気選別用基板10
の表面端子11の位置に対応する位置に配置し、位置出し
用ホール24は同じく電気選別用基板10の位置出し用ピン
14に対応した位置及び大きさで形成している。
第4図は第1図のフィルムキャリア半導体装置1を前
記絶縁フィルム21を挟んで第2図の電気選別用基板10に
取着して電気選別を行う状態を示す縦断面図である。第
1図に示した個片状態のILB済みフィルムキャリア半導
体装置1の位置出し用ホール6と、第3図に示した絶縁
フィルム21の位置出し用ホール24とを第2図に示した電
気選別用基板10の位置出し用ピン14とを嵌合して位置合
わせを行う。そして、先端部にゴム16を有する押さえ治
具15によりフィルムキャリア半導体装置1のインナーリ
ード3又は配線パターン4を両面端子23の上側面に接触
させ、更に電気選別用基板10に押圧して両面端子23の下
側面を表面端子11に接触させる。
次に、ホゴピン等の検査用ピン17を電気選別用基板10
の裏面側において検査用パッド12に接触させ電気選別を
行う。この作業後、押さえ治具15を取り除き、電気選別
用基板10よりフィルムキャリア半導体装置1を取り外
し、電気選別で良品となったIC素子8は第1図の破線で
示す位置で切断され、プリント基板等にアウターリード
ボンディングされ実装される。
これにより、例えば500〜600ピンもの入出力端子を有
するIC素子をILBしたフィルムキャリア半導体装置の状
態で容易にかつ確実に電気選別を実施することができる
利点がある。
第4図における押さえ治具15の先端に具備されたゴム
16は電気選別用基板10やフィルムキャリアテープ2に反
り等が発生していても均一に荷重を与えるためのもので
ある。
これらのことにより、電気選別用基板10の裏面に配設
した検査用パッド12は略同一平面上にあるため、多数の
検査用ピンを一定の接触圧で同時に各パッドに押しあて
ることが可能であり、かつ検査用パッド12のサイズ,ピ
ッチを大きくすることができるので、検査用ピン17の位
置合わせも容易になり、多数ピンを有するフィルムキャ
リアテープ上のIC素子の電気選別を容易にかつ、IC素子
の電気的特性を損なうことなく正確に行うことができ
る。
また、絶縁フィルム21のスルーホール構造をした両面
端子23の形成はエッチング等で形成されるため、位置精
度は十分に高く製造できる。また、絶縁フィルム21には
外圧に対して変形し易い柔らかい材料が使用できるので
フィルムキャリアテープ2や電気選別用基板10の反り、
或いは配線パターン4の厚さにバラツキが多少生じてい
ても、フィルムキャリアテープ2のインナーリード3や
配線パターン4と、電気選別用基板10の表面端子11との
接触が外圧のみで容易でかつ確実に行えるという利点が
ある。
更に、絶縁フィルム21と電気選別用基板10は繰り返し
使用可能であるため、電気選別にかかる費用のコストダ
ウン化が図れるという利点もある。
〔発明の効果〕 以上説明したように本発明は、フィルムキャリア半導
体装置に対し、複数個の表面端子と検査用パッドとを有
する電気選別用基板と、インナーリードや配線パターン
と前記表面端子に接触されるスルーホール構造の両面端
子を有する絶縁フィルムと、フィルムキャリア半導体装
置を電気選別用基板に向けて押圧するための押え治具
と、電気選別用基板の検査用パッドに接触されて外部の
選別装置に電気接続を行うための検査用ピンとを備える
ことにより、インナーリードに比較して電気選別用基板
に設ける検査用パッドにピッチを大きくでき、検査用ピ
ンの接触を容易にして高集積の半導体装置に対しても電
気選別を容易にかつ低コストに実施できる。また、絶縁
フィルムの両面端子はエッチング法で形成できるため、
高精度の位置に形成することが可能となる。
また、本発明は、電気選別用基板の表面の複数箇所設
けた位置出し用ピンと、絶縁フィルムとフィルムキャリ
ア半導体装置に設けた位置出し用ピンとによりフィルム
キャリア半導体装置、絶縁フィルム、電気選別用基板の
相互間の位置決めを高精度に行いことができ、インナー
リード、両面端子、表面端子間を高精度に電気接触させ
ることが可能となる。
これにより、従来不可能であった高集積度の半導体装
置の電気選別を容易にかつ低コストで実施できるという
効果がある。
【図面の簡単な説明】
第1図は本発明の第1実施例におけるフィルムキャリア
テープの平面図、第2図は同じく電気選別用基板の平面
図、第3図は絶縁フィルムの縦断面図、第4図は電気選
別状態を示す縦断面図である。 1…フィルムキャリア半導体装置、2…フィルムキャリ
アテープ、3…インナーリード、4…配線パターン、5
…スプロケットホール、6…位置出し用ホール、7…絶
縁パンチホール、8…IC素子、9…テープ切断位置、10
…電気選別用基板、11…表面端子、12…検査用パッド、
13…スルーホール、14…位置出し用ピン、15…押え治
具、16…ゴム、17…検査用ピン、21…絶縁フィルム、22
…スルーホール、23…両面端子、24…位置出し用ホー
ル。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】インナーリードを有するフィルムキャリア
    テープに半導体集積回路素子を搭載したフィルムキャリ
    ア半導体装置の電気選別に用いる電気選別装置であっ
    て、前記フィルムキャリアテープのインナリード及びこ
    れに接続される配線パターンと対応する位置に設けられ
    た複数個の表面端子と、周辺部に設けられて前記表面端
    子に接続される検査用パッドとを形成した電気選別用基
    板と、前記フィルムキャリア半導体装置と電気選別用基
    板との間に介挿され、一方の面で前記インナーリードや
    配線パターンに接触され、他方の面で前記表面端子に接
    触されるようにその膜厚方向に貫通形成されたスルーホ
    ールにより一方の面と他方の面が接続されてなる両面端
    子を有する絶縁フィルムと、前記フィルムキャリア半導
    体装置を前記電気選別用基板に向けて押圧するための押
    え治具と、前記電気選別用基板の検査用パッドに接触さ
    れて外部の選別装置に電気接続を行うための検査用ピン
    とを備えることを特徴とするフィルムキャリア半導体装
    置の電気選別装置。
  2. 【請求項2】電気選別用基板の表面の複数箇所には位置
    出し用ピンが突設され、前記絶縁フィルムとフィルムキ
    ャリア半導体装置には前記位置出し用ピンにそれぞれ対
    応する箇所に位置出し用ホールが開設され、選別時に前
    記位置出し用ピンを前記位置出し用ホールに挿通して電
    気選別用基板、絶縁フィルム、フィルムキャリア半導体
    装置の相互間位置決めを行うように構成した請求項1記
    載のフィルムキャリア半導体装置の電気選別装置。
JP1059005A 1989-03-10 1989-03-10 フィルムキャリア半導体装置の電気選別装置 Expired - Lifetime JPH083510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1059005A JPH083510B2 (ja) 1989-03-10 1989-03-10 フィルムキャリア半導体装置の電気選別装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1059005A JPH083510B2 (ja) 1989-03-10 1989-03-10 フィルムキャリア半導体装置の電気選別装置

Publications (2)

Publication Number Publication Date
JPH02236468A JPH02236468A (ja) 1990-09-19
JPH083510B2 true JPH083510B2 (ja) 1996-01-17

Family

ID=13100737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1059005A Expired - Lifetime JPH083510B2 (ja) 1989-03-10 1989-03-10 フィルムキャリア半導体装置の電気選別装置

Country Status (1)

Country Link
JP (1) JPH083510B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525727U (ja) * 1991-09-09 1993-04-02 安藤電気株式会社 測定基板へのリードつき部品の接触機構

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457968A (en) * 1977-10-18 1979-05-10 Nec Corp Electrical testing unit of semiconductor device and its production
JPS62175677A (ja) * 1986-01-30 1987-08-01 Nec Yamagata Ltd 半導体装置の測定装置

Also Published As

Publication number Publication date
JPH02236468A (ja) 1990-09-19

Similar Documents

Publication Publication Date Title
US4763409A (en) Method of manufacturing semiconductor device
US6420664B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US20050026323A1 (en) Method of manufacturing a semiconductor device
JPH09281144A (ja) プローブカードとその製造方法
KR19980070993A (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
KR0185570B1 (ko) 칩 스케일 패키지의 제조 방법
JP2855719B2 (ja) 半導体装置
EP0843357B1 (en) Method of manufacturing a grid array semiconductor package
EP1605738B1 (en) Method for production of semiconductor package
JPH083510B2 (ja) フィルムキャリア半導体装置の電気選別装置
JP4257534B2 (ja) 半導体装置の製造方法
JPH05326648A (ja) フィルムキャリアとこれを用いた半導体装置の製造方法
JP2555916B2 (ja) フィルムキャリヤ半導体装置
JP2503711B2 (ja) フィルムキャリアテ―プ
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH04267535A (ja) フィルムキャリヤテープ
JP2503754B2 (ja) フィルムキャリアテ―プ
JPH02252248A (ja) 半導体装置の製造方法
JPH02252251A (ja) フィルムキャリヤーテープ
JP2001015630A (ja) Bga型半導体パッケージ及びその製造方法
JPH0831866A (ja) 半導体パッケージ
JP2004144634A (ja) 半導体装置の製造方法
JPH05102280A (ja) 半導体ウエーハの試験方法及び組立方法