JP2004144634A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004144634A
JP2004144634A JP2002310609A JP2002310609A JP2004144634A JP 2004144634 A JP2004144634 A JP 2004144634A JP 2002310609 A JP2002310609 A JP 2002310609A JP 2002310609 A JP2002310609 A JP 2002310609A JP 2004144634 A JP2004144634 A JP 2004144634A
Authority
JP
Japan
Prior art keywords
tcp
tape
semiconductor device
wiring pattern
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002310609A
Other languages
English (en)
Inventor
Yoshiyuki Abe
阿部 由之
Michio Tanimoto
谷本 道夫
Yuji Ikeda
池田 雄次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002310609A priority Critical patent/JP2004144634A/ja
Publication of JP2004144634A publication Critical patent/JP2004144634A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】信頼性の高いTCP形態の半導体装置を提供する。
【解決手段】複数のTCPが連なった状態のTCPテープ20がTCP選別機のローダ31にセットされ、ローラ33aおよび段差ローラ33bを介してピッチ送りされてアンローダ32に巻き取られる。コンタクトヘッド35のコンタクトピン36と押え部材37aによりTCPテープ20をクランプし、折り曲げローラ33cが移動してコンタクトヘッド35に沿ってTCPテープ20をコの字状に折り曲げ、押え部材37bとコンタクトヘッド35のコンタクトピン36によりTCPテープ20をクランプする。コンタクトピン36を介してTCPテープ20の検査対象のTCPに不良がないか検査する。
【選択図】  図3

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、配線パターンが形成された絶縁フィルムに半導体チップを搭載したTCP形態の半導体装置の製造方法に適用して有効な技術に関する。
【0002】
【従来の技術】
配線パターンが形成された絶縁フィルムからなるテープキャリア(フィルムキャリア)にTAB(Tape Automated bonding)技術を用いて半導体チップが実装されてTCP(Tape Carrier Package)またはTCP形態の半導体装置が製造される。TCPは、例えば液晶表示装置のLCDパネルなどに実装されて使用される。
【0003】
【発明が解決しようとする課題】
TCPは製品出荷前に検査されて良品と不良品が選別され、良品のみが液晶表示装置のLCDパネルなどにコの字状に折り曲げた状態で実装される。
【0004】
本発明者の検討によれば、LCDパネルに実装するためにTCPを折り曲げる際に、TCPの配線パターンにストレスまたは応力が印加され、TCPの配線パターンの断線やショートなどの不良が発生することがある。このため、TCPの検査工程で良品として選別されたものでも、LCDパネルなどに実装して実使用状態にすると不良品となる恐れがある。これは、TCP(TCP形態の半導体装置)の信頼性を低下させる。これを防ぐためには、TCPをLCDパネルに実装した後で検査を行ってTCPの折り曲げ時に不良が発生したものを除去することが必要であるが、コストの増大を招いてしまう。
【0005】
本発明の目的は、信頼性の高い半導体装置を実現できる半導体装置の製造方法を提供することにある。
【0006】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0007】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0008】
本発明の半導体装置の製造方法は、TCP形態の半導体装置を製品実装形態に折り曲げて検査を行い、良品か不良品かを判定するものである。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0010】
本実施の形態の製造工程を図面を参照して説明する。図1は、本発明の一実施の形態である半導体装置、例えばTCP(Tape Carrier Package)またはTCP形態の半導体装置の製造工程中の概念的な平面図、図2は図1のA−A線の断面図である。
【0011】
まず、テープキャリア(フィルムキャリア)1を準備する。テープキャリア1は、例えばポリイミドなどからなる絶縁性のベースフィルム(絶縁フィルム)2と、ベースフィルム2の表面に接着剤層2aを介して形成された配線パターン3とを有している。ベースフィルム2は、可撓性で軟らかく、折り曲げが可能である。ベースフィルム2の両サイドには、テープキャリア1を送るために使用されるスプロケットホール4が形成されている。また、ベースフィルム2は、半導体チップを搭載するための領域にデバイスホール5が形成されている。また、ベースフィルム2は、LCD(Liquid Crystal Display)パネルなどへの実装時に折り曲げられる折り曲げ部(折り曲げ位置)に、ベースフィルム2の折り曲げを容易にするための折り曲げ用の孔6が形成されている。ベースフィルム2の表面上には配線パターン3を部分的に覆うようにソルダレジスト(半田レジスト層)7が形成され、ベースフィルム2の裏面ではベースフィルム2の折り曲げ用の孔6を埋めるように裏面ソルダレジスト7aが形成されている。配線パターン3のインナリード(インナリード部)8はデバイスホール5で空中に飛び出した状態で露出され、半導体チップに接続するために使用される。配線パターン3の入力側のアウタリード(アウタリード部)9aおよび出力側のアウタリード(アウタリード部)9bはベースフィルム2に裏打ちされた状態でソルダレジスト7から露出され、外部回路(例えばLCDパネル)などに接続するために使用される。また、入力側のアウタリード9aまたは出力側のアウタリード9bに接続するテストパッド(コンタクトパッド)9cも形成されている。
【0012】
テープキャリア1は、例えば次のようにして形成(製造)することができる。種々の孔が打ち抜きなどにより必要に応じて形成された例えば75μm程度の厚みのベースフィルム2上に、例えば18μm程度の厚みの銅箔を接着剤で貼り付ける。接着剤層2aの厚みは例えば12μm程度である。それから、銅箔をエッチングなどにより所定のパターンに加工して配線パターン3(インナリード8、入力側のアウタリード9a、出力側のアウタリード9bおよびテストパッド9cを含む)を形成した後、配線パターン3の表面をSn(スズ)めっきする。Snめっき厚は例えば0.5μm程度である。そして、ベースフィルム2の表面に配線パターン3を部分的に覆い、インナリード8、入力側のアウタリード9aおよび出力側のアウタリード9bが露出するようにソルダレジスト7を形成し、ベースフィルム2の裏面に、折り曲げ用の孔6を埋めるように裏面ソルダレジスト7aを形成する。このようにして、テープキャリア1を形成することができる。
【0013】
なお、ベースフィルム2の半導体チップを搭載するための領域にデバイスホール5を形成せずに、インナリード8がベースフィルム2により裏打ちされた形態(インナリード8がベースフィルム2上に形成された状態)とすることもできる。従って、本実施の形態でTCPまたはTCP形態の半導体装置というときは、ベースフィルム2にデバイスホールが形成されていないCOF(Chip On Film)またはCOF形態の半導体装置を含むものとする。
【0014】
次に、テープキャリア1の所定の位置(各デバイスホール5のインナリード8)に半導体チップ10を順に搭載(インナリードボンディング)する。半導体チップ10は、例えば、半導体基板(半導体ウエハ)に例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)またはMISFET(MetalInsulator Semiconductor Field Effect Transistor)などの半導体素子を複数形成した後に半導体基板の裏面を研削し、ダイシングなどにより各半導体素子(半導体チップ)に切断または分離することにより形成されている。テープキャリア1に半導体チップ10をボンディングする際には、配線パターン3のインナリード8に、半導体チップ10のバンプ(金(Au)バンプ)10aが、例えば熱圧着や超音波ボンディングなどにより接続される。
【0015】
次に、ポッティング法などを用いて半導体チップ10上に封止樹脂(封止レジン、樹脂材料)をコーティングし、加熱して硬化(キュア)させる。これにより、インナリード8と半導体チップ10のバンプ10aの接続部などが封止樹脂11で覆われる。封止樹脂11により、テープキャリア1と半導体チップ10の接続が強固になり、インナリード8と半導体チップ10のバンプ10aとの電気的接続の信頼性が向上する。その後、必要に応じてマーキングを行う。
【0016】
このようにして、図1の平面図に示されるような構造のTCPテープ20が得られる。なお、図1に示される構造はTCPテープ20の一部であり、図1の構造が連続または繰り返して(図1の縦方向に繰り返して)TCPテープ20が構成される。上記のようにして製造されたTCPテープ20は、後述するような検査工程が行われた後、図1に示される切断線12に沿って打ち抜きなどにより切断されて、各個片のTCP(TCP形態の半導体装置)20aに分割(分離)される。従って、図1において、切断線12の内側の領域が1個のTCP20aに対応する。TCPテープ20の各TCP20aへの分割の際には、TCPテープ20には各TCP20aの周辺部(図1の切断線12の外側の領域)が残留し、中央部(図1の切断線12の内側の領域)がTCP20aとして分離されて取り出される。図2は、図1のA−A線の断面図に対応するが、図1の切断線12の内側の領域のみが示されている。従って、図2はTCP(TCP形態の半導体装置)20aの断面図に対応する。
【0017】
上記のようにTCPテープ20を複数のTCP20aに分割する前に、TCPテープ20(を構成する各TCP20a)をTCP選別機により検査する。本実施の形態においては、TCPテープ20(TCP20a)を例えばコの字状に折り曲げた状態でTCPテープ20(TCP20a)の配線パターン3のテストパッドまたはコンタクトパッドに検査用のプローブ(コンタクトピン)を当て、微弱電流を流して、各TCP20aにおいて配線パターン3の断線またはショートや半導体チップ10の特性不良などがないかを検査(テスト)し、検査対象のTCP20aが良品か不良品かを判定する。
【0018】
図3は、本実施の形態の半導体装置の製造工程における検査(テスト)工程の説明図である。
【0019】
本実施の形態の検査工程では、TCPテープ20はリールに巻いてTCP選別機のローダ31にセットされ、検査が行われた後に再びアンローダ32のリールに巻き取られる。図3では、ローダ31にセットされたTCPテープ20は、ローラ33aおよび段差ローラ33bを介してアンローダ32に巻き取られる。TCPテープ20は、ローラ33aおよび段差ローラ33bによりピッチ送りされる。
【0020】
TCPテープ20を構成する複数のTCP20aのうち、検査位置に到達したTCP20aに対して、認識カメラ34が配線パターン3のコンタクトパッド位置を検出し、コンタクトパッド位置に合わせてコンタクトヘッド35が移動し、コンタクトヘッド35のコンタクトピン36と押え部材37aによりTCPテープ20をクランプする。折り曲げローラ33cは位置Pで待機した後、位置Pに移動し、例えば水平状態にあったTCPテープ20を、図3に示されるように、コンタクトヘッド35に沿ってコの字状に折り曲げる。その後、押え部材37bとコンタクトヘッド35のコンタクトピン36によりTCPテープ20をクランプする。これにより、TCPテープ20の検査対象のTCP20aがコンタクトヘッド35に沿ってコの字状に折り曲げられ、コンタクトヘッド35の両面(例えば上面および下面)に設けられた各コンタクトピン36が、検査対象のTCP20aの配線パターン3のアウタリード9aおよび9bに接続するテストパッドまたはコンタクトパッドに接触する。この際、コンタクトヘッド35の一方の面(例えば上面)のコンタクトピン36が検査対象のTCP20aの入力側のアウタリード9aに接続するコンタクトパッドに接触し、コンタクトヘッド35の他方の面(例えば下面)のコンタクトピン36が検査対象のTCP20aの出力側のアウタリード9bに接続するコンタクトパッドに接触する。
【0021】
図4は、本実施の形態の検査工程においてTCPテープ20を折り曲げた状態を概念的に示す断面図である。図4では、理解を簡単にするために、TCPテープ20、コンタクトヘッド35およびコンタクトピン36以外(押え部材37aおよび37bなど)については図示を省略している。検査工程においてTCPテープ20の検査対象のTCP20aが折り曲げられる位置は、ベースフィルム2の折り曲げ用の孔6に沿った位置であり、後述するようにTCP20aをLCDパネルなどの製品に実装するときの折り曲げ位置と実質的に同じである。なお、コンタクトピン36は、検査するTCP20aの配線パターン3の数などに応じて、コンタクトヘッド35の両面(上面および下面)にそれぞれ複数形成されており、図4の紙面に垂直な方向に複数のコンタクトピン36が並んで配置されている。
【0022】
それから、コンタクトピン36を介して検査対象のTCP20aの配線パターン3(のコンタクトパッド)に微弱電流を流して、配線パターン3の断線またはショートや半導体チップ10の特性不良がないかを検査(テスト)する。その後、折り曲げローラ33cは位置Pから位置Pに戻り、TCPテープ20(の検査対象のTCP20a)はコンタクトヘッド35に沿って折り曲げられた状態から元の状態(水平状態)に戻る。それから、TCPテープ20は、ローラ33aおよび段差ローラ33bにより1ピッチ送られる。そして、次に検査位置に到達したTCP20aに対して、同様の動作により検査が行われる。このようにして、TCPテープ20の各TCP20aに対して検査が行われ、良品と不良品の判定(選別)が行われる。
【0023】
コンタクトピン36は、例えば薄膜プローブカードなどを用いることができ、例えば単結晶シリコン膜をエッチングして形成した先端が尖ったピン(針)形状とすることができるが、他の形状、例えばタングステンなどからなるカンチレバー形状とすることもできる。また、押え部材37aおよび37bは、コンタクトピン36の高さのばらつきなどを考慮して、例えば風船などのような凹凸を吸収できるものであればより好ましい。
【0024】
検査工程の後、TCPテープ20は打ち抜きなどにより(図1の切断線12に沿って切断され)各個片のTCP20aに切断または分離される。この際、上記検査工程で不良と判定されたTCP20aは、除去することができる。そして、上記検査工程で良品と判定されたTCP20aが、種々の装置(製品)、例えばLCD(Liquid Crystal Display)パネルなどに実装される。あるいは、各個片のTCP20aに分離する前のTCPテープ20を用いてLCDパネルなどへのTCP20aの実装を行い、その実装工程においてTCPテープ20を各TCP20aに切断または分離することもできる。
【0025】
図5は、TCPを液晶表示装置のLCDパネルに実装した状態を概念的に示す断面図である。
【0026】
図5に示されるように、TCPテープ20を各個片に分離して得られたTCP20aがLCDパネル40に実装されている。LCDパネル40は、液晶用のガラス基板41およびバックライト42を備えている。TCP20aの入力側のアウタリード9aがACF(Anisotropic Conductive Film:異方導電性フィルム)43aを介してプリント配線基板44の基板配線44aに熱圧着され、プリント配線基板44はLCDパネル40のバックライト42に接続され、TCP20aの出力側のアウタリード9bがACF43bを介してLCDパネル40のガラス基板41の電極部に熱圧着されており、TCP20aはベースフィルム2の折り曲げ用の孔6が形成された折り曲げ位置で例えばコの字状に折り曲げた状態でLCDパネル40に実装されている。TCP20aが実装されたLCDパネル40は、枠(フレーム)45に収納されている。なお、図5に示される製品実装状態(実使用状態)におけるTCP20aの折り曲げ状態(折り曲げ位置)と、図4に示される検査工程でのTCPテープ20の検査対象のTCP20aの折り曲げ状態とは、実質的に同じである。
【0027】
図5に示されるように、TCP20aはLCDパネル40に対して折り曲げた状態で実装され製品として使用される。本実施の形態では、上記のようにTCPテープ20(TCP20a)の検査工程においても、図5に示されるような製品実装形態(TCP20aをLCDパネルなどに実装した状態のように製品に実装された状態または実使用状態)の折り曲げ状態と同様にTCPテープ20の検査対象のTCP20aを折り曲げた状態(図3および図4に示されるような状態)でTCPテープ20を構成する各TCP20aの検査を行う。
【0028】
TCP20aに形成されている配線パターン3においては、例えば銅箔をエッチングして配線パターン3を形成する際のエッチング不良などに起因して、TCP20aの折り曲げ前の初期状態では配線パターン3に断線やショートが発生していなくとも、折り曲げたときに配線パターン3にストレスまたは応力が印加され、配線パターン3の断線やショートなどの不良が発生することがある。
【0029】
本実施の形態では、そのような折り曲げによって断線またはショートなどの不良が生じるような配線パターン3が形成されているTCP20aは、上記のようにTCPテープ20(TCP20a)の検査工程において(製品実装形態と同様に)折り曲げた状態で検査することにより配線パターン3に断線またはショートなどを発生させ、不良品として選別し取り除くことができる。従って、検査工程で良品として選別されてLCDパネル40などへの実装に用いられるTCP20aは、折り曲げによって配線パターン3の断線またはショートなどの不良が生じない。すなわち、検査工程で良品として選別されたTCP20aをLCDパネル40に折り曲げた状態で実装しても、配線パターン3の断線やショートなどの不良が発生することはない。これにより、LCDパネルなどへ実装されるTCPまたはTCP形態の半導体装置の信頼性を向上することができる。
【0030】
なお、本実施の形態では、TCP20aをLCDパネル40に実装したが、TCP20aをLCDパネル以外の他の装置(製品)に実装することもでき、その際にもTCP20aは必要に応じて折り曲げた状態で実装することができる。
【0031】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0032】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0033】
信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体装置の製造工程中の概念的な平面図である。
【図2】図1の半導体装置のA−A線の断面図である。
【図3】本発明の一実施の形態である半導体装置の製造工程における検査工程の説明図である。
【図4】検査工程においてTCPテープを折り曲げた状態を概念的に示す断面図である。
【図5】TCPをLCDパネルに実装した状態を概念的に示す断面図である。
【符号の説明】
1 テープキャリア
2 ベースフィルム
2a 接着剤層
3 配線パターン
4 スプロケットホール
5 デバイスホール
6 折り曲げ用の孔
7 ソルダレジスト
7a 裏面ソルダレジスト
8 インナリード
9a 入力側のアウタリード
9b 出力側のアウタリード
9c テストパッド
10 半導体チップ
10a バンプ
11 封止樹脂
12 切断線
20 TCPテープ
20a TCP
31 ローダ
32 アンローダ
33a ローラ
33b 段差ローラ
33c 折り曲げローラ
34 認識カメラ
35 コンタクトヘッド
36 コンタクトピン
37a 押え部材
37b 押え部材
40 LCDパネル
41 ガラス基板
42 バックライト
43a ACF
43b ACF
44 プリント配線基板
44a 基板配線
45 枠

Claims (5)

  1. 配線パターンが形成された絶縁フィルムに半導体チップを搭載して形成されたTCP形態の半導体装置を、製品実装形態に折り曲げて検査を行い、良品か不良品かを判定することを特徴とする半導体装置の製造方法。
  2. 配線パターンが形成された絶縁フィルムに半導体チップを搭載して形成されたTCP形態の半導体装置を、製品への実装の前に、製品実装形態に折り曲げて検査を行い、良品か不良品かを判定することを特徴とする半導体装置の製造方法。
  3. 絶縁フィルムと前記絶縁フィルム上に形成された配線パターンとを有するテープキャリアに半導体チップを搭載して形成されたTCPテープを、製品実装形態に折り曲げて検査を行い、前記TCPテープを構成する各TCP形態の半導体装置が良品か不良品かを判定することを特徴とする半導体装置の製造方法。
  4. 以下の工程を有することを特徴とする半導体装置の製造方法;
    (a)配線パターンが形成された絶縁フィルムを準備する工程、
    (b)前記絶縁フィルムに半導体チップを搭載する工程、
    (c)前記半導体チップを搭載した絶縁フィルムを製品実装形態に折り曲げて検査を行い、良品か不良品かを判定する工程。
  5. 以下の工程を有することを特徴とする半導体装置の製造方法;
    (a)絶縁フィルムと前記絶縁フィルム上に形成された配線パターンとを有するテープキャリアを準備する工程、
    (b)前記テープキャリアに半導体チップを搭載する工程、
    (c)前記半導体チップを搭載したテープキャリアを、製品実装形態に折り曲げて検査を行い、良品か不良品かを判定する工程、
    (d)前記半導体チップを搭載したテープキャリアを切断して各半導体装置に分離する工程。
JP2002310609A 2002-10-25 2002-10-25 半導体装置の製造方法 Pending JP2004144634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002310609A JP2004144634A (ja) 2002-10-25 2002-10-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002310609A JP2004144634A (ja) 2002-10-25 2002-10-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004144634A true JP2004144634A (ja) 2004-05-20

Family

ID=32456056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002310609A Pending JP2004144634A (ja) 2002-10-25 2002-10-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004144634A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513471B1 (ko) * 2013-12-27 2015-04-20 주식회사 로보스타 엠엘씨씨칩어레이 플레이트 절곡장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513471B1 (ko) * 2013-12-27 2015-04-20 주식회사 로보스타 엠엘씨씨칩어레이 플레이트 절곡장치

Similar Documents

Publication Publication Date Title
US5612514A (en) Tab test device for area array interconnected chips
US5440452A (en) Surface mount components and semifinished products thereof
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100281667B1 (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
WO1998033212A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
JP2001338955A (ja) 半導体装置及びその製造方法
JPH04261035A (ja) 集積回路実装装置
WO2005093442A1 (ja) 半導体集積回路装置の製造方法
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP3741927B2 (ja) 半導体チップ又はパッケージ検査装置及びその検査方法
JP2715793B2 (ja) 半導体装置及びその製造方法
JP3569386B2 (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JP2004144634A (ja) 半導体装置の製造方法
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2006196734A (ja) 半導体装置及びその製造方法
JP2839686B2 (ja) フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置
JP2001015630A (ja) Bga型半導体パッケージ及びその製造方法
JP2004294144A (ja) 試験用モジュール及び半導体装置の試験方法
JP3707857B2 (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法
JP2006071508A (ja) 半導体装置の製造方法
JPH0878471A (ja) 半導体パッケ−ジ
JPH0563026A (ja) フイルムキヤリア半導体装置
JPH0831866A (ja) 半導体パッケージ
JPH03101289A (ja) 半導体装置の実装構造