JPH0645397A - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置

Info

Publication number
JPH0645397A
JPH0645397A JP19735592A JP19735592A JPH0645397A JP H0645397 A JPH0645397 A JP H0645397A JP 19735592 A JP19735592 A JP 19735592A JP 19735592 A JP19735592 A JP 19735592A JP H0645397 A JPH0645397 A JP H0645397A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
device hole
stage
hole portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19735592A
Other languages
English (en)
Other versions
JP3190734B2 (ja
Inventor
Tomoko Takahashi
朋子 高橋
Takashi Kamiide
高士 上出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP19735592A priority Critical patent/JP3190734B2/ja
Publication of JPH0645397A publication Critical patent/JPH0645397A/ja
Application granted granted Critical
Publication of JP3190734B2 publication Critical patent/JP3190734B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体チップのTABを使った集積回路の製
造の歩留を向上させることができ、製造時間の短縮が行
える半導体装置の製造方法及び製造装置を提供する。 【構成】 半導体チップ2の特性試験を行う電気特性試
験部18を有する特性試験機構17と、半導体チップ2
のバンプ5とテープキャリアパッケージ3のデバイスホ
ール部7に形成されたインナーリード部10とを熱圧着
させる固着機構22とが、同じ装置に設けられており、
ステージ4上に保持された半導体チップ2のバンプ5
に、インナーリード部10を対応させて接触させ、アウ
ターリード部16を電気特性試験部18に接続して特性
試験を行い、結果に基づいてステージ4上に保持された
ままの半導体チップ2のバンプ5にインナーリード部1
0を熱圧着する。これによって微小ピッチで設けられた
バンプ5とインナーリード部10との接触が確実な状態
で特性試験が行え、試験結果の信頼性が向上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、テープキャリア方式で
製造される微小ピッチの半導体装置に好適な半導体装置
の製造方法及び製造装置に関する。
【0002】
【従来の技術】周知の通り、半導体装置は高機能化・高
集積化が要求され、半導体チップの周縁部に配列される
パッドの数は増加し、パッドのピッチは80μm以下の
微小なものとなっている。このため、例えば複数の半導
体チップをテープキャリアパッケージに取着し、次いで
樹脂封止をして半導体装置を組み立てていく過程に先立
って行われる半導体チップの不良品選別(die so
rt)が、半導体チップを半導体ウェハ上に形成したま
まの状態で、プローブカードを用いて行うことが困難に
なってきている。
【0003】すなわち、半導体チップの不良品選別は電
気特性の試験装置に接続されたプローブカードのプロー
ブを、半導体ウェハ上に形成された半導体チップの対応
するパッドに接触させ、各半導体チップの試験を順次行
っていき、特性不良のものにはマーキングを施し、後続
の工程で組み立てられないようにしている。
【0004】そして、パッドピッチの微小化に合わせプ
ローブのピッチを微小化しようとするとき、プローブの
太さをそのままにピッチを微小化すると、ピッチに対し
プローブの太さが太すぎてプローブが誤ったパッドに接
触した状態で試験が行われ、良品を不良品と判定する虞
がある。ピッチがさらに微小なものとなると、そのまま
の太さでは微小なピッチを構成とすることができず、自
ずとプローブはピッチに合わせ細いものとしなければな
らなくなる。
【0005】しかし、プローブが細くなるとばね力が低
下し、パッドとの接触圧力が低くなって接触抵抗が増大
し、電気特性の試験結果に影響を及ぼし試験結果の信頼
性に問題が出てくる。このため試験結果に影響が出ない
ようにするには、プローブとパッドとの接触抵抗を所定
値以下にしなければならない。それ故、半導体チップの
パッドに接触させるプローブカードのプローブの太さ
は、ある程度以上の接触圧力が得られるようにするため
細いものとすることができない。
【0006】一方、不良品選別を経て良品と判定された
半導体チップは、半導体ウェハから個々のチップに分割
される。そして半導体チップは、そのバンプをテープキ
ャリアパッケージに設けられたインナリードの端部に、
ボンディング装置によって熱圧着され、テープキャリア
パッケージのデバイスホールに装着される。
【0007】このようにして複数の半導体チップが装着
されたテープキャリアパッケージが後続の工程に投入さ
れ、半導体チップは個々に樹脂封止等を経て半導体装置
として組み立てられる。
【0008】このため、半導体ウェハあるいは半導体チ
ップの電気特性試験装置やボンディング装置へのセッテ
ィング、及びバンプとインナリード端部の位置合わせ等
にそれぞれ時間を要し、また微小ピッチで設けられてい
るのでバンプとインナリード端部の位置合わせにずれを
生じやすく、ずれ不良を生じる虞がある。
【0009】このように従来技術においては、パッドピ
ッチの微小化に合わせプローブのピッチを微小化しよう
としたり、プローブの太さを細いものとしようとしたり
すると、電気特性試験の試験結果の信頼性に問題が生じ
たりして歩留が低くなったり、不安定なものとなってい
る。
【0010】また、半導体チップは、半導体ウェハの状
態で電気特性試験を行った後に分割され、ボンディング
装置にかけてテープキャリアパッケージに装着するよう
にしており、各工程でそれぞれセッティング等に時間を
要する。
【0011】
【発明が解決しようとする課題】上記のように従来の構
成では、半導体チップのパッド数が増加してそのピッチ
が微小なものとなり、プローブカードを用いて半導体ウ
ェハ上の半導体チップの不良品選別を行うことが困難に
なって、歩留が低くなったり、不安定なものとなってい
る。また電気特性試験工程とボンディング工程が別々の
工程のためセッティング等に時間を要する。このような
状況に鑑みて本発明はなされたもので、その目的とする
ところは半導体チップの不良品選別を確実に行なえるよ
うにし、安定的に歩留を向上させることができ、また製
造時間の短縮が行える半導体装置の製造方法及び製造装
置を提供することにある。
【0012】
【課題を解決するための手段】本発明の半導体装置の製
造方法及び製造装置は、テープキャリアパッケージに設
けられた複数のデバイスホール部に形成された所定パタ
ーンのリードに、半導体チップの対応する接続端子を接
触させる工程と、リードに接続端子を加圧接触させた状
態で半導体チップの電気的特性を試験し良否を判定する
工程と、前工程で否と判定された場合には半導体チップ
をデバイスホール部から排除し、良と判定された場合に
は半導体チップをデバイスホール部にそのまま保持させ
ておく工程と、デバイスホール部に保持された半導体チ
ップを接続端子をリードに固着することによってデバイ
スホール部に装着する工程とを備えたことを特徴とする
ものであり、電気的特性が良と判定される半導体チップ
が得られるまで、テープキャリアパッケージの同一デバ
イスホール部の所定パターンのリードを用いて半導体チ
ップの電気的特性の試験判定を行うことを特徴とするも
のであり、半導体チップを保持するステージと、このス
テージに保持された半導体チップに近接して所定パター
ンのリードが形成されたテープキャリアパッケージのデ
バイスホール部を配置させるテープ送り機構と、ステー
ジに保持された半導体チップの接続端子にデバイスホー
ル部の対応するリードの片端部を所定圧力で接触させる
と共にリードの他端部に接触して該リードを電気特性試
験部に接続させ特性試験を行う特性試験機構と、この特
性試験機構の試験結果に基づき半導体チップの電極であ
るバンプとリードの片端部とを熱圧着させる固着機構と
を備えたことを特徴とするものである。
【0013】
【作用】上記のように構成された半導体装置の製造方法
及び製造装置においては、半導体チップの特性試験を行
う電気特性試験部を有する特性試験機構と、半導体チッ
プの接続子とテープキャリアパッケージのデバイスホー
ル部に形成されたリードの片端部とを熱圧着させる固着
機構とが、同じ装置に設けられており、先ずステージ上
に保持された半導体チップの接続子に、装着しようとす
るデバイスホール部に形成されたリードの片端部を対応
させて接触させ、リードの他端部を電気特性試験部に接
続して特性試験を行い、次ぎに試験結果に基づいてステ
ージ上に保持されたままの半導体チップの接続子に、デ
バイスホール部に形成されたリードの片端部を熱圧着す
る。これによって微小ピッチで設けられた接続子とリー
ドの片端部との接触が確実な状態で電気特性試験が行
え、試験結果の信頼性が向上する。また熱圧着を行う際
に位置合わせにずれを生じることがなく、ずれ不良を生
じる虞もない。
【0014】
【実施例】以下、本発明の一実施例を図1乃至図7を参
照して説明する。図1は製造装置の構成を示す図であ
り、図2は半導体チップの斜視図であり、図3はテープ
キャリアパッケージの平面図であり、図4は特性試験工
程の要部側面図であり、図5は特性試験工程の要部平面
図であり、図6はボンディング工程の要部の側面図であ
り、図7はボンディング工程後のテープキャリアパッケ
ージの平面図である。
【0015】図1乃至図3において、1は半導体装置の
製造装置であって、半導体チップ2の電気特性試験と、
試験後の半導体チップ2のテープキャリアパッケージ3
への装着を行うものである。4は上下方向(A矢方向)
に平行移動し所定の位置で停止するように設けられたス
テージで、その上面に半導体ウェハからダイシングによ
って分割された半導体チップ2が、図示しない移載機構
によって移載され、位置決めされて載置されるようにな
っている。また、4はヒータにより加熱することが可能
になっている。なお半導体チップ2は、周縁部に一列に
多数配列された金(Au)などの金属でなるバンプ5を
上方側にしてステージ4に載置される。
【0016】一方、テープキャリアパッケージ3はポリ
イミド樹脂でなる厚さが75μm程度で、35〜150
mm程度の幅を有する長尺のフィルム状のもので、辺縁
部にスプロケットホール6が形成されている。そしてテ
ープキャリアパッケージ3には長尺方向に所定のピッチ
でデバイスホール部7が設けられている。
【0017】デバイスホール部7は、半導体チップ2の
外形寸法より大きいデバイスホール8が形成され、また
テープキャリアパッケージ3の下面側に成層された数μ
m〜10μmの厚さの錫(Sn)や金がめっきされた銅
(Cu)箔等の金属箔を所定パターンとなるようにエッ
チング加工を行って得られたリード9が設けられてい
る。そしてデバイスホール8内にリード9のインナリー
ド部分10の先端部が延出している。
【0018】また、11はテープ送り機構で、送出しリ
ール12に巻かれたテープキャリアパッケージ3が、ス
テージ4の上方を互いに対向する面が平行になるように
ガイドローラ13を経由し、適正な引張力が与えられな
がらB矢方向送られ、巻取リール14に巻き取られるよ
うに構成されている。なお15は、テープキャリアパッ
ケージ3の下面側でステージ4の近傍に設けられたガイ
ド板である。
【0019】そしてテープ送り機構11では送られるテ
ープキャリアパッケージ3が、ステージ4に載置された
半導体チップ2のバンプ5の直上に、それに対応するイ
ンナリード部10の先端部が来るように近接した位置に
位置決めされ、停止するようになっている。このときリ
ード9のアウタリード部分16がガイド板15の上に来
る位置で停止している。さらにデバイスホール部7に半
導体チップ2が装着されると、テープ送り機構11が動
作して新たに次ぎのデバイスホール部7がステージ4の
上方に来るように、テープキャリアパッケージ3を移動
させる。
【0020】また、17は特性試験機構で、電気特性試
験部18と押え部材19、さらにコンタクタ部20を備
えて構成されている。電気特性試験部18はステージ4
に載置された半導体チップ2の電気的な特性試験を行う
と共に、予め設定された基準値と試験結果とを対比し、
試験対象の半導体チップ2の良否を判定するようになっ
ている。
【0021】押え部材19は、ステージ4上の半導体チ
ップ2に対応して停止したテープキャリアパッケージ3
のデバイスホール部7の上方に、上下方向及び水平方向
(C及びD矢方向)にそれぞれ平行移動可能に設けられ
ており、特性試験を行うに際してステージ4上の半導体
チップ2のバンプ5と、それに対応するインナリード部
分10の先端部が適正な接触圧力で接触するように、テ
ープキャリアパッケージ3の上面側から押さえるもので
ある。なお押え部材19のインナリード部分10に接触
する先端部位は、絶縁材料で形成されていて、同時に全
てのインナリード部分10が同じ圧力で押さえられるよ
うになっている。
【0022】コンタクタ部20は、ステージ4上の半導
体チップ2に対応して停止したテープキャリアパッケー
ジ3のリード9のアウタ−リード部分16の上方に、上
下方向(E矢方向)に平行移動可能に設けられており、
特性試験を行うに際して各アウタ−リード部分16に接
触片21を適正な接触圧力で接触させ、アウタ−リード
部分16と対応する電気特性試験部18の試験端子とを
接続させるようにしている。
【0023】さらに、22は固着機構で、上下方向及び
水平方向(F及びG矢方向)にそれぞれ平行移動可能に
設けられたボンディングツール23を備えている。また
ボンディングツール23は半導体チップ2の電気的な特
性試験後に、押え部材19に替えてステージ4上の半導
体チップ2及びテープキャリアパッケージ3のデバイス
ホール部7の上方に配置される。
【0024】そして、ボンディングツール23によって
電気特性試験部18で良品と判定された半導体チップ2
のバンプ5と、それに対応するインナリード部分10の
先端部とを熱圧着させ、デバイスホール部7に半導体チ
ップ2を装着するようになっている。
【0025】またさらに、製造装置1には電気特性試験
部18による良否判定に基づき、不良と判定された半導
体チップ2をステージ4から取り除く図示しない不良品
除去機構が設けられている。
【0026】次ぎに、上述のように構成された製造装置
1を用いての半導体装置の製造方法を説明する。
【0027】先ず、半導体ウェハからダイシングによっ
て分割された半導体チップ4を、図示しない移載機構に
よってバンプ5を上方側にしてステージ4上の所定の位
置に載置する。そしてステージ4を上方に移動させ所定
の位置に固定する。
【0028】続いて、テープ送り機構11の送出しリー
ル12に巻かれたテープキャリアパッケージ3を、適正
な引張力が与えられながら巻取リール14に巻き取り、
ステージ4に載置された半導体チップ2のバンプ5の直
上に、それに対応するインナリード部10の先端部が来
るように近接した位置に位置決めして停止させる。
【0029】次ぎに、図4及び図5に示す特性試験工程
において、特性試験機構17の押え部材19を水平方向
に平行移動させ、デバイスホール部7の上方に位置させ
る。そして押え部材19を下方向に移動させ、ステージ
4上の半導体チップ2のバンプ5と、それに対応するイ
ンナリード部分10の先端部が適正な接触圧力で接触す
るように押さえる。
【0030】この押え部材19でバンプ5とインナリー
ド部分10を接触させた状態で、コンタクタ部20を下
方向に移動させ、コンタクタ部20の接触片21を対応
するアウタ−リード部分16に適正な接触圧力で接触さ
せる。そして各リード9と電気特性試験部18の試験端
子とを接続して半導体チップ2の特性試験を行う。
【0031】半導体チップ2が良品と判定された場合に
は、コンタクタ部20を上方向に移動させ、押え部材1
9を上方向に移動させると共に水平方向に移動させ、デ
バイスホール部7の直上から外方に移動させる。
【0032】次いで、図6に示すボンディング工程にお
いて、固着機構22のボンディングツール23を水平方
向に平行移動させ、押え部材19に替えてデバイスホー
ル部7の上方に位置させる。そしてボンディングツール
23を下方向に移動させ、ステージ4上の半導体チップ
2のバンプ5と、それに対応するインナリード部分10
の先端部とを熱圧着させ、デバイスホール部7に良品の
半導体チップ2を装着する。
【0033】そして、ステージ4を下方に移動させ、新
たに半導体チップ2をステージ4上に載置し、ステージ
4を所定の位置に固定する。再びテープ送り機構11の
送出しリール12に巻かれたテープキャリアパッケージ
3を巻取リール14に巻き取り、ステージ4に載置され
た半導体チップ2のバンプ5の直上に、それに対応する
新たなインナリード部10の先端部が来るように近接し
た位置に位置決めして停止させ、上記過程を繰り返すこ
とによってデバイスホール部7に良品の半導体チップ2
を装着する。
【0034】また、特性試験で半導体チップ2が不良品
と判定された場合には、コンタクタ部20を上方向に移
動させ、押え部材19を上方向に移動させると共に水平
方向に移動させ、デバイスホール部7の直上から外方に
移動させる。さらにステージ4を下方に移動させ、不良
品と判定された半導体チップ2がステージ4から図示し
ない不良品除去機構によって取り除かれる。
【0035】続いて、ステージ4を下方に移動させ、新
たに半導体チップ2をステージ4上に載置し、再びステ
ージ4を半導体チップ2のバンプ5と対応するインナリ
ード部10の先端部とを近接した所定の位置に固定す
る。そして同じデバイスホール部7を用い、新たに載置
した半導体チップ2の特性試験を行う。この同じデバイ
スホール部7を用いての半導体チップ2の特性試験は、
デバイスホール部7に良品の半導体チップ21が装着さ
れるまで継続して行なう。
【0036】このようにして、図7に示すような各デバ
イスホール部7に良品の半導体チップ2が装着されたテ
ープキャリアパッケージ3を、巻取リール14に巻き取
る。
【0037】以上のように本実施例は構成されているの
で、パッドピッチの微小化された半導体チップ2の電気
的な特性試験を行う際にも、プローブカードを用いるこ
となく、パッドに形成されたバンプ5のピッチに等しく
設けられたデバイスホール部7のインナリード部10の
先端部を、バンプ5に接触させ、さらに押え部材19に
よって十分な接触圧力が得られるようにすることで確実
に各バンプ5毎の独立した導通が確保できる。
【0038】そして、リード9のアウタ−リード部分1
6がコンタクタ部20の接触片21に接触し、電気特性
試験部18の試験端子とが接続されることで、プローブ
を細くしたために生じる接触抵抗の増大や、プローブを
太いままにしておくことによって生じる誤接触等のよう
な問題の発生がなく、電気特性の試験結果の信頼性が高
いものとなり、製造の歩留を不安定なものにしたり、あ
るいは低いものとすることがない。
【0039】また、製造装置1は特性試験機構17と固
着機構22とを設けており、ステージ4に固定された半
導体チップ2の電気特性試験を行った後、良品であれば
そのまま半導体チップ2をステージ4に固定した状態
で、テープキャリアパッケージ3のデバイスホール部7
に装着することができる。このためバンプ5とインナリ
ード部10の先端部との位置合わせ等を行う必要がな
く、それに時間を要することがなく、また微小ピッチで
設けられている場合でも、バンプ5とインナリード部1
0の先端部の位置合わせにずれを生じることがなく、ず
れ不良を生じる虞もない。
【0040】さらに、半導体チップ2の電気特性試験
と、試験されたものをテープキャリアパッケージ3のデ
バイスホール部7への装着のために、それぞれの装置に
半導体チップ2をセッティングする手間を必要とせず、
製造に要する時間を短縮することができる。
【0041】尚、本発明は上記の実施例のみに限定され
るものではなく、要旨を逸脱しない範囲内で適宜変更し
て実施し得るものである。
【0042】
【発明の効果】以上の説明から明らかなように、本発明
によれば半導体チップの不良品選別が確実に行なえ、安
定的に歩留を向上させることができ、また製造時間の短
縮が行える等の効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例の製造装置の構成を示す図で
ある。
【図2】同上における半導体チップの斜視図である。
【図3】同上におけるテープキャリアパッケージの平面
図である。
【図4】同上における特性試験工程の要部側面図であ
る。
【図5】同上における特性試験工程の要部平面図であ
る。
【図6】同上におけるボンディング工程の要部の側面図
である。
【図7】同上におけるボンディング工程後のテープキャ
リアパッケージの平面図である。
【符号の説明】
2…半導体チップ 3…テープキャリアパッケージ 4…ステージ 5…バンプ 7…デバイスホール部 8…デバイスホール 9…リード 10…インナーリード部 11…テープ送り機構 16…アウターリード部 17…特性試験機構 18…電気特性試験部 19…押え部材 20…コンタクタ部 22…固着機構 23…ボンディングツール

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 テープキャリアパッケージに設けられた
    複数のデバイスホール部に形成された所定パターンのリ
    ードに、半導体チップの対応する接続端子を接触させる
    工程と、前記リードに前記接続端子を加圧接触させた状
    態で前記半導体チップの電気的特性を試験し良否を判定
    する工程と、前工程で否と判定された場合には前記半導
    体チップを前記デバイスホール部から排除し、良と判定
    された場合には前記半導体チップを前記デバイスホール
    部にそのまま保持させておく工程と、前記デバイスホー
    ル部に保持された前記半導体チップを前記接続端子を前
    記リードに固着することによって前記デバイスホール部
    に装着する工程とを備えたことを特徴とする半導体装置
    の製造方法。
  2. 【請求項2】 電気的特性が良と判定される半導体チッ
    プが得られるまで、テープキャリアパッケージの同一デ
    バイスホール部の所定パターンのリードを用いて前記半
    導体チップの電気的特性の試験判定を行うことを特徴と
    する請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 半導体チップを保持するステージと、こ
    のステージに保持された前記半導体チップに近接して所
    定パターンのリードが形成されたテープキャリアパッケ
    ージのデバイスホール部を配置させるテープ送り機構
    と、前記ステージに保持された前記半導体チップの接続
    端子に前記デバイスホール部の対応する前記リードの片
    端部を所定圧力で接触させると共に前記リードの他端部
    に接触して該リードを電気特性試験部に接続させ特性試
    験を行う特性試験機構と、この特性試験機構の試験結果
    に基づき前記半導体チップの前記接続子と前記リードの
    片端部とを熱圧着させる固着機構とを備えたことを特徴
    とする半導体装置の製造装置。
JP19735592A 1992-07-24 1992-07-24 半導体装置の製造方法及び製造装置 Expired - Fee Related JP3190734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19735592A JP3190734B2 (ja) 1992-07-24 1992-07-24 半導体装置の製造方法及び製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19735592A JP3190734B2 (ja) 1992-07-24 1992-07-24 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JPH0645397A true JPH0645397A (ja) 1994-02-18
JP3190734B2 JP3190734B2 (ja) 2001-07-23

Family

ID=16373112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19735592A Expired - Fee Related JP3190734B2 (ja) 1992-07-24 1992-07-24 半導体装置の製造方法及び製造装置

Country Status (1)

Country Link
JP (1) JP3190734B2 (ja)

Also Published As

Publication number Publication date
JP3190734B2 (ja) 2001-07-23

Similar Documents

Publication Publication Date Title
US7423439B2 (en) Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US6062873A (en) Socket for chip package test
KR100911676B1 (ko) 콘택터, 그의 제조 방법 및 콘택터를 사용한 시험 방법
US5831441A (en) Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
JP2558976B2 (ja) 電子部品の電極とリードとの接合方法
JPH04233480A (ja) 電子デバイスの試験装置
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
JP2001338955A (ja) 半導体装置及びその製造方法
JP5918205B2 (ja) 試験装置及びその試験方法
JPH08504036A (ja) エリアアレイ配線チップのtabテスト
JPWO2005093442A1 (ja) 半導体集積回路装置の製造方法
KR100228472B1 (ko) 반도체 장치의 시험용기판 및 반도체 장치의 시험방법
KR100585142B1 (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
JP2004144742A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JP2715793B2 (ja) 半導体装置及びその製造方法
JP3720887B2 (ja) 接触子装置
JP3190734B2 (ja) 半導体装置の製造方法及び製造装置
JPH09297154A (ja) 半導体ウエハの検査方法
JPH05206233A (ja) 半導体のエージング装置
JPH10189660A (ja) フリップチップ接続用回路素子
JP2839686B2 (ja) フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置
JP2004144634A (ja) 半導体装置の製造方法
JP3978142B2 (ja) 検査用基板
JPH0613428A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010424

LAPS Cancellation because of no payment of annual fees