JPH10189660A - フリップチップ接続用回路素子 - Google Patents

フリップチップ接続用回路素子

Info

Publication number
JPH10189660A
JPH10189660A JP8351165A JP35116596A JPH10189660A JP H10189660 A JPH10189660 A JP H10189660A JP 8351165 A JP8351165 A JP 8351165A JP 35116596 A JP35116596 A JP 35116596A JP H10189660 A JPH10189660 A JP H10189660A
Authority
JP
Japan
Prior art keywords
connection
flip
circuit element
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8351165A
Other languages
English (en)
Other versions
JP2885283B2 (ja
Inventor
Ryoichi Nagaoka
亮一 長岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8351165A priority Critical patent/JP2885283B2/ja
Publication of JPH10189660A publication Critical patent/JPH10189660A/ja
Application granted granted Critical
Publication of JP2885283B2 publication Critical patent/JP2885283B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 基板に対する接続に関し、信頼性の向上及び
生産性の向上が図られたフリップチップ接続用回路素子
を提供すること。 【解決手段】 本発明のフリップチップ回路素子１は、
接続用金属バンプ３の他に、該接続用金属バンプ３より
も高さの低い接続検出用金属バンプ４を備えている。こ
のような構成を備えたフリップチップ接続用回路素子１
を基板９に接続する場合、接続検出用金属バンプ４が対
応する接続パターン１０Ａに接触・接続したことをもっ
て、接続用金属バンプ３の接続を容易に検出することが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ接
続により基板に接続されるフリップチップ接続用回路素
子、及びその製造方法、並びにフリップチップ接続方法
に関する。
【０００２】
【従来の技術】フリップチップ接続用回路素子とは、電
子回路及び／又は電気回路を有する回路素子であって、
フリップチップ接続により基板に対して電気的に接続さ
れる回路素子である。また、フリップチップ接続用回路
素子は、特定の一つの平面上に配された複数の外部接続
端子と、該複数の外部接続端子の夫々に設けられた接続
用金属バンプとを備えている。このようなフリップチッ
プ接続用回路素子は、一般には、半導体素子、集積回路
素子を意味するが、本明細書においては、多層セラミッ
ク基板上に多層配線されてなる積層インダクタンスやキ
ャパシタンス及び抵抗等、一面上に設けられた複数の外
部接続端子を有する回路素子であって、フリップチップ
接続の可能な全ての回路素子を含むものとする。
【０００３】また、フリップチップ接続とは、フリップ
チップ接続用回路素子を基板に対してフェースダウンに
て直接接続する接続方法をいう。
【０００４】更に、従来、フリップチップ接続方法とし
ては、大別して、以下に示す３種類の方法が挙げられ
る。
【０００５】第１の方法は、外部接続端子に設けられる
接続用金属バンプの材料として、半田等の２００℃前後
の比較的低温で溶融する金属を用いる方法である。第１
の方法においては、まず、比較的低温で溶融する金属を
用いて外部接続端子に対して接続用金属バンプを設け、
接続用金属バンプの設けられたフリップチップ接続用回
路素子をフェースダウンにて基板上の所定の位置に配置
し、その後、接続用金属バンプの溶融温度以上の温度に
加熱して接続用金属バンプを溶融させて、回路素子の有
する外部接続端子と基板側に設けられた配線パターンと
を電気的に接続する。
【０００６】第２の方法は、外部接続端子に設けられる
接続用金属バンプの材料として、Ａｕ等の加熱荷重によ
り接合しやすい金属を用いる方法である。第２の方法に
おいては、この種の金属を用いて外部接続端子に対して
接続用金属バンプを設けると共に、同種の金属を用いて
基板側に接続パターンを形成し、接続用金属バンプの設
けられたフリップチップ接続用回路素子をフェースダウ
ンにて基板上の所定の位置に配置し、その後、加熱圧着
することで、回路素子の有する外部接続端子と基板側に
設けられた配線パターンとを電気的に接続する。
【０００７】第３の方法は、フリップチップ接続用回路
素子の有する接続用金属バンプを、基板側の接続用パタ
ーンに対して、導電性の接着剤を介して電気的に接続す
る方法である。
【０００８】尚、これら第１乃至第３の方法のいずれの
場合においても、基板とフリップチップ接続用回路素子
との接続を確実なものとするためには、フリップチップ
接続用回路素子を基板に接続する際に、基板側の接続パ
ターンと、フリップチップ接続用回路素子の有する接続
用金属バンプとの接触・接続を確実に行うことが必要と
される。従って、上述した第１乃至第３の方法のいずれ
の場合においても、フリップチップ接続用回路素子を基
板上の所定の位置に配置した後に、一定の荷重を加える
方法が採られている。
【０００９】従来、この種の接続方法が適用されるフリ
ップチップ接続用回路素子として、例えば、図９に示さ
れる構造を備えるもの（従来例１）が挙げられる。
【００１０】従来例１のフリップチップ接続用回路素子
１は、特定の一平面の外形周囲に対して、ほぼ一定間隔
に形成された複数の外部接続端子２を備えており、更
に、該複数の外部接続端子２の夫々に設けられた接続用
金属バンプ３を備えている。尚、従来例１のフリップチ
ップ接続用回路素子１においては、複数の接続用金属バ
ンプ３が、一定の高さを有する様に形成されることが理
想的である。
【００１１】また、従来例１のフリップチップ接続用回
路素子１は、図１０に示される様にして、基板９に対し
て接続される。詳しくは、フリップチップ接続用回路素
子１の接続用金属バンプ３が設けられた面を、基板９の
接続パターン１０が形成された面に対向させて、所定の
位置に位置決めをし、その後、フリップチップ接続用回
路素子１に対して、接続用金属バンプ３が設けられた面
の反対側の面から荷重治具１１を用いて、一定の荷重を
加えるか、又は、加熱しながら荷重を行い、接続用金属
バンプ３を少し変形させることにより、基板９の有する
接続パターン１０と、フリップチップ接続用回路素子１
の有する接続用金属バンプ３とが電気的に接続される。
【００１２】また、フリップチップ接続が適用されるフ
リップチップ接続用回路素子の他の例としては、特開平
２−１０５４２０号公報に開示されているもの（従来例
２）が挙げられる。
【００１３】従来例２のフリップチップ接続用回路素子
１は、図１１に示される様に、長方形形状の回路素子で
あり、外部接続端子２が分散配置されている場合におけ
る回路素子の撓みを防止するためのものである。その目
的を達成するために、従来例２のフリップチップ接続用
回路素子１は、外部接続端子２及び接続用金属バンプ３
の他に、接続用金属バンプ３よりも高い高さを有する高
さ補正用金属バンプ１３を備えている。
【００１４】このような構成を備えた従来例２のフリッ
プチップ接続用回路素子１は、図１２に示される様にし
て、基板９に対して接続される。詳しくは、フリップチ
ップ接続用回路素子１の接続用金属バンプ３及び高さ補
正用金属バンプ１３が設けられた面を、基板９の接続パ
ターン１０が形成された面に対向させて、所定の位置に
位置決めをし、その後、フリップチップ接続用回路素子
１に対して、接続用金属バンプ３が設けられた面の反対
側の面から荷重治具１４（コレット等）を用いて、一定
の荷重を加えるか、又は、加熱しながら荷重を行い、接
続用金属バンプ３を少し変形させることにより、基板９
の有する接続パターン１０と、フリップチップ接続用回
路素子１の有する接続用金属バンプ３とが電気的に接続
される。ここで、従来例２のフリップチップ接続用回路
素子１においては、高さ補正用金属バンプ１３を備えて
いるため、荷重する際に、フリップチップ接続用回路素
子における外部接続端子２の少ない部位で生じる当該フ
リップチップ接続用回路素子１の変形により、加圧差が
起こり接続用金属バンプ３のつぶれ程度にバラつきが生
じるといった事態を補正することができる。
【００１５】
【発明が解決しようとする課題】しかしながら、上述し
た従来例１及び従来例２のいずれも、フリップチップ接
続用回路素子に設けられた接続用金属バンプと、基板の
接続パターンとをフリップチップ接続にて接続する際
に、該接続のバラつきが大きいといった問題点を有して
いた。このように接続のバラつきが大きいということ
は、歩留まりの低下を招く原因の一つであり、また、回
路動作上の信頼性の観点からも好ましいものではなかっ
た。
【００１６】従来例１のフリップチップ接続用回路素子
においては、接続用金属バンプが、上述の通り、一定の
高さを有しており、また、該素子の基板への実装時にお
ける該素子に対する荷重として、各接続用金属バンプに
対して一様な圧力が加われば、理論的には、各接続用金
属バンプが一定量変形して、フリップチップ接続用回路
素子と基板との確実な接続を得ることが可能である。し
かしながら、実際の生産工程においては、一定の高さを
目標に設けられる各接続用金属バンプの高さにバラつき
が存在し、また、基板側にも反りやうねりが存在し、更
に該反りやうねりにもバラつきが存在することが一般的
である。更に、フリップチップ接続用回路素子に対して
荷重する際に用いられる加圧治具においても、加圧面に
関して完全な平行度を確保することは困難である。従っ
て、各接続用金属バンプに対して、一様な圧力を加える
ことは、事実上困難であった。その結果として、接続用
金属バンプと基板上に形成された接続パターンとの接続
に関し、均一且つ確実な接続を確保することが困難であ
った。
【００１７】尚、このような接続用金属バンプの高さの
バラつきや、実装する基板の反りやうねり等のバラつき
を一定の加圧量で吸収するためといった観点からは、荷
重を大きくすることにより、接続用金属バンプの変形量
を大きくすることが挙げられるが、この方法も次に示す
ような問題点を生じていた。
【００１８】即ち、機械的なストレスに弱い材料を用い
て構成されたフリップチップ接続用回路素子に対して大
きな荷重を加えると、フリップチップ接続用回路素子に
破損を生じる恐れがある。従って、そのような材料で構
成されたフリップチップ接続用回路素子に対して、荷重
を大きくすることは適用困難である。また、柔軟な素材
で構成される基板を用いた場合、該基板に荷重による変
形が生じ、素子接続後に機械的応力が残留することが起
こり得る。更に、フリップチップ接続用回路素子自体が
機械的に保証されている場合においても、外部接続端子
や基板側の接続パターンにダメージを与えることになる
ことから、信頼性上好ましくない。
【００１９】従来例２のフリップチップ接続用回路素子
の場合も同様に、接続用金属バンプの高さを、加圧時の
フリップチップ接続用回路素子の変形量に合わせた場合
においても、接続のバラつきを抑えることが出来なかっ
た。
【００２０】また、従来例１及び従来例２のいずれのフ
リップチップ接続用回路素子においても、荷重量の設定
が複雑であるといった問題点を有していた。
【００２１】即ち、外部接続端子数の異なるフリップチ
ップ接続用回路素子や、形状又はサイズの異なるフリッ
プチップ接続用回路素子に関して、加圧条件を設定する
ためには、いくつかの加圧条件下で、実際に基板に実装
し、その後、接続用金属バンプの変形量や変形状態、及
び基板に対する接続状態を試験的に行って確認する必要
がある。従って、当然のことながら、フリップチップ接
続用回路素子の種類が増える度、加圧条件の設定を行う
ことが必要となる。また、加圧条件の異なるフリップチ
ップ接続用回路素子を複数個基板に実装する様な製品等
もあり、該製品等においては、個々のフリップチップ接
続用回路素子の加圧条件を夫々設定しなければならず、
煩雑であり生産性上問題があった。
【００２２】更に、従来例２のフリップチップ接続用回
路素子においては、新たに、高さ補正用金属バンプを形
成するために、回路素子の有する外部接続端子の面積を
変更して対応している。このため、フリップチップ接続
用回路素子の形状や大きさ、及び実装する基板の反りや
うねりに併せて、高さ補正用金属バンプを形成する場
合、当該高さ補正用金属バンプに対応して、外部接続端
子の面積を決定する必要があった。このようなことは、
現実的でなく、また、工法や基板に合わせて素子を設計
する必要があることから、従来例２のフリップチップ接
続用回路素子は、汎用性が無いという問題点を有してい
た。
【００２３】そこで、本発明の目的は、上述した課題を
解決すべく、接続に関する信頼性の向上と生産性の向上
とが図られたフリップチップ接続用回路素子を提供する
ことにある。
【００２４】また、本発明の他の目的は、上述した課題
を解決するために、前記フリップチップ接続用回路素子
を用いたフリップチップ接続方法を提供することにあ
る。
【００２５】
【課題を解決するための手段】本発明は、上述した課題
を解決するために、フリップチップ接続用回路素子に接
続検出用金属バンプを備えることとする。この接続検出
用金属バンプは、接続用金属バンプが実装時において適
正に変形されたかどうかを検知するためのものであり、
予め適正な変形量を有するものである。また、この接続
検出用金属バンプを備えた本発明のフリップチップ接続
用回路素子を基板に実装する場合、通常通りのフリップ
チップ実装工程において、フリップチップ接続用回路素
子に対して荷重をし、接続検出用金属バンプが基板に接
触・接続したことをもって接続用金属バンプが基板に接
続したものとする。
【００２６】本発明は、具体的には、以下に示す第１乃
至第４のフリップチップ接続用回路素子を提供する。
【００２７】即ち、本発明によれば、第１のフリップチ
ップ接続用回路素子として、所定の電子回路及び／又は
電気回路を備え、特定の一つの平面に配された複数の外
部接続端子と、該複数の外部接続端子の夫々に設けられ
た接続用金属バンプとを有する回路素子であって、フリ
ップチップ接続により接続される際には、前記特定の平
面を基板に対向させて該基板上の配線と前記複数の外部
接続端子とが電気的に接続されるように構成される回路
素子であるフリップチップ接続用回路素子において、少
なくとも一つ以上の接続検出用金属バンプを備えてお
り、該接続検出用金属バンプは、前記接続用金属バンプ
よりも高さの低いことを特徴とするフリップチップ接続
用回路素子が得られる。
【００２８】また、本発明によれば、第２のフリップチ
ップ接続用回路素子として、前記第１のフリップチップ
接続用回路素子において、前記接続検出用金属バンプの
数と同数の接続検出端子を備えており、前記接続検出用
金属バンプは、対応する該接続検出端子に設けられてい
ることを特徴とするフリップチップ接続用回路素子が得
られる。
【００２９】また、本発明によれば、第３のフリップチ
ップ接続用回路素子として、前記第１又は第２のいずれ
かのフリップチップ接続用回路素子において、前記所定
の電子回路及び／又は電気回路は、半導体基板上に形成
されていることを特徴とするフリップチップ接続用回路
素子が得られる。
【００３０】更に、本発明によれば、第４のフリップチ
ップ接続用回路素子として、前記第１又は第２のいずれ
かのフリップチップ接続用回路素子において、前記所定
の電子回路及び／又は電気回路は、複数のセラミック基
板上に多層配線されて形成されていることを特徴とする
フリップチップ接続用回路素子が得られる。
【００３１】また、本発明によれば、これら第１乃至第
４のフリップチップ接続用回路素子の製造方法であっ
て、前記回路素子の前記特定の平面上に、前記接続用金
属バンプと同じ高さを有する第１の金属バンプを所定数
個形成し、該第１の金属バンプの夫々に対して加圧し
て、前記接続用金属バンプよりも低い所定の高さの第２
の金属バンプを形成し、該第２の金属バンプを前記接続
検出用金属バンプとすることを特徴とするフリップチッ
プ接続用回路素子の製造方法が得られる。
【００３２】更に、本発明によれば、第１乃至第４のフ
リップチップ接続用回路素子のいずれかを基板に対して
実装するフリップチップ接続方法であって、請求項１乃
至請求項４のいずれかに記載のフリップチップ接続用回
路素子と、前記基板とを用意し、前記特定の平面を前記
基板上の配線が施された平面に対向させ、該基板上の配
線に前記接続用金属バンプが接触する様に、前記フリッ
プチップ接続用回路素子を配置し、前記フリップチップ
接続用回路素子の有する面であって、前記特定の平面の
裏側の面に対して加圧し、前記接続検出用金属バンプが
前記基板に接触したことをもって、加圧を終了すること
を特徴とするフリップチップ接続方法が得られる。
【００３３】本発明のフリップチップ接続用回路素子
は、上述した様に接続用金属バンプの他に、該接続用金
属バンプよりも高さの低い接続検出用金属バンプを備え
ていることから、上記フリップチップ接続方法を適用す
ることができる。尚、上記フリップチップ接続方法にお
いて、接続検出用金属バンプと基板（若しくは、基板に
形成されたパターン）とが接触したかどうかを確認する
方法としては、基板側の接続パターンの電気的な検査、
又は基板側接続パターン−金属バンプ間の電気的な検査
などを行うことが挙げられる。このような検出方法を採
ることにより、接続用金属バンプも適正な変形量になっ
たことを電気的に容易に確認することができる。また、
外部接続端子の異なる回路素子や、形状及び大きさの異
なるフリップチップ接続用回路素子を基板に実装する際
の荷重条件を個々に設定する必要がなくなる。
【００３４】尚、従来、接続用金属バンプの他に、回路
素子の放熱対策として、放熱用のダミーバンプを備える
フリップチップ接続用回路素子があるが、放熱用のダミ
ーダンプは、他の接続用金属バンプと同様の高さを有す
るものであり、本発明の接続検出用金属バンプとは異な
るものである。
【００３５】
【発明の実施の形態】以下に、本発明の実施の形態のフ
リップチップ接続用回路素子、該フリップチップ接続用
回路素子の製造方法、及び該フリップチップ接続用回路
素子を基板に実装するフリップチップ接続方法につい
て、図面を参照して説明する。
【００３６】尚、本実施の形態においても、フリップチ
ップ接続用回路素子は、一般的に意味される半導体素
子、集積回路素子だけでなく、多層セラミック基板上に
多層配線されてなる積層インダクタンスやキャパシタン
ス及び抵抗等、一面上に設けられた複数の外部接続端子
を有する回路素子であって、フリップチップ接続の可能
な全ての回路素子を含むものとする。
【００３７】本実施の形態のフリップチップ接続用回路
素子は、図１及び図２に示される様な構成を備えてい
る。
【００３８】即ち、本実施の形態のフリップチップ接続
用回路素子１は、複数の外部接続端子２、複数の接続用
金属バンプ３、複数の接続検出用金属バンプ４、複数の
接続検出端子５、６、７を備えている。
【００３９】詳しくは、複数の外部接続端子２及び複数
の接続検出端子５、６、７は、フリップチップ接続用回
路素子１の有する特定の一平面の外形周囲に、混在し
て、ほぼ一定間隔に形成されている。ここで、接続検出
端子５、６、７は、外部回路（図示せず）との接続が不
要な端子、又は、フリップチップ接続用回路素子１の内
部回路との接続が無い端子である。いずれにしても、接
続検出端子５、６、７は、当該フリップチップ接続用回
路素子１において、回路動作に関与しない端子である。
【００４０】複数の接続用金属バンプ３は、対応する外
部接続端子２上に設けられている。また、複数の接続検
出用金属バンプ４は、対応する接続検出端子５、６、７
上に設けられている。尚、接続用金属バンプ３及び接続
検出用金属バンプ４のいずれも金属又は合金で形成され
たものであり、例えば、以下に示す材料で構成すること
ができる。回路素子と基板とを半田付けで接続する場
合、錫鉛や金錫のように比較的低温（２００〜３００℃
前後）で溶融する金属が挙げられる。また、回路素子と
基板とを加熱圧着で接続する場合、若しくは導電性接着
剤で接続する場合、好ましい材料としては金が挙げられ
る。また、金属バンプは、例えば、材料として半田材を
用いる場合、以下の様にして、形成することができる。
即ち、外部接続端子２、及び接続検出端子５、６、７上
に半田材を所定量供給し、該半田材の溶融温度までフリ
ップチップ接続用回路素子１全体を加熱し、外部接続端
子２及び接続検出端子５、６、７上の半田材を溶融させ
る。この溶融の際、半田材が表面張力によりほぼ球状と
なり、接続用金属バンプ３及び接続検出用金属バンプ４
が形成される。尚、この際形成された接続検出用金属バ
ンプ４は、まだ、接続用金属バンプ３とほぼ同一の高さ
を有しているものであるが、後に説明する様な工程にお
いて、高さが調節される。また、この時点で、従来問題
とされていた金属バンプの高さのバラつきが生じる。詳
しくは、形成された金属バンプの高さ（球形）は、外部
接続端子２（接続検出端子５、６、７）の面積と、供給
した半田材の量とで決定されるが、供給される半田材の
量は微少であるため、一定量供給には精度的に限界があ
る。従って、形成される金属バンプには高さのバラつき
が生じることになる。また、形成された接続用金属バン
プ３の高さの平均値は、一般には５０〜８０μｍの範囲
で、製品により異なるものである。しかしながら、その
バラつきは、製品の構成が決定されれば、大抵の場合約
５μｍ程度となる。
【００４１】尚、金属バンプの他の形態としては、マッ
シュルーム型バンプと、ストレート・ウォール型バンプ
とが挙げられる。マッシュルーム型バンプとは、メッキ
によりバンプ材料となる金属が等方的に成長し、キノコ
状になったバンプをいう。また、ストレート・ウォール
型バンプとは、バンプ材料となる金属の成長を厚いレジ
スト内だけに限定することにより、垂直に立った形状を
有するバンプをいう。このストレート・ウォール型バン
プは、等方的に広がらないため、微細化に対応すること
ができる。
【００４２】次に、本実施の形態のフリップチップ接続
用回路素子１の製造方法について、図３を用いて説明す
る。
【００４３】本実施の形態のフリップチップ接続用回路
素子１は、外部接続端子２上に接続金属バンプ３を形成
すると共に、接続検出端子５、６、７上に接続金属バン
プ３と同様の高さを有する接続検出用金属バンプ４を形
成した後、図３に示される様に、接続検出用金属バンプ
４のみに荷重治具８を用いて荷重し、接続検出用金属バ
ンプ４を所定の高さに変形させることにより、製造され
る。ここで、接続検出用金属バンプ４の変形量ｔ（図２
参照）は、形成した接続用金属バンプ３の高さのバラつ
きと、フリップチップ接続用回路素子１を実装する基板
の反り及びうねりの程度とにより決定される。例えば、
実装する基板の反りやうねりの最大が、フリップチップ
接続用回路素子１の一辺に関して１０μｍである場合、
接続用金属バンプ３の高さのバラつき５μｍと接続に関
する余裕としての３μｍとを考慮して、変形量ｔは約１
８μｍと決定される。夫々の具体的数値は、あくまで一
例であり、実際にバラつきが５μｍであり、接続に関す
る余裕が３μｍであるわけではない。また、変形量ｔ
は、この例のようにして、金属バンプの形成方法及び基
板の状態等から予め評価を行って決定しておく。更に、
図３においては、接続検出端子５上に設けられた接続検
出用金属バンプ４の変形に関して示すものであるが、接
続検出端子６及び７上に設けられた接続検出用金属バン
プ４に対しても同様にして変形させることはいうまでも
ない。
【００４４】次に、本実施の形態のフリップチップ接続
用回路素子１を基板に実装する溜めのフリップチップ接
続方法について、図４乃至図８を用いて説明する。
【００４５】図４は、基板９に対して本実施の形態のフ
リップチップ接続用回路素子１を所定の一に配置した時
の平面図を示す。尚、図４乃至図８のいずれにおいて
も、基板９は、実際の基板の一部分を示している。ここ
で、基板９としては、有機系の基板であれば、ガラスエ
ポキシ基板、無機系の基板であれば、セラミック基板が
代表的な例として挙げられる。基板９には、フリップチ
ップ接続用回路素子１の外部接続端子２に対応して接続
用パターン１０が形成されており、また、接続検出端子
５、６、７に対応して接続用パターン１０Ａ、１０Ｂ、
１０Ｃが設けられている。基板９に設けられた接続用パ
ターン１０は、周囲に引き出されて、周辺の回路（図示
せず）との接続される。一方、接続用パターン１０Ａ、
１０Ｂ、１０Ｃは、他の回路と接続しない分離したパタ
ーンとすると共に、夫々、基板周辺方向に引き出されて
いる。
【００４６】図５から更に明確に理解される様に、接続
の際には、本実施の形態のフリップチップ接続用回路素
子１を、接続用金属バンプ３が基板９に設けられた接続
パターン１０に対向させる。更に、接続用金属バンプ３
と接続パターン１０とを合わせる様にして、フリップチ
ップ接続用回路素子１を基板９上の所定の位置に搭載す
る。この時点では、接続検出用金属バンプ４は、接続用
金属バンプ３と比較して高さが低いことから、接続パタ
ーン１０Ａ（１０Ｂ、１０Ｃも同様）に接触していな
い。また、図示しなかったが、この時点で、接続用金属
バンプ３に関しても、該金属バンプ３の高さのバラつき
や、基板の反り及びうねり等により、接触していないも
のがある恐れもある。次に、フリップチップ接続用回路
素子１の接続用金属バンプ３が設けられていない面に対
して、フリップチップ接続用回路素子１の形状及びサイ
ズにみあった荷重治具１１により、フリップチップ接続
用回路素子１及び基板９に対して荷重を加える。
【００４７】荷重を加えていくと、接続用金属バンプ３
は徐々に変形していき、フリップチップ接続用金属バン
プ１と基板９との距離が縮まり、図６に示される様に、
接続検出用金属バンプ４が接続パターン１０Ａ（１０
Ｂ、１０Ｃも同様）に接触することとなる。
【００４８】次に、本実施の形態において、接続検出用
金属バンプ４接続パターン１０Ａ１０Ｂ、１０Ｃとの接
触を検出する方法について、図７及び図８を用いて説明
する。図７に示される様に、接触の検出は、荷重をかけ
ている際に、プローブ１２Ａ及びプローブ１２Ｂを用い
て行われる。プローブ１２Ａ及び１２Ｂは、接続パター
ン１０Ａ及び１０Ｂに電気的に接続されている。図示し
ていないが、接続パターン１０Ｃに対してもプローブが
電気的に接続されている。また、荷重時においては、接
続用金属バンプ３の高さ（変形量）が接続検出用金属バ
ンプ４の高さ（変形量）と同じになると、接続パターン
１０Ａ、１０Ｂ、及び１０Ｃと対応する接続検出用金属
バンプ４とは、夫々、電気的に導通状態になる。従っ
て、プローブ１２Ａ及び１２Ｂ（接続パターン１０Ｃに
接続されているプローブも含む）の夫々の電気的状態を
荷重時に常時監視することで、接続検出用金属バンプ４
と、接続パターン１０Ａ、１０Ｂ、及び１０Ｃとの接触
は、確認することができる。尚、電気的状態の変化の確
認方法としては、基板９の有する接続パターン１０Ａ
（１０Ｂ及び１０Ｃも同様）の静電容量の変化を計測す
る方法が挙げあられる。
【００４９】また、本実施の形態においては、荷重時
に、接触検出をも並行して行うことができるため、荷重
の具合を調整することができる。例えば、本実施の形態
のフリップチップ接続用回路素子１においては、接続検
出用金属バンプ４が３ヶ所に配置されていることから、
３ヶ所の接続検出用金属バンプ４の変形量を監視しなが
ら、基板側の反りやうねりに対して、接続用金属バンプ
３が適正な変形量に変形する様に、フリップチップ接続
用回路素子１を荷重する荷重治具１１の荷重状態を図７
に点線で示される様に調整することができる。結果とし
て、本実施の形態においては、接続に関して高い信頼性
を得ることができる。また、これらの概念は、どのよう
なサイズ及び形状を有するフリップチップ接続用回路素
子１に関しても容易に適用することができることから、
汎用性が高く、また、生産性の高いものである。
【００５０】接続の確認方法としては、図８に示される
様なものも挙げられる。図８は、図４における領域Ａを
示すものである。フリップチップ接続用回路素子１は、
外部接続端子２と接続検出端子５とを内部において電気
的に接続する素子内部配線５Ａを備えている。このよう
な構成を備えるフリップチップ接続用回路素子１を前述
の通り基板に対して実装すると、適正な接触状態に達し
た場合、接続パターン１０Ａは、接続検出用金属バンプ
４、接続検出端子５、素子内部配線５Ａ、外部接続端子
２、接続用金属バンプ３を介して、接続パターン１０と
電気的経路を形成することになる。従って、図８に示さ
れる様に、テスタ１５Ａ及び１５Ｂを夫々接続パターン
１０Ａ及び１０に接触させておくと共に一方に起電力１
５Ｃを供給することにより、接触状態になれば電流が流
れることから、電流計１５を用いて電気的状態を監視し
ながら荷重を行うことで、容易に接続の検出を行うこと
ができる。
【００５１】尚、本実施の形態においては、外部接続端
子２及び接続検出端子５、６、７が、混在して、ほぼ一
定間隔で設けられている例について、説明してきたが、
各端子が分散して配置されているようなフリップチップ
接続用回路素子であっても同様の概念を適用できること
はいうまでもない。
【００５２】また、本実施の形態においては、３つの接
続検出端子５、６、７を有しているフリップチップ接続
用回路素子について説明してきたが、１つ以上であれば
良く、本実施の形態に制限されるものではない。例え
ば、フリップチップ接続用回路素子が比較的小さいスケ
ールのものであり、また、外部接続端子２の数が少ない
様な場合、接続検出端子は１つでも同様の効果を得られ
る。しかしながら、フリップチップ接続用回路素子が比
較的スケールの大きいものであり、外部接続端子数も多
い場合、接続検出端子が複数個、素子の周囲に適宜分散
していることが望ましい。
【００５３】
【発明の効果】以上説明してきた様に、本発明のフリッ
プチップ接続用回路素子は、接続用金属バンプの他に、
該接続用金属バンプよりも高さの低い接続検出用金属バ
ンプを備えていることから、接続検出用金属バンプが対
応する接続パターンに接触・接続したことをもって、接
続用金属バンプの接続を容易に検出することができる。
また、接続用金属バンプの高さのバラつきや、基板の反
りやうねりが存在した場合においても、信頼性の高い接
続を得ることができる。結果として、本発明によれば、
歩留まりの向上を図ることができる。また、本発明の示
す概念は、どのような形態のフリップチップ接続用回路
素子に対しても適用できることから、汎用性の高いもの
であり、また、容易に実施し得ることから生産性の向上
を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のフリップチップ接続用回
路素子の構造を示す正面図である。
【図２】本発明の実施の形態のフリップチップ接続用回
路素子の構造を示す側面図である。
【図３】本発明の実施の形態のフリップチップ接続用回
路素子の製造方法の要部を示す図である。
【図４】本発明の実施の形態のフリップチップ接続用回
路素子を基板に対して搭載した状態を示す正面図であ
る。
【図５】図４に示される状態の側面図であり、フリップ
チップ接続用回路素子に荷重が加えられた状態を示す側
面図である。
【図６】図５に示される状態から更に荷重を加えた状態
を示す側面図である。
【図７】接続検出用金属バンプと配線パターンとの接触
を確認すると共に、荷重の調整する方法を示す図であ
る。
【図８】接続検出用金属バンプと配線パターンとの接触
を確認する他の方法を示す図である。
【図９】従来例１のフリップチップ接続用回路素子の構
造を示す側面図である。
【図１０】従来例１におけるフリップチップ接続方法を
示す図である。
【図１１】従来例２のフリップチップ接続用回路素子の
構造を示す側面図である。
【図１２】従来例２におけるフリップチップ接続方法を
示す図である。
【符号の説明】
１ フリップチップ接続用回路素子 ２ 外部接続端子 ３ 接続用金属バンプ ４ 接続検出用金属バンプ ５ 接続検出端子 ６ 接続検出端子 ７ 接続検出端子 ８ 荷重治具 ９ 基板 １０ 接続パターン １０Ａ 接続パターン １０Ｂ 接続パターン １０Ｃ 接続パターン １１ 荷重治具 １２Ａ プローブ １２Ｂ プローブ １３ 高さ補正用金属バンプ １４ 荷重治具 ５Ａ 素子内部配線 １５ 電流計 １５Ａ テスタ １５Ｂ テスタ １５Ｃ 起電力 Ａ 領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/92 ６０４Ｔ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 所定の電子回路及び／又は電気回路を備
    え、特定の一つの平面に配された複数の外部接続端子
    と、該複数の外部接続端子の夫々に設けられた接続用金
    属バンプとを有する回路素子であって、フリップチップ
    接続により接続される際には、前記特定の平面を基板に
    対向させて該基板上の配線と前記複数の外部接続端子と
    が電気的に接続されるように構成される回路素子である
    フリップチップ接続用回路素子において、 少なくとも一つ以上の接続検出用金属バンプを備えてお
    り、 該接続検出用金属バンプは、前記接続用金属バンプより
    も高さの低いことを特徴とするフリップチップ接続用回
    路素子。
  2. 【請求項２】 請求項１に記載のフリップチップ接続用
    回路素子において、 前記接続検出用金属バンプの数と同数の接続検出端子を
    備えており、 前記接続検出用金属バンプは、対応する該接続検出端子
    に設けられていることを特徴とするフリップチップ接続
    用回路素子。
  3. 【請求項３】 請求項１又は請求項２のいずれかに記載
    のフリップチップ接続用回路素子において、 前記所定の電子回路及び／又は電気回路は、半導体基板
    上に形成されていることを特徴とするフリップチップ接
    続用回路素子。
  4. 【請求項４】 請求項１又は請求項２のいずれかに記載
    のフリップチップ接続用回路素子において、 前記所定の電子回路及び／又は電気回路は、複数のセラ
    ミック基板上に多層配線されて形成されていることを特
    徴とするフリップチップ接続用回路素子。
  5. 【請求項５】 請求項１乃至請求項４のいずれかに記載
    のフリップチップ接続用回路素子の製造方法であって、 前記回路素子の前記特定の平面上に、前記接続用金属バ
    ンプと同じ高さを有する第１の金属バンプを所定数個形
    成し、 該第１の金属バンプの夫々に対して加圧して、前記接続
    用金属バンプよりも低い所定の高さの第２の金属バンプ
    を形成し、 該第２の金属バンプを前記接続検出用金属バンプとする
    ことを特徴とするフリップチップ接続用回路素子の製造
    方法。
  6. 【請求項６】 請求項１乃至請求項４のいずれかに記載
    のフリップチップ接続用回路素子を基板に対して実装す
    るフリップチップ接続方法であって、 請求項１乃至請求項４のいずれかに記載のフリップチッ
    プ接続用回路素子と、前記基板とを用意し、 前記特定の平面を前記基板上の配線が施された平面に対
    向させ、該基板上の配線に前記接続用金属バンプが接触
    する様に、前記フリップチップ接続用回路素子を配置
    し、 前記フリップチップ接続用回路素子の有する面であっ
    て、前記特定の平面の裏側の面に対して加圧し、 前記接続検出用金属バンプが前記基板に接触したことを
    もって、加圧を終了することを特徴とするフリップチッ
    プ接続方法。
JP8351165A 1996-12-27 1996-12-27 フリップチップ接続用回路素子 Expired - Lifetime JP2885283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8351165A JP2885283B2 (ja) 1996-12-27 1996-12-27 フリップチップ接続用回路素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8351165A JP2885283B2 (ja) 1996-12-27 1996-12-27 フリップチップ接続用回路素子

Publications (2)

Publication Number Publication Date
JPH10189660A true JPH10189660A (ja) 1998-07-21
JP2885283B2 JP2885283B2 (ja) 1999-04-19

Family

ID=18415498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8351165A Expired - Lifetime JP2885283B2 (ja) 1996-12-27 1996-12-27 フリップチップ接続用回路素子

Country Status (1)

Country Link
JP (1) JP2885283B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110085A (ja) * 2001-09-28 2003-04-11 Rohm Co Ltd 半導体装置
JP2007157970A (ja) * 2005-12-05 2007-06-21 Sony Corp ボンディング方法及びボンディング装置
JP2014132650A (ja) * 2012-12-04 2014-07-17 Canon Machinery Inc プレス装置
JP2020522120A (ja) * 2017-09-19 2020-07-27 グーグル エルエルシー 正確なチップ間分離のためのストッパとしてのピラー

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110085A (ja) * 2001-09-28 2003-04-11 Rohm Co Ltd 半導体装置
JP2007157970A (ja) * 2005-12-05 2007-06-21 Sony Corp ボンディング方法及びボンディング装置
JP2014132650A (ja) * 2012-12-04 2014-07-17 Canon Machinery Inc プレス装置
JP2020522120A (ja) * 2017-09-19 2020-07-27 グーグル エルエルシー 正確なチップ間分離のためのストッパとしてのピラー
JP2022177189A (ja) * 2017-09-19 2022-11-30 グーグル エルエルシー 正確なチップ間分離のためのストッパとしてのピラー
US11574885B2 (en) 2017-09-19 2023-02-07 Google Llc Pillars as stops for precise chip-to-chip separation
US11842973B2 (en) 2017-09-19 2023-12-12 Google Llc Pillars as stops for precise chip-to-chip separation

Also Published As

Publication number Publication date
JP2885283B2 (ja) 1999-04-19

Similar Documents

Publication Publication Date Title
US6329637B1 (en) Method and process of contract to a heat softened solder ball array
US6564986B1 (en) Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
KR100239286B1 (ko) 반도체장치 및 그실장방법
JP5306224B2 (ja) コンプライアンスを有するマイクロ電子アセンブリ及びそのための方法
US5367763A (en) TAB testing of area array interconnected chips
US8461588B2 (en) In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit
JP5918205B2 (ja) 試験装置及びその試験方法
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US7032311B2 (en) Stabilized wire bonded electrical connections and method of making same
JP2885283B2 (ja) フリップチップ接続用回路素子
JP2715793B2 (ja) 半導体装置及びその製造方法
KR100198682B1 (ko) 반도체 디바이스 제조방법
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JPH09297154A (ja) 半導体ウエハの検査方法
US6335226B1 (en) Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers
JP3365879B2 (ja) 半導体装置の製造方法
KR960000219B1 (ko) 반도체 패키지 및 그 제조방법
JP2839686B2 (ja) フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置
JP2558825B2 (ja) プローブ装置
JP2658831B2 (ja) 検査用コネクタの製造方法
JPH1074803A (ja) 電子部品及びその実装方法
JPH11149969A (ja) 半導体装置の検査装置用ソケット
JPH11145318A (ja) Ｃｓｐならびにｃｓｐとソケットの接続方法
JPH11108989A (ja) 半導体装置の測定方法および測定用ソケット
JPH0645397A (ja) 半導体装置の製造方法及び製造装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990113