KR100198682B1 - 반도체 디바이스 제조방법 - Google Patents
반도체 디바이스 제조방법 Download PDFInfo
- Publication number
- KR100198682B1 KR100198682B1 KR1019960012765A KR19960012765A KR100198682B1 KR 100198682 B1 KR100198682 B1 KR 100198682B1 KR 1019960012765 A KR1019960012765 A KR 1019960012765A KR 19960012765 A KR19960012765 A KR 19960012765A KR 100198682 B1 KR100198682 B1 KR 100198682B1
- Authority
- KR
- South Korea
- Prior art keywords
- bonding
- chip
- jig
- electrode
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002313 adhesive film Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229920001169 thermoplastic Polymers 0.000 claims description 2
- 239000004416 thermosoftening plastic Substances 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000005304 joining Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
필름 캐리어 테이프에 구비된 내부 리드, 혹은 랜드와 IC 칩 상에 구비된 전극 패드를 낮은 온도의 갱 본딩 방법에 의해 동시에 임시 접합시키고, 그후 상기의 임시 접합 부분이 포인트 본딩 방법에 의해 연속적으로 접합되는 단계를 포함하는 반도체 디바이스 생산 방법을 제시하였다. 이 방법은, 갱 본딩 지그의 정확성 결여와, 포인트 본딩이 수행되는 동안 가해진 열 때문에 생긴 필름의 변형에 따른 영향으로 국소적으로만 가해지는 하중과 열에 의한 나쁜 효과를 감소시켜 줌으로써, 반도체 디바이스의 생산성을 향상시키는데 기여할 수 있다.
Description
제1a도는 본 발명에 따른 제1실시예에 관한 일련의 절차를 도시한 평면도.
제1b도는 제1c도는 본 발명에 따른 제1실시예에 관한 일련의 절차를 도시한 단면도.
제2도는 본 발명에 따른 제2실시예를 도시한 단면도.
제3a도 내지 제3d도는 본 발명에 따른 제3실시예를 도시한 단면도.
제4a도 내지 제4c도는 본 발명에 따른 제4실시예를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : IC 칩 2 : 범프 전극
3 : 내부 리드 4 : 전극 패드
5 : 볼 범프 6 : 필름 캐리어 테이프
7 : 관통홀 8 : 랜드
9 : 점착 필름 10 : 납땜 범프
11 : 배선 패턴 12 : 보호 필름
13 : 돌기 21 : 본딩 스테이지
22 : 갱 본딩 지그 23 : 돌기
[발명의 분야]
본 발명은 반도체 디바이스를 제조하는 방법에 관한 것이며, 보다 상세히는 필름 캐리어 반도체 디바이스를 제조하는 방법에 관한 것이다.
[종래 기술의 설명]
일반적으로, 필름 캐리어 반도체 디바이스를 제조하기 위해서 폴리에스테르와, 폴리이미드, 그라스 에폭시 혹은, 동종의 유전체를 재료로하여 만들어지는 필름 형태의 기판을 사용한다. 상기 필름은 위치를 선정하기 위한 운반용 스프로켓 홀과, IC 칩을 수용하기 위한 디바이스 홀을 형성하고 있다. 상기 필름 기판에는 Cu (구리), 혹은 동종의 금속 박이 접착되며, 필요한 형태의 리드와 전기 선택용 패드를 형성하기 위해 상기 금속박이 식각된다. 그리고, IC 칩에 형성되는 전극 단자에는 돌기의 형태로 된 금속 범프가 구비된다. 상기 필름에 형성된 리드와 IC 칩에 구비된 범프는 열압축, 혹은 공융기술을 사용하는 내선본딩(ILB)의 방법에 의해 서로 접합된다. 이 결과로서 산출되는 필름 캐리어테이프는 전기 선택과 번인시험(Burn-in test)을 거치게 된다. 그리고 나서, 반도체 디바이스를 완성하기 위한 마지막 공정 단계는, 상기 리드의 길이를 원하는 만큼의 길이에서 절단시키는 것이다. 수많은 리드가 포함되는 멀티핀 배열에서는 의도적으로 필름 캐리어테이프, 혹은 절연 필름의 길이를 바깥부 리드의 아웃보드 끝단에 까지 연장된 채로 남겨두는 경우가 있는데, 이 경우 바깥부 리드가 손상되는 것을 피할 수 있다. 그리하여, 보통의 리드 프레임이나, 미리 인쇄 회로 기판등에 형성되어 있는 본딩 패드에 바깥부 리드가 접합된다.
상기와 같은 필름 캐리어 반도체 디바이스는 리드의 갯수에 관계없이 한꺼번에 본딩을 완성시킬 수 있으므로, 본딩 작업의 속도가 매우 빠르다는 장점이 있다. 또한 본딩 및 전기 선택을 포함하는 조립 절차에 따른 자동화가 용이하고, 따라서 생산의 양적인 효과를 높일 수 있다는 장점이 있다.
필름 캐리어 반도체 디바이스의 본딩 작업에 따르는 필수적인 요구조건은, 동시적 본딩 작업에 사용되는 갱 본딩 지그(gang bonding jig)에는 균일한 열 분배가 이루어져야 하고, 균일한 하중을 가할 수 있도록 상기 갱 본딩 지그의 내부 리드 접촉면이 평탄해야 하고, 또한 IC 칩에 형성된 범프들의 높이와 필름 캐리어 테이프의 내부 리드들의 두께가 모두 동일해야 한다.
한편, IC 칩의 기능과 집적성이 향상됨에 따라, 상기 IC 칩의 외형적 크기가 함께 커진다. 실제에 있어, 300개 내지 600개의 많은 핀이 구비된 IC 칩이 개발되고 있다.
종래의 ILB 체계에서는 접합점의 갯수에 관계없이 동시에 많은 수의 범프와 내부 리드를 본딩할 수 있지만, 단일 전극 또는 한개의 접합점을 본딩하는데 요구되는 하중이 상기와 같이 많은 접합점을 본딩하는데에도 동일하게 적용된다. 따라서 종래의 ILB 체계에는 핀의 갯수에 비례하여 갱 본딩 지그의 하중도 함께 증가시켜야 한다는 문제점이 발생한다. 예를 들어, 한개의 접합점을 본딩하는데 요구되는 지그의 하중이 0.1㎏이라면, 600개의 핀이 구비된 IC 칩을 본딩하는데에는 지그가 60㎏의 하중을 가해야 한다. 더욱이, IC 칩의 크기가(10㎜ 내지 15㎜) × (10㎜ 내지 15㎜)나 되는 경우에도 갱본딩 지그의 열 분배가 동일해야 한다. 즉, 온도는 ±5℃ 내지 ±7℃의 범위내에 놓여 있어야 한다.
상기에서 설명된 바와 같이, IC 칩에서 핀의 갯수가 증가함에 따라 상기 IC 의 크기로 함께 커져야 된다는 문제점을 극복하려면, 열 압착에 따른 지그의 하중이 증가되어야 하고, 온도 분포의 균일성과, 지그의 접합면에 대한 평탄성이 향상되어야 한다. 이러한 요구사항들을 관철시키려면, 다음과 같은 또다른 문제점들이 제시된다.
ILB 작업에서, IC 칩에 구비된 범프의 배열 상태가 부정확하고, 리드의 두께가 고르지 못하고, 갱 본딩 지그의 내부 접촉면의 평탄성과, 상기 갱본딩 지그가 경사져 ILB 디바이스와의 평행성이 결여된다면, (상기 지그로부터 가해지는) 열과 하중이 단지 몇개 내지 몇십개의 범프에만 가해진다. 그 결과 심한 응력이 그러한 특별한 범프에 작용하여 이웃한 범프들과 단락이 되는 현상이 나타난다. 부가적으로 설명하자면, 상기의 단락 범프들에 의해, 상기 범프와 실리콘 기판 사이의 계면층, 또는 절연막을 벗겨내기 때문에, 접합 강도를 약화시키고, IC 칩 자체를 파괴시킨다. 즉, ILB 작업에서, (지그로부터 가해지는) 열과 하중이 국소적으로만 가해지기 때문에, 범프와 내부 리드들은 상기의 계면상에서 이탈되고, 따라서 접합 강도가 약해지는 현상이 초래된다. 상기의 현상은 IC 칩의 핀이 많은 수로 구성되어 상기 IC 칩의 크기가 함께 커질 때 더욱 현저하게 나타난다.
상기에서 설명된 바와 같이, 많은 범프와 많은 전선을 동시에 접합시키는 방법은 접합 강도의 신뢰도를 떨어뜨린다. 그리고, 구성 핀의 갯수가 증가함에 따라 IC 칩의 크기도 함께 커지기 때문에, 범프와 리드의 배치에 따른 정확도와, 특히 리드 두께의 균일성, 그리고 갱 본딩 지그와 ILB 디바이스의 평행성의 정확도를 향상시키는 작업은 매우 어렵다.
상기 결과에 비추어, 많은 갯수로 IC 칩상에 구비된 범프 전극과 필름 캐리어 테이프에 형성된 많은 내부 리드들을 다수의 연속적인 단계로 접합시키는 방법이 개발되고 있다.
싱글 포인트 ILB 방법은 포인트 본딩 지그를 사용하여, 범프와 내부 리드를 연속적으로 접합시킨다. 상기 싱글 포인트 ILB 방법에 사용되는 ILB 디바이스에는 복잡한 기계 구조가 포함되어 있지 않아, 디바이스 자체의 크기를 소형화할 수 있고, 또 생산 원가도 절약할 수 있다. 더욱이 IC 칩의 외형적 크기에 비해 포인트 본딩 지그의 외형적 크기가 훨씬 더 작기 때문에, 갱 본딩 지그의 경우보다 훨씬 더 적은 열량과 하중으로도 접합을 완성시킬 수 있다. 예를 들자면, IC 칩의 전체 크기가 15㎜ × 15㎜ 이고, 포인트 본딩의 팁 크기가 0.1㎜ × 0.1㎜라고 가정해보자. 그러면 지그의 팁에 가해지는 열 분포의 오차는 ±0.1℃ 보다도 더 적다. 그리고, 필요한 지그의 하중은 단지 몇십그램 내지 몇백그램 정도만이 요구된다. 또한, 지그와 칩의 범프 사이의 평행성은 아주 쉽게 조정될 수 있다.
그러나 상기 싱글 포인트 ILB 작업에 따른 문제점은, 구성 핀의 갯수가 증가됨에 따라 IC의 크기로 함께 커져야 한다는 사실때문에, ILB 작업 수행중에 온도가 증가한다는 점이다. 상기의 온도 증가에 따라 필름 캐리어 테이프가 변형되어, 칩의 공간적 정확도를 떨어뜨린다. 더욱 자세히 설명하자면, 싱글 포인트 ILB 방법은 칩의 전극과 필름 캐리어의 내부 리드를 다수의 연속 단계로서 접합시킨다. 따라서, 상기 ILB 작업이 진행됨에 따라, ILB에 필요한 온도(대략 250℃ 내지 350℃)가 내부 리드를 따라 필름 캐리어로 전달되어, 기판 또는 필름의 온도를 증가시켜간다. 따라서, 상기 기판의 열적 확산은 필름 캐리어와 내부 리드의 형태를 변형시키고, 그 결과, 칩의 전극과, 테이프의 내부 리드가 서로 이탈된다. 이 결과로 인해, 접합 강도가 약해지고 불완전한 접합이 야기된다.
[발명의 요약]
따라서 본 발명의 목적은 갱 본딩 지그의 불충분한 정확도에 기인되는 국소적인 열 및 하중에 따른 효과와, 싱글 포인트 본딩이 수행되는 동안 적용된 열 때문에 생기는 필름 캐리어 테이프의 변형의 영향을 제거시키고, 신뢰할 수 있는 반도체 디바이스의 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 디바이스 제조 방법은, 필름 캐리어 테이프에 형성된 내부 리드를 IC 칩에 형성된 전극과 정렬시켜, 상기 내부 리드를 상기 전극위에 올려놓는 단계와, 낮은 온도의 갱 본딩 지그로 상기 내부 리드와 상기 전극을 임시로 접합시키는 단계와 상기 내부 리드와 전극 사이의 임시 접합 부분을 포인트 본딩 지그로 연속 접합시키는 단계로 구성된다.
또한, 본 발명에 따른 반도체 디바이스를 생산하는 방법은, 필름 캐리어 테이프에 형성된 관통 홀을 IC 칩에 형성된 전극과 정렬시켜, 상기 관통홀을 상기 전극위에 올려놓는 단계와, 상기 관통홀을 채우는 금속층과 상기 전극을 갱 본딩 지그로 임시로 접합시키고 동시에 접착 필름을 흘려보내 필름 캐리어 테이프와 IC 칩을 접착시키도록, 상기 필름 캐리어 테이프에 꼭맞게 제작된 열가소성의 접착 필름을 가열하는 단계와, 상기의 금속층과 전극의 임시 접합 부분을 포인트 본딩 지그로 연속 접합시키는 단계로 구성된다.
[양호한 실시예에 대한 설명]
본 발명에 따른 반도체 디바이스 생산 방법에서 언급된 실시예는 다음과 같이 설명된다.
[실시예 1]
제1a도 내지 제1c도에서 본 발명의 제1실시예를 나타내는 일련의 단계들을 도시하였다. 제1a도를 참조하면, IC 칩(1)은 본딩 스테이지(21)위에 위치하고, 상기 IC 칩(1)의 상단부에 범프 전극(2)이 구비된다. 캐리어 테이프에는 상기 범프 전극(2)의 각각에 대응되는 내부 리드(3)가 구비된다. 부가적으로 캐리어 테이프의 내부 리드(3)들을 각각 상기 칩(1)의 범프 전극(2) 상단에 위치된다.
제1b도를 참조하면, 낮은 온도에서 갱 본딩 지그(22)에 의해 임시적으로 모든 범프 전극(2)들과 모든 내부 리드(3)들이 동시에 접합된다. IC 칩(1)의 크기가 15㎜ × 15㎜ 이고, 80㎛의 높이의 700개의 범프 전극(2)이 형성되어 있다고 가정해보자. 이때, 내부 리드(3) 각각의 너비는 대략 40㎛가 된다. ILB 조건은, 갱 본딩 지그(22)의 온도가 380℃ 내지 420℃ 사이의 온도이며, 지그(22)의 하중은 30㎏ 내지 40㎏ 사이의 무게이고, 그리고 본딩에 필요한 시간은 0.5초 내지 1초 정도이다. 또한, 상기 칩(1)과 지그(22)의 상대적인 경사도가 0.10°보다 적어, 상기 칩(1)과 지그(22)가 서로 평행 상태를 유지하여야 한다. 필요에 따라 상기 지그(22)에 고주파의 진동을 인가시킬 수 있다.
제1c도를 참조하면, 범프 전극(2)과 내부 전선(3)의 조합은 싱글 포인트 본딩 방법에 의해 하나하나씩 접합된다. 상기와 같이 접합시키기 위해, 스테이지(21)은 전극(2)과 전선(3)에 열을 발생시키고, 포인트 본딩 지그(23)에는 초음파 진동이 인가된다. 더 자세히는, 본딩 스테이지(21)가 250℃ 내지 300℃의 온도로 가열되고, 지그(23)가 40g 내지 60g의 하중을 가하고, 초음파 진동의 주파수는 60㎑이다. 그리고 접합 시간은 0.05초 내지 0.1초이다. 필요에 따라 포인트 본딩 지그(23)을 서로간에 협력적인 많은 수의 포인팅 본딩 지그로 대치시킬 수 있다.
상기의 설명에서와 같은 갱 본딩 지그(22)의 온도는 종래의 480℃ 내지 520℃의 약 80% 만을 필요로 하고, 또한 상기 갱 본딩 지그의 하중은 종래의 55㎏ 내지 65㎏의 약 50% 내지 80%만이 요구된다. 상기와 같이 낮아진 온도와 하중은 높은 온도에 기인된 내부 리드(3)의 변형을 방지시켜 주고, 무거운 하중에 기인된 필름 캐리어 테이프의 굴곡과 주름, 그리고 그밖의 변형을 방지시켜준다. 그리고, 지그(22)와 칩(1)이 다소 평행을 이루지 않더라도, 접합의 결함은 나타나지 않는다. 왜냐하면, 임시의 본딩 후에 포인트 본딩 지그(23)를 사용하는 연속적인 본딩 작업이 수행되기 때문이다.
[실시예 2]
제2도는 본 발명의 제2실시예를 도시한 것이다. 제2도를 참조하면, IC 칩(1)은 본딩 스테이지(21)에 위치하고, 상기 칩(1)의 상단부에 알루미늄(Al) 전극 패드(4)가 구비된다. 캐리어 테이프의 내부 리드(3)은 상기 전극 패드(4)의 상단에 위치된다. 갱 본딩 지그(22)에는 돌기(25)들이 구비되어, 상기 돌기(25)들의 위치는 상기 전극 패드(4)의 위치에 대응된다. 상기의 돌기(25)들이 각각의 내부 리드(3)상의 위치에 설정된 후, 상기의 내부 리드(3)와 전극 패드(4)에 모두 열과 압력이 가해짐으로써 임시적으로 접합된다.
IC 칩(1)의크기가 15㎜ × 15㎜ 이고, 800㎛ 높이의 700개의 전극 패드(4)가 형성되어 있다고 가정하자. 이때, 내부 도선(3) 각각의 너비는 대략 40㎛이다. ILB조건은, 갱 본딩 지그(24)의 온도가 380℃ 내지 420℃ 이며, 상기 지그(24)의 하중은 30㎏ 내지 40㎏ 이고, 본딩 시간은 0.7초 내지 1.0초이다. 또한 상기 칩(1)과 지그(22)의 상대적인 경사도는 0.05°보다 작은 각으로 유기되어야 한다. 필요시 상기 지그(22)에 높은 주파수의 진동이 인가될 수 있다.
서로 임시로 접합되어 있는 패드(4)와 내부 전선(3)은 제1실시예에서 설명된 바와 같이, 날카로운 팁을 가진 포인트 본딩 지그에 의해 연속적으로 접합된다. 이때 포인트 본딩 지그의 하중은 40g 내지 60g 이며, 초음파 진동의 주파수는 50㎑ 내지 100㎑가 되고, 스테이지(21)의 온도는 250℃ 내지 350℃이고, 본딩 시간은 0.08 초 내지 0.1 초이다.
[실시예 3]
제3a도 내지 제3d도를 참조하여 본 발명에 따른 제3실시예를 설명하기로 한다. 제3a도를 참조하면, IC 칩(1)은 전극 패드(4)와, 상기 전극 패드(4)에 형성되는 금(Au)으로 만들어진 볼 범프(5)로 구성된다. 상기 칩(1)은 본딩 스테이지(21)에 위치된다. 필름 캐리어 테이프(6)에는 상기 볼 범프(5)의 위치와 대응되는 위치에 구멍(7)이 형성되어 있다. 상기 구멍(7)에는 금속층으로 채워져 있다. 상기 구멍(7)의 한쪽 끝단에는 랜드(8)가 형성되어 있다. 접착 필름(9)은 가소성의 수지를 재료로 하여 만들어지며, 상기 랜드(8)가 위치하는 테이프(6) 표면의 중간부분 즉, 랜드와 인접 랜드 사이의 부분에 부착된다. 상기 랜드(8)는 각각 볼 범프(5)의 상부면과 접촉되며, 상기 접착 필름(9)은 칩(1)의 상부에 위치된다.
제3b도를 참조하면, 가열된 갱 본딩 지그(25)가 필름 캐리어 테이프(6) 방향으로 상기 테이프(6)의 윗쪽으로부터 압축된다. 그리하여 상기 테이프(6)의 랜드(8)와 상기 칩(1)의 볼 범프(5)를 임시로 접합시킨다. 칩(1)의 크기가 10㎜ × 10㎜ 이고, 0.15㎜ 의 높이에 있는 단일 어레이 내에 240 개의 전극 패드가 형성되어 있다고 가정해 보자. 이때, 각각의 전극 패드(4)의 크기가(0.1㎜~0.11㎜) × (0.1㎜ × 0.11㎜)로 되고, 패드(4)의 상단부와 접촉하고 있는 볼 범프(5) 각각의 높이는 0.03㎜ 내지 0.05㎜ 이며, 상기 볼 범프(5) 각각의 직경은 0.08 내지 0.09㎜ 이다. 임시적 본딩에 있어서, 갱 본딩 지그(25)는 상기의 테이프(6)에 20㎏ 내지 24㎏ 의 하중을 가한다. 부가적으로 상기의 지그(22)는 0.5 초 내지 0.7 초 동안 250℃ 내지 330℃로 가열된 다음, 다시 100℃ 내지 130℃로 온도가 떨어진다. 일반적으로 이런 종류의 시스템을 펄스형 히팅 시스템이라고 한다.
보다 명확하게 설명하자면, 지그(25)의 하중은 테이프(6)의 랜드(8)와 볼 범프(5)를 열 압착의 방법으로 접합시킨다. 이때 가열된 열에 의해 접착 필름(9)이 용융되고, 상기의 용융된 필름이 칩(1)의 중간부분으로부터 상기 칩(1)의 모서리에까지 흘러들어가 상기 칩(1)과 테이프(6) 사이의 틈새를 메꾸게 된다.
제3c도를 참조하면, 서로 임시적으로 접합된 랜드(8)와 볼 범프(5)는 스테이지(21)로부터 전달된 열과, 포인트 본딩 지그(26)로부터 가해진 초음파 진동에 의해 연속적으로 접합된다. 포인트 본딩에 있어, 상기 스테이지(21)는 250℃ 내지 330℃로 가열되며, 상기 지그(26)의 하중은 40g 내지 60g이며, 초음파 진동의 주파수는 50㎑ 내지 100㎑ 이며, 접합 시간은 0.05 초 내지 0.1 초로 선택된다.
제3d도를 참조하면, 상기의 테이프(6)는 칩(1)의 모서리 근방에서 몰드, 레이저, 혹은 그 비슷한 것들을 사용하여 절단된다. 그후, 홀(7)을 채우는 금속층 표면에 프린팅하고, 주입하고, 펀칭하는 기술에 의해 납땜 범프(10)를 형성시킨다. 이에 결과되는 어셈블리는 CSP(Chip Size Package) 반도체 디바이스를 구성한다.
[실시예 4]
제4a도 내지 제4c도는 본 발명의 제4실시예를 도시한 것이다. 제4a도를 참조하면, 필름 캐리어 테이프(6)에 구멍이 형성되어 있고, 상기 구멍(6)에는 금속층으로 채워져 있다. 테이프(6)의 외부 표면에는 배선 패턴(11)이 형성되어 있으며, 상기 패턴(11)은 보호 필름(12)에 의해 카바되어 있다. 또한 상기 테이프(6)의 내부 표면에는 돌기(13)가 형성되어, 구멍(7)을 채우고 있는 금속층에 각각 접합된다. 상기 돌기(13)들 각각은 본딩 스테이지(21)상에 위치해 있는 IC 칩(1)의 전극 패드(4)의 상부와 접촉한다. 그리하여, 상기 돌기(13)와 패드(4)는 갱 본딩 지그(25)에 의해 임시로 접합된다.
제4b도를 참조하면, 돌기(13)는 스테이지(21)의 열과, 포인트 본딩 지그(26)에 인가된 초음파 진동에 의해, 패드(4)에 연속적으로 접합된다.
제4c도를 참조하면 패드(4)에 임시로 접합되어 있는 돌기(13)가 형성된 테이프(16)는 칩(16)의 모서리 근방에서 절단된다. 상기 배선 패드(11)에는 납땜 범프(10)가 형성되어 있다.
상기의 실시예는 매트릭스 구조를 이루는, 어떠한 위치에 있는 칩(1)에도 배선 패턴(11)에 의해 전기 패드(4)를 정렬시킬 수 있다는 장점이 있다. 이것 때문에 상기 실시예는 핀의 갯수가 증가됨에 따라 문제점을 대처할 수 있다.
요약하자면, 본 발명에 따른 반도체 디바이스 생산 방법에 있어, 내부 리드에 구비된 랜드와 IC 칩에 구비된 전극 패드는 낮은 온도의 갱 본딩 지그에 의해 임시로 접합되고, 그후 포인트 본딩 지그에 의해 연속적으로 접합된다. 상기와 같은 접합 방식은 갱 본딩이 수행되는 동안 본딩 지그의 경사도와 평탄성의 결여 때문에 국소적으로 가해지는 하중과 열의 영향으로 발생되는 불완전한 접합과, 회로의 단락 현상을 미연에 방지시켜 준다. 더욱이 상기와 같은 불완전한 접합은 내부 전선의 탈구 현상으로부터 기인되고, 상기 도선 탈구 현상은 포인트 본딩이 수행되는 동안 필름 캐리어 테이프의 변형 때문에 발생된다. 그러나, 본 발명에 따른 접합 방식에서는 상기의 불완전한 접합을 완전히 제거할 수 있고, 따라서 600 개 ~1000 개 정도의 많은 핀으로 구성되는 반도체 디바이스에서도 신뢰할 수 있는 접합을 제공할 수 있다.
기술적인 면에서 숙련된 사람이라면 누구나, 본 명세서의 기술을 습득한 후, 본 발명에서 제시된 기술을 처음부터 다시 출발함이 없이 본 발명에 대한 다양한 변형을 시도할 수 있을 것이다.
Claims (6)
- 필름 캐리어 테이프에 형성된 내부 리드를 IC 칩상에 형성된 전극과 정렬시키며, 상기 전극 위로 상기 내부 리드를 올려놓는 단계와, 상기 내부 리드와 상기 전극을 낮은 온도의 갱 본딩 지그로서 임시로 접합시키는 단계와, 상기 내부 리드와 상기 전극의 임시로 접합된 부분을 포인트 본딩 지그로서 연속적으로 접합시키는 단계로 구성되는 것을 특징으로 하는 반도체 디바이스 제조 방법.
- 제1항에 있어서, 상기 전극과 상기 내부 리드가 서로 접합되는 위치와 일치되는 위치에 돌기가 형성된 갱 본딩 지그를 사용하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
- 제1항에 있어서, 상기 갱 본딩 지그와 상기 포인트 본딩 지그중 적어도 한쪽에 고주파 진동을 인가하는 단계를 추가로 구비하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
- 제1항에 있어서, 상기 갱 본딩 지그는 380℃ 내지 420℃ 사이의 온도로 가열되는 것을 특징으로 하는 반도체 디바이스 제조 방법.
- 필름 캐리어 테이프에 형성된 관통홀을 IC 칩에 형성된 전극과 정렬시키며 전극에 관통홀을 올려놓는 단계와, 접착 필름을 유입시켜, 상기 필름 캐리어 테이프와 상기 IC 칩을 접착시키기 위해 상기 필름 캐리어 테이프에 구비된 열 가소성 접착제를 가열하는 동안, 상기 전극과, 상기 관통홀을 채우는 금속층을 임시로 접합시키는 단계와, 상기 전극과 상기 금속층의 임시로 접합된 부분을 포인트 본딩 지그로서 연속적으로 접합시키는 단계로 구성되는 것을 특징으로 하는 반도체 디바이스 제조 방법.
- 제5항에 있어서, 상기 포인트 본딩 지그에 고주파 진동을 인가시키는 단계를 추가로 구비하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-96465 | 1995-04-21 | ||
JP7096465A JP2626621B2 (ja) | 1995-04-21 | 1995-04-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960039241A KR960039241A (ko) | 1996-11-21 |
KR100198682B1 true KR100198682B1 (ko) | 1999-06-15 |
Family
ID=14165788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960012765A KR100198682B1 (ko) | 1995-04-21 | 1996-04-19 | 반도체 디바이스 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5643802A (ko) |
JP (1) | JP2626621B2 (ko) |
KR (1) | KR100198682B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100186333B1 (ko) * | 1996-06-20 | 1999-03-20 | 문정환 | 칩 사이즈 반도체 패키지 및 그 제조방법 |
KR100351038B1 (ko) * | 1999-10-11 | 2002-08-30 | 밍-퉁 쉔 | 반도체 장치 및 그 제조 방법 |
EP1109214A1 (de) * | 1999-12-16 | 2001-06-20 | Infineon Technologies AG | Anordnung und Verfahren zur Kontaktierung von Schaltkreisen |
JP3980386B2 (ja) | 2002-03-18 | 2007-09-26 | 富士通株式会社 | 重ね合わせ部品の加熱方法および加熱装置 |
JP4264388B2 (ja) * | 2004-07-01 | 2009-05-13 | 富士通株式会社 | 半導体チップの接合方法および接合装置 |
JP4663609B2 (ja) * | 2006-09-25 | 2011-04-06 | 富士通株式会社 | 重ね合わせ部品の加熱方法および加熱装置 |
JP5076163B2 (ja) * | 2007-07-24 | 2012-11-21 | 株式会社アドウェルズ | 超音波振動接合方法および超音波振動接合装置 |
US20090279275A1 (en) * | 2008-05-09 | 2009-11-12 | Stephen Peter Ayotte | Method of attaching an integrated circuit chip to a module |
KR20130055220A (ko) * | 2011-11-18 | 2013-05-28 | 삼성전자주식회사 | 동박적층판 및 이를 사용한 금속코어기판의 제조방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3650454A (en) * | 1967-07-06 | 1972-03-21 | Western Electric Co | Device for bonding with a compliant medium |
US3697828A (en) * | 1970-12-03 | 1972-10-10 | Gen Motors Corp | Geometry for a pnp silicon transistor with overlay contacts |
US4295912A (en) * | 1978-07-03 | 1981-10-20 | National Semiconductor Corporation | Apparatus and process for laminating composite tape |
US4209355A (en) * | 1978-07-26 | 1980-06-24 | National Semiconductor Corporation | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices |
GB8624513D0 (en) * | 1986-10-13 | 1986-11-19 | Microelectronics & Computer | Single point bonding method |
US5569956A (en) * | 1995-08-31 | 1996-10-29 | National Semiconductor Corporation | Interposer connecting leadframe and integrated circuit |
-
1995
- 1995-04-21 JP JP7096465A patent/JP2626621B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-18 US US08/634,443 patent/US5643802A/en not_active Expired - Fee Related
- 1996-04-19 KR KR1019960012765A patent/KR100198682B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2626621B2 (ja) | 1997-07-02 |
JPH08293530A (ja) | 1996-11-05 |
KR960039241A (ko) | 1996-11-21 |
US5643802A (en) | 1997-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0683517B1 (en) | Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof | |
US6163463A (en) | Integrated circuit chip to substrate interconnection | |
EP0676091B1 (en) | Tab testing of area array interconnected chips | |
KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
JPH088278B2 (ja) | 半導体チップ・パッケージの形成方法およびそのためのチップ・ボンディング・テープ | |
KR19990045755A (ko) | 유전체층을 갖는 전자 리드 구조 | |
KR980012316A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100367955B1 (ko) | 솔더볼과 기판 사이의 결합이 강화된 반도체 장치 | |
US6037662A (en) | Chip scale package | |
US6953709B2 (en) | Semiconductor device and its manufacturing method | |
KR100198682B1 (ko) | 반도체 디바이스 제조방법 | |
US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
US6323434B1 (en) | Circuit board and production method thereof | |
EP0714553B1 (en) | Method of forming electrically conductive polymer interconnects on electrical substrates | |
JP3827978B2 (ja) | 半導体装置の製造方法 | |
KR100350758B1 (ko) | 반도체 장치 및 그 제조 공정 | |
JP2888036B2 (ja) | 半導体装置の製造方法 | |
JPH05160215A (ja) | 半導体装置用評価装置 | |
JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
KR100249539B1 (ko) | 반도체 칩 및 그 제조방법 | |
JP2000299399A (ja) | 半導体装置 | |
JPH1140605A (ja) | テープキャリアパッケージ | |
JP2867547B2 (ja) | 導電突起の形成方法 | |
JP2727848B2 (ja) | フィルムキャリア半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030224 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |