JP2867547B2 - 導電突起の形成方法 - Google Patents
導電突起の形成方法Info
- Publication number
- JP2867547B2 JP2867547B2 JP3320390A JP3320390A JP2867547B2 JP 2867547 B2 JP2867547 B2 JP 2867547B2 JP 3320390 A JP3320390 A JP 3320390A JP 3320390 A JP3320390 A JP 3320390A JP 2867547 B2 JP2867547 B2 JP 2867547B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductor
- connection
- conductors
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロエレクトロニクス分野における電
気回路部品同士を接続する際の接続材として用いられる
導電突起の形成方法に関し、プリント配線基板の導体パ
ターン接続部,ICパッケージのインナリードまたはアウ
タリードの接続部等へ導電突起を精度良く形成できる導
電突起の形成方法に関するものである。
気回路部品同士を接続する際の接続材として用いられる
導電突起の形成方法に関し、プリント配線基板の導体パ
ターン接続部,ICパッケージのインナリードまたはアウ
タリードの接続部等へ導電突起を精度良く形成できる導
電突起の形成方法に関するものである。
半導体製品の実装技術において対応する部品間の接続
方法としては、ワイヤボンディング法，フィルムキャリ
ア法（TAB（Tape Automated Bonding）法），フリップ
チップ法等が知られている。これらの各接続法につい
て、ICチップの電極と基板側のリードとの接続を例にし
て簡単に説明する。
方法としては、ワイヤボンディング法，フィルムキャリ
ア法（TAB（Tape Automated Bonding）法），フリップ
チップ法等が知られている。これらの各接続法につい
て、ICチップの電極と基板側のリードとの接続を例にし
て簡単に説明する。
第６図はワイヤボンディング法の実装方式を示す模式
図であり、ICチップ41の各電極42と、プリント配線基板
43の対応する各リード44の接続部とがAuまたはAlからな
るワイヤ45にて、一組ずつ接続されている。このような
方式では、電極42とリード44とを一組ずつ順に接合して
いくので生産能率が低く、また隣合うワイヤ間において
接合時の干渉があるので、最小の接続ピッチには限界が
あり高密度な実装技術に適応できないことがある。
図であり、ICチップ41の各電極42と、プリント配線基板
43の対応する各リード44の接続部とがAuまたはAlからな
るワイヤ45にて、一組ずつ接続されている。このような
方式では、電極42とリード44とを一組ずつ順に接合して
いくので生産能率が低く、また隣合うワイヤ間において
接合時の干渉があるので、最小の接続ピッチには限界が
あり高密度な実装技術に適応できないことがある。
接続ピッチが短い高密度な実装を実現するための接続
方式がフィルムキャリア法である。第７図はフィルムキ
ャリア法の実装方式を示す模式図であって、この方法は
テープキャリア方式による自動ボンディング方法であ
り、予め導電突起47が形成されたICチップ41の各電極42
と各フィルムリード46とを位置決めした後、熱圧着によ
り一括に接続し、その後、各フィルムリード46とプリン
ト配線基板43の各リード44とを位置決めした後、一括に
接続する。また、第８図はフリップチップ法の実装方式
を示す模式図であり、その各電極42に予め導電突起47が
設けられたICチップ41をプリント配線基板43上に位置決
めして搭載させた後、導電突起47を加熱融解させること
によってICチップ41の電極42とプリント配線基板43の対
応するリード44とを接続する。
方式がフィルムキャリア法である。第７図はフィルムキ
ャリア法の実装方式を示す模式図であって、この方法は
テープキャリア方式による自動ボンディング方法であ
り、予め導電突起47が形成されたICチップ41の各電極42
と各フィルムリード46とを位置決めした後、熱圧着によ
り一括に接続し、その後、各フィルムリード46とプリン
ト配線基板43の各リード44とを位置決めした後、一括に
接続する。また、第８図はフリップチップ法の実装方式
を示す模式図であり、その各電極42に予め導電突起47が
設けられたICチップ41をプリント配線基板43上に位置決
めして搭載させた後、導電突起47を加熱融解させること
によってICチップ41の電極42とプリント配線基板43の対
応するリード44とを接続する。
上述した２方法（フィルムキャリア法及びフリップチ
ップ法）にあっては、接続部材としての導電突起が必要
であり、接続作業に先立って導電突起を接続部に形成し
ておく必要がある。そして、導電突起の形成方法として
以下に示す２つの方法が公知である。
ップ法）にあっては、接続部材としての導電突起が必要
であり、接続作業に先立って導電突起を接続部に形成し
ておく必要がある。そして、導電突起の形成方法として
以下に示す２つの方法が公知である。
まず、第１の従来方法は、接続部（例えばICチップの
電極，またはリードの接続部）に、メッキ法等を用いて
直接に導電突起を形成する方法である。
電極，またはリードの接続部）に、メッキ法等を用いて
直接に導電突起を形成する方法である。
また、第２の従来方法は、TABバンプ転写法と称され
る方法（例えば特開昭60−111433号公報，特開昭60−13
0147号公報，特開昭63−288032号公報）であり、このバ
ンプ転写法を用いたICチップ41の電極42とフィルムキャ
リア48のフィルムリード46との接続の原理を第９図に示
す。予めバンプ形成用基板49にメッキ法等により導電突
起47をパターン形成しておき、この導電突起47とフィル
ムリード46とを位置合せした後、加圧，加熱してフィル
ムリード46の接続部に導電突起47を転写し、バンプ形成
用基板49を除去する（第９図（ａ））。次いで、転写，
形成されたフィルムリード46上の導電突起47とICチップ
41の電極42と位置合せした後、加圧，加熱して、導電突
起47と電極42とを接合する（第９図（ｂ））。
る方法（例えば特開昭60−111433号公報，特開昭60−13
0147号公報，特開昭63−288032号公報）であり、このバ
ンプ転写法を用いたICチップ41の電極42とフィルムキャ
リア48のフィルムリード46との接続の原理を第９図に示
す。予めバンプ形成用基板49にメッキ法等により導電突
起47をパターン形成しておき、この導電突起47とフィル
ムリード46とを位置合せした後、加圧，加熱してフィル
ムリード46の接続部に導電突起47を転写し、バンプ形成
用基板49を除去する（第９図（ａ））。次いで、転写，
形成されたフィルムリード46上の導電突起47とICチップ
41の電極42と位置合せした後、加圧，加熱して、導電突
起47と電極42とを接合する（第９図（ｂ））。
上述したような従来の導電突起形成方法では以下に示
すような難点がある。
すような難点がある。
第１の従来方法では、例えばICチップの電極上に多層
金属膜（バリヤメタル）を介して導電突起を形成するの
で、複雑な工程，設備が必要であり、高コストとなる。
金属膜（バリヤメタル）を介して導電突起を形成するの
で、複雑な工程，設備が必要であり、高コストとなる。
第２の従来方法では、バンプ形成用基板に形成した導
電突起をリード（または電極）に熱圧着法により転写す
るので、バンプ形成用基板からすべての導電突起がリー
ド（または電極）に転写されるとは限らず、その一部は
バンプ形成用基板に残存し、確実にすべての部分に導電
突起の転写が行えない。また、バンプ形成用基板が必要
であり、しかもその導電突起形成工程が必要であるの
で、高コスト化及び工程の複雑化が避けられない。更
に、バンプ形成用基板に形成された導電突起をリード
（または電極）に転写する際に高精度の位置合わせが必
要であり、微小ピッチであるリード（または電極）にお
ける接続には対応できない。また、この従来の方法で
は、１個の接続部（１本のリード）に対して１個の導電
突起を形成することにしているので、接続部の微小化、
または隣合う接続部間のピッチの微細化に伴って、接続
部と導電突起との位置合わせに高度な技術を要すること
となり、形成作業は極めて困難である。
電突起をリード（または電極）に熱圧着法により転写す
るので、バンプ形成用基板からすべての導電突起がリー
ド（または電極）に転写されるとは限らず、その一部は
バンプ形成用基板に残存し、確実にすべての部分に導電
突起の転写が行えない。また、バンプ形成用基板が必要
であり、しかもその導電突起形成工程が必要であるの
で、高コスト化及び工程の複雑化が避けられない。更
に、バンプ形成用基板に形成された導電突起をリード
（または電極）に転写する際に高精度の位置合わせが必
要であり、微小ピッチであるリード（または電極）にお
ける接続には対応できない。また、この従来の方法で
は、１個の接続部（１本のリード）に対して１個の導電
突起を形成することにしているので、接続部の微小化、
または隣合う接続部間のピッチの微細化に伴って、接続
部と導電突起との位置合わせに高度な技術を要すること
となり、形成作業は極めて困難である。
本発明はかかる事情に鑑みてなされたものであり、電
気的絶縁材からなる保持体中に微小ピッチにて多数の導
電体を散在させた導電体保持材を使用し、複数の導電体
を導電突起として導体の接続部に転写することにより、
接続部と導電突起との高度な位置合わせを行うことが不
要となって接続部における導電突起の形成を容易に行
え、高密度な接続においても部品間の信頼性が高い接続
を達成できる導電突起の形成方法を提供することを目的
とする。
気的絶縁材からなる保持体中に微小ピッチにて多数の導
電体を散在させた導電体保持材を使用し、複数の導電体
を導電突起として導体の接続部に転写することにより、
接続部と導電突起との高度な位置合わせを行うことが不
要となって接続部における導電突起の形成を容易に行
え、高密度な接続においても部品間の信頼性が高い接続
を達成できる導電突起の形成方法を提供することを目的
とする。
本願に係る導電突起の形成方法は、接続用の導電突起
を導体の接続部に形成する方法において、電気的絶縁材
からなる保持体中に両端部を前記保持体から露出させて
前記導体の接続部より広い領域に複数の導電体を散在せ
しめた導電体保持材を用い、該導電体保持材に前記導体
の接続部を重ね、複数の導電体を前記導体の接続部に転
写した後、前記導電体保持材の保持体を除去して導電突
起を形成することを特徴とする。
を導体の接続部に形成する方法において、電気的絶縁材
からなる保持体中に両端部を前記保持体から露出させて
前記導体の接続部より広い領域に複数の導電体を散在せ
しめた導電体保持材を用い、該導電体保持材に前記導体
の接続部を重ね、複数の導電体を前記導体の接続部に転
写した後、前記導電体保持材の保持体を除去して導電突
起を形成することを特徴とする。
本発明では、両端部を保持体（絶縁材）から露出して
保持体内に微小ピッチにて複数の導電体が散在された構
成をなす導電体保持材を所望の導体の接続部に接触さ
せ、導電体（導電突起）を接続部に熱圧着法により転写
して導電突起を形成する。そうすると、接続部に接触し
た領域内における複数の導電体が接続部に転写されるの
で、１個の導電体（導電突起）に一つの接続部を精密に
位置合わせすることなく、所望の接続部に導電突起が形
成される。その後、保持体を除去すると、導電突起のみ
の形成が可能である。
保持体内に微小ピッチにて複数の導電体が散在された構
成をなす導電体保持材を所望の導体の接続部に接触さ
せ、導電体（導電突起）を接続部に熱圧着法により転写
して導電突起を形成する。そうすると、接続部に接触し
た領域内における複数の導電体が接続部に転写されるの
で、１個の導電体（導電突起）に一つの接続部を精密に
位置合わせすることなく、所望の接続部に導電突起が形
成される。その後、保持体を除去すると、導電突起のみ
の形成が可能である。
第１図は本発明の導電突起の形成方法に使用する導電
体保持材１の平面図、第２図は第１図のII−II線におけ
る断面図である。導電体保持材１は、例えば金からなる
複数の導電体２を、夫々の導電体２同士が電気的絶縁状
態になるようにポリイミド樹脂からなる保持体３（厚さ
10μｍ程度）中に散在して構成されており、導電体２の
両端面は保持体３から露出されている。導電体２の露出
する一方の端部2aは、その径（25μｍ程度）が保持体３
内に埋設される部分の径（15μｍ程度）よりも大きくな
っており、所謂出張り形状（突出高さ４〜８μｍ程度）
をなしている。一方導電体２の露出する他方の端部2b
は、保持体３から僅かに露出しているだけであり、その
径は保持体３内に埋設される部分の径に略等しい。
体保持材１の平面図、第２図は第１図のII−II線におけ
る断面図である。導電体保持材１は、例えば金からなる
複数の導電体２を、夫々の導電体２同士が電気的絶縁状
態になるようにポリイミド樹脂からなる保持体３（厚さ
10μｍ程度）中に散在して構成されており、導電体２の
両端面は保持体３から露出されている。導電体２の露出
する一方の端部2aは、その径（25μｍ程度）が保持体３
内に埋設される部分の径（15μｍ程度）よりも大きくな
っており、所謂出張り形状（突出高さ４〜８μｍ程度）
をなしている。一方導電体２の露出する他方の端部2b
は、保持体３から僅かに露出しているだけであり、その
径は保持体３内に埋設される部分の径に略等しい。
次に、このような構成をなす導電体保持材の製造方法
の一例について、その工程を示す第３図に基づき説明す
る。
の一例について、その工程を示す第３図に基づき説明す
る。
まず、準備した銅板11上に接着補助剤をスピンナによ
り塗布した後、保持体となるネガ型のポリイミド樹脂12
をスピンナにより塗布する（第３図（ａ））。ここで硬
化に伴う膜厚の減少を考慮して塗布するポリイミド樹脂
12の膜厚は、製造される導電体保持材における保持体の
所望の膜厚よりも厚くする。次いで、所定パターンをな
したフォトマスク（図示せず）を介して光をポリイミド
樹脂12に照射した（露光した）後、現像を行う。本例で
は、露光された部分にはポリイミド樹脂12が残存し、露
光されない部分は現像処理によりポリイミド樹脂12が除
去されて穴13が形成される。その後温度を上げてポリイ
ミド樹脂12の硬化を行う（第３図（ｂ））。次に、この
ような処理がなされた銅板11をエッチング液中に浸漬さ
せてエッチングを行う。穴13の近傍の銅板11の一部がエ
ッチング除去され、穴13に連通する凹部14が銅板11に形
成される（第３図（ｃ））。銅板11を共通電極として金
15の電気メッキを行い、ポリイミド樹脂12の上面より僅
かに金15が露出するまで金メッキを施し、穴13,凹部14
に金15を充填する（第３図（ｄ））。最後に、金属エッ
チングにより銅板11を除去して、第１図，第２図に示す
ような導電体保持材１（上下関係は逆）を製造する。
り塗布した後、保持体となるネガ型のポリイミド樹脂12
をスピンナにより塗布する（第３図（ａ））。ここで硬
化に伴う膜厚の減少を考慮して塗布するポリイミド樹脂
12の膜厚は、製造される導電体保持材における保持体の
所望の膜厚よりも厚くする。次いで、所定パターンをな
したフォトマスク（図示せず）を介して光をポリイミド
樹脂12に照射した（露光した）後、現像を行う。本例で
は、露光された部分にはポリイミド樹脂12が残存し、露
光されない部分は現像処理によりポリイミド樹脂12が除
去されて穴13が形成される。その後温度を上げてポリイ
ミド樹脂12の硬化を行う（第３図（ｂ））。次に、この
ような処理がなされた銅板11をエッチング液中に浸漬さ
せてエッチングを行う。穴13の近傍の銅板11の一部がエ
ッチング除去され、穴13に連通する凹部14が銅板11に形
成される（第３図（ｃ））。銅板11を共通電極として金
15の電気メッキを行い、ポリイミド樹脂12の上面より僅
かに金15が露出するまで金メッキを施し、穴13,凹部14
に金15を充填する（第３図（ｄ））。最後に、金属エッ
チングにより銅板11を除去して、第１図，第２図に示す
ような導電体保持材１（上下関係は逆）を製造する。
本実施例にあっては、製造された導電体保持材１にお
いて、導電体2,保持体３は夫々、金15,ポリイミド樹脂1
2から構成され、しかも、導電体２の露出する一方の端
部2aのみが出張り形状をなしている。
いて、導電体2,保持体３は夫々、金15,ポリイミド樹脂1
2から構成され、しかも、導電体２の露出する一方の端
部2aのみが出張り形状をなしている。
第４図は、本発明の導電体保持材を製造する別の工程
を示す断面図である。前述の実施例と同様に、銅板11上
にポリイミド樹脂12を塗布した後（第４図（ａ））、ポ
リイミド樹脂12を所定パターンにて露光，現像して穴13
を形成し、温度を上げてポリイミド樹脂12の硬化を行う
（第４図（ｂ））。このような処理がなされた銅板11を
エッチング液にて、前述の実施例と同様にエッチングを
行って凹部14を形成するのであるが、この実施例では前
述の実施例に比べてこのエッチング時間を短くする。そ
うすると前述の実施例に比べて浅い凹部14が銅板11に形
成される（第４図（ｃ））。その後、銅板11を共通電極
として金15の電気メッキを施し、穴13,凹部14に金15を
充填するのであるが、本実施例ではポリイミド樹脂12の
上面より所定高さに金15が突出するまで金メッキを続け
る（第４図（ｄ））。最後に、金属エッチングにより銅
板11を除去して、第１図，第２図に示すような導電体保
持材１を製造する。
を示す断面図である。前述の実施例と同様に、銅板11上
にポリイミド樹脂12を塗布した後（第４図（ａ））、ポ
リイミド樹脂12を所定パターンにて露光，現像して穴13
を形成し、温度を上げてポリイミド樹脂12の硬化を行う
（第４図（ｂ））。このような処理がなされた銅板11を
エッチング液にて、前述の実施例と同様にエッチングを
行って凹部14を形成するのであるが、この実施例では前
述の実施例に比べてこのエッチング時間を短くする。そ
うすると前述の実施例に比べて浅い凹部14が銅板11に形
成される（第４図（ｃ））。その後、銅板11を共通電極
として金15の電気メッキを施し、穴13,凹部14に金15を
充填するのであるが、本実施例ではポリイミド樹脂12の
上面より所定高さに金15が突出するまで金メッキを続け
る（第４図（ｄ））。最後に、金属エッチングにより銅
板11を除去して、第１図，第２図に示すような導電体保
持材１を製造する。
なお、本発明で用いる導電体保持材１は、実質的に導
電体２の一方の端部のみが突出していれば良いので、第
４図に示した製造工程にあっては、必ずしも凹部14を形
成しなくても良い。
電体２の一方の端部のみが突出していれば良いので、第
４図に示した製造工程にあっては、必ずしも凹部14を形
成しなくても良い。
次に、このような導電体保持材を用いる本発明の導電
突起の形成方法の実施例について説明する。
突起の形成方法の実施例について説明する。
第５図は実施例を示す模式図であり、インナリード
（ICパッケージにおいて封止後パッケージ内に収まるリ
ード部分）とアウタリード（ICパッケージにおいて封止
後パッケージ外に露出するリード部分）とが分離された
ICパッケージにおけるアウタリードの接続部への導電突
起の形成の例を示している。第５図（ａ）は複数本のア
ウタリード31のみが４方向に延在して形成されているリ
ードフレーム32を示し、第５図（ｂ）はインナリード33
の回路パターンがアウタリード31の配列に合せて４方向
に形成されたベース基板34を示す。また、第５図（ｃ）
はこの実施例において使用する導電体保持材１の平面図
である。導電体保持材１はシート状をなし、アウタリー
ド31の接続部の位置に合せて、枠状をなす領域（第５図
（ｃ）においてハッチングを付した部分）にのみ多数の
導電体２が散在されている。第５図（ｄ），第５図
（ｅ）はこの領域の拡大平面図，拡大断面図であり、微
小ピッチに保持体３中に多数に導電体２が設けられてい
る。
（ICパッケージにおいて封止後パッケージ内に収まるリ
ード部分）とアウタリード（ICパッケージにおいて封止
後パッケージ外に露出するリード部分）とが分離された
ICパッケージにおけるアウタリードの接続部への導電突
起の形成の例を示している。第５図（ａ）は複数本のア
ウタリード31のみが４方向に延在して形成されているリ
ードフレーム32を示し、第５図（ｂ）はインナリード33
の回路パターンがアウタリード31の配列に合せて４方向
に形成されたベース基板34を示す。また、第５図（ｃ）
はこの実施例において使用する導電体保持材１の平面図
である。導電体保持材１はシート状をなし、アウタリー
ド31の接続部の位置に合せて、枠状をなす領域（第５図
（ｃ）においてハッチングを付した部分）にのみ多数の
導電体２が散在されている。第５図（ｄ），第５図
（ｅ）はこの領域の拡大平面図，拡大断面図であり、微
小ピッチに保持体３中に多数に導電体２が設けられてい
る。
第５図（ｆ）に示すように、セラミックス製のステー
ジ29の上にこのような導電体保持材１を載置し、導電体
２の形成領域がアウタリード31の接続部に対応するよう
にアウタリード31を導電体保持材１の上方に配置させ、
ボンディング治具28を白抜矢符方向に移動させて、すべ
てのアウタリード31に対して一括的に、熱圧着法によ
り、導電突起たる複数の導電体２を各アウタリード31に
転写，接合する。次に、第５図（ｇ）に示すように、機
械的な剥離または化学的な溶解により、保持体３を除去
して導電突起（導電体）２のみをアウタリード31に形成
する。本実施例においても、前述の実施例と同様に、ア
ウタリード31に接触した部分の複数の導電体２が導電突
起として接合されるので、導電体２とアウタリード31と
の正確な位置合わせは不要である。
ジ29の上にこのような導電体保持材１を載置し、導電体
２の形成領域がアウタリード31の接続部に対応するよう
にアウタリード31を導電体保持材１の上方に配置させ、
ボンディング治具28を白抜矢符方向に移動させて、すべ
てのアウタリード31に対して一括的に、熱圧着法によ
り、導電突起たる複数の導電体２を各アウタリード31に
転写，接合する。次に、第５図（ｇ）に示すように、機
械的な剥離または化学的な溶解により、保持体３を除去
して導電突起（導電体）２のみをアウタリード31に形成
する。本実施例においても、前述の実施例と同様に、ア
ウタリード31に接触した部分の複数の導電体２が導電突
起として接合されるので、導電体２とアウタリード31と
の正確な位置合わせは不要である。
なお、上述した実施例以外にも、上述のようなICパッ
ケージにおけるインナリードの接続部への導電突起の形
成、またはプリント配線基板上の導体パターンの接続部
への導電突起の形成等についても、本発明の形成方法を
同様に適用することができることは勿論である。また、
上述の実施例については導電体２を転写した後、保持体
３を除去したが、この場合、高吸湿性である保持体３の
特性が作製されるICパッケージに及ぼす悪影響を防止で
きる。
ケージにおけるインナリードの接続部への導電突起の形
成、またはプリント配線基板上の導体パターンの接続部
への導電突起の形成等についても、本発明の形成方法を
同様に適用することができることは勿論である。また、
上述の実施例については導電体２を転写した後、保持体
３を除去したが、この場合、高吸湿性である保持体３の
特性が作製されるICパッケージに及ぼす悪影響を防止で
きる。
更に、上述の実施例では、導体（アウタリード）の接
続部に複数の導電突起を形成する際に、すべての導体に
おける導電突起形成作業を一括して行うことにしている
が、１個ずつの導体について個別に導電突起形成作業を
順次行うこととしても良く、このような場合には、作業
時間は長くかかるが、導体の接続部への導電突起の形成
はより確実である。またすべての導体のうちの複数ずつ
に対して一括に順次導電突起を形成することとしても良
い。
続部に複数の導電突起を形成する際に、すべての導体に
おける導電突起形成作業を一括して行うことにしている
が、１個ずつの導体について個別に導電突起形成作業を
順次行うこととしても良く、このような場合には、作業
時間は長くかかるが、導体の接続部への導電突起の形成
はより確実である。またすべての導体のうちの複数ずつ
に対して一括に順次導電突起を形成することとしても良
い。
以上詳述した如く、本発明の導電突起の形成方法を用
いることにより、導体の接続部と導電突起との正確な位
置合わせが不要である。そして容易に低コストにてしか
も信頼性が高く、接続用の導電突起を種々の導体の接続
部に形成することができ、高密度な実装においても部品
間の高精度の接続を実現できる。また、導電体を導体の
接続部に転写した後に、保持体を除去することで、導電
突起のみの形成が可能となる。
いることにより、導体の接続部と導電突起との正確な位
置合わせが不要である。そして容易に低コストにてしか
も信頼性が高く、接続用の導電突起を種々の導体の接続
部に形成することができ、高密度な実装においても部品
間の高精度の接続を実現できる。また、導電体を導体の
接続部に転写した後に、保持体を除去することで、導電
突起のみの形成が可能となる。
第１図は本発明の導電突起の形成方法に使用する導電体
保持材の平面図、第２図は第１図のII−II線における断
面図、第３図はこの導電体保持材の製造工程の一例を示
す断面図、第４図はこの導電体保持材の製造工程の別の
例を示す断面図、第５図は本発明の導電突起の形成方法
の実施例を示す模式図、第６図〜第８図は実装方式を示
す模式図、第９図は従来の導電突起形成方法を示す模式
図である。 １……導電体保持材、２……導電体（導電突起）、2a,2
b……端部、３……保持体、28……ボンディング治具、2
9……ステージ、31……アウタリード
保持材の平面図、第２図は第１図のII−II線における断
面図、第３図はこの導電体保持材の製造工程の一例を示
す断面図、第４図はこの導電体保持材の製造工程の別の
例を示す断面図、第５図は本発明の導電突起の形成方法
の実施例を示す模式図、第６図〜第８図は実装方式を示
す模式図、第９図は従来の導電突起形成方法を示す模式
図である。 １……導電体保持材、２……導電体（導電突起）、2a,2
b……端部、３……保持体、28……ボンディング治具、2
9……ステージ、31……アウタリード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−239830（ＪＰ，Ａ) 特開 昭62−234804（ＪＰ，Ａ) 特開 昭60−100441（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311
Claims (1)
- 【請求項１】接続用の導電突起を導体の接続部に形成す
る方法において、 電気的絶縁材からなる保持体中に両端部を前記保持体か
ら露出させて前記導体の接続部より広い領域に複数の導
電体を散在せしめた導電体保持材を用い、該導電体保持
材に前記導体の接続部を重ね、複数の導電体を前記導体
の接続部に転写した後、前記導電体保持材の保持体を除
去して導電突起を形成することを特徴とする導電突起の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3320390A JP2867547B2 (ja) | 1990-02-13 | 1990-02-13 | 導電突起の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3320390A JP2867547B2 (ja) | 1990-02-13 | 1990-02-13 | 導電突起の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03236246A JPH03236246A (ja) | 1991-10-22 |
| JP2867547B2 true JP2867547B2 (ja) | 1999-03-08 |
Family
ID=12379912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3320390A Expired - Fee Related JP2867547B2 (ja) | 1990-02-13 | 1990-02-13 | 導電突起の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867547B2 (ja) |
-
1990
- 1990-02-13 JP JP3320390A patent/JP2867547B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03236246A (ja) | 1991-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5636104A (en) | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board | |
| JPH1116933A (ja) | 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法 | |
| US20060030140A1 (en) | Method of making bondable leads using positive photoresist and structures made therefrom | |
| US6763585B2 (en) | Method for producing micro bump | |
| US6323434B1 (en) | Circuit board and production method thereof | |
| JP2631665B2 (ja) | 積層半導体装置の製造方法 | |
| JPH0357617B2 (ja) | ||
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JP3021509B2 (ja) | 導電突起の形成方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3598189B2 (ja) | チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法 | |
| JPS59201452A (ja) | 高密度テ−プボンデイング用デバイス封止 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP3383597B2 (ja) | 半導体装置の製造方法 | |
| JP2519243B2 (ja) | 半導体装置 | |
| JP2000357861A (ja) | 電子回路装置 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JP3161648B2 (ja) | 電子部品の半田付け方法 | |
| JPH09172037A (ja) | 半導体装置およびその製造方法 | |
| KR950002745B1 (ko) | 탭 패키지 | |
| JPH0982752A (ja) | 半導体装置 | |
| JPH10199899A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091225 |
|
| LAPS | Cancellation because of no payment of annual fees |