JPH1116933A - 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法 - Google Patents

金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法

Info

Publication number
JPH1116933A
JPH1116933A JP10028543A JP2854398A JPH1116933A JP H1116933 A JPH1116933 A JP H1116933A JP 10028543 A JP10028543 A JP 10028543A JP 2854398 A JP2854398 A JP 2854398A JP H1116933 A JPH1116933 A JP H1116933A
Authority
JP
Japan
Prior art keywords
circuit board
metal
semiconductor chip
manufacturing
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10028543A
Other languages
English (en)
Inventor
Jin Hyon Yoon
振 鉉 尹
Kihan Boku
起 範 朴
In Pyo Hong
仁 杓 洪
Yon Kin
▲ヨン▼ 金
Meiki Tei
命 杞 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1116933A publication Critical patent/JPH1116933A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ソルダボールの整列不良及びフラックスの使
用による悪影響を防止する金属バンプを有する回路基板
の製造方法及びこの回路基板を利用した半導体チップパ
ッケージの製造方法を提供する。 【解決手段】 上部面に半導体チップ３０を実装するチ
ップ実装領域３２とチップ実装領域３２の周囲に回路パ
ターン２３とが形成され下部面に回路パターン２３と電
気的に接続する金属パッド２６を形成した印刷回路基板
を準備する準備工程と、上記基板の下部面に金属板を取
り付ける取り付け工程と、上記金属板をエッチングして
金属パッド２６上にパターン部を形成するパターン工程
と、上記パターン部をメッキして金属バンプ２８を形成
するメッキ工程とを含むパターニングされた金属バンプ
を有する印刷回路基板の製造方法を備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、金属バンプを有す
る回路基板の製造方法及びこの回路基板を利用した半導
体チップパッケージの製造方法に係り、より詳しくは、
パターニング方法又はホトレジストを利用したメッキ方
法により形成された金属バンプを有する回路基板の製造
方法及びこの回路基板を利用した半導体チップパッケー
ジの製造方法に関する。
【０００２】
【従来の技術】半導体集積回路素子は、集積度の増加に
応じて入出力ピンの数が増加する一方で、半導体素子の
小型化が要望されている。このような要望を満たすため
に開発された半導体チップパッケージとして、例えば、
ボールグリッドアレー（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ；ＢＧＡ）パッケージがある。このＢＧＡパッケージ
は、リードフレームを利用した通常のプラスチックパッ
ケージに比べて、主基板に実装する際、実装面積を大幅
に縮小することが可能であり、電気的特性が優れている
という長所がある。
【０００３】ＢＧＡパッケージと通常のパッケージとの
差異は、ＢＧＡパッケージでは、半導体チップと主基板
間の電気的接続が、リードフレームの代わりに印刷回路
基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）
のような回路基板により実現されている点である。ＢＧ
Ａパッケージは、半導体チップが印刷回路基板上に取り
付けられて電気的に接続される構造になっている。ま
た、印刷回路基板は、半導体チップが取り付けられた面
に回路配線が形成されており、この回路配線は半導体チ
ップと電気的に接続されている。さらに回路配線は、複
数のビアホールを介して印刷回路基板の他方の面に形成
された外部接続端子に電気的に接続されている。外部接
続端子は、半導体チップが取り付けられる面に形成され
るのではなく、他方の面に自在に形成されるので、リー
ドフレームを使用したプラスチックパッケージに比べ
て、主基板に対する実装面積が一層減少する。通常、Ｂ
ＧＡパッケージの外部接続端子としては、ソルダボール
が取り付けられたソルダバンプが使用される。
【０００４】図１２は従来のＢＧＡパッケージを示す断
面図である。図１２に示すように、ＢＧＡパッケージ２
００は、半導体チップ１３０と外部接続端子のソルダバ
ンプ１２８とが印刷回路基板を介して電気的に接続され
る構造になっている。印刷回路基板１１０の上部面及び
下部面には、銅パターン層が形成されており、これによ
り半導体チップ１３０とソルダバンプ１２８とが互いに
電気的に接続されている。印刷回路基板１１０の上部面
及び下部面に形成された銅パターン層を相互接続するた
め、印刷回路基板１１０には複数のビアホール１２４
と、印刷回路基板１１０の内部に内部パターン層１２２
とが形成されている。また、ビアホール１２４の内壁に
は銅が塗布されている。印刷回路基板１１０の上部面の
銅パターン層は、半導体チップ１３０が実装されている
チップ実装領域１３２と、回路パターン１２３とにより
構成されている。回路パターン１２３は、チップ実装領
域１３２の周囲に形成されており、その一部は、ボンデ
ィングワイヤ１３４により半導体チップ１３０と電気的
に接続するためのワイヤボンディング領域１２５として
機能している。印刷回路基板１１０の下部面の銅パター
ン層は、複数のソルダボールパッド１２６を備えてい
る。チップ実装領域１３２の下部に形成されたビアホー
ル１２７は、半導体チップ１３０が動作する途中で発生
する熱を外部に放出するためのものである。
【０００５】また、ボンディングワイヤ１３４により、
半導体チップ１３０と印刷回路基板１１０とを電気的に
接続する前に、印刷回路基板１１０の上部面及び下部面
にソルダレジスト１２０が塗布される。この際、ソルダ
レジスト１２０が、上部面のチップ実装領域１３２、回
路パターン１２３のワイヤボンディング領域１２５、及
び下部面のソルダボールパッド１２６を除いて印刷回路
基板の全面に塗布される。次に、半導体チップ１３０と
回路パターン１２３とを保護するため、印刷回路基板１
１０の上部面を熱硬化性樹脂で封止して、パッケージ本
体１３６が形成される。そして、印刷回路基板１１０下
部面のソルダボールパッド１２６にソルダボールを取り
付けてソルダバンプ１２８が形成される。
【０００６】図１３は、図１２に示した印刷回路基板１
１０の製造方法を示す断面図であり、図１３（ａ）は印
刷回路基板１１０に金属マスク１５０を利用したスクリ
ーン印刷方法によりフラックス１４０を塗布する状態
を、図１３（ｂ）はソルダボールをフラックス１４０上
に取り付けた状態を各々示している。図１３（ａ）に示
すように、ソルダバンプ１２８を有する印刷回路基板１
１０の製造方法は、まず、印刷回路基板１１０にソルダ
ボールパッド１２６を形成する下部面を上向きになるよ
うに反転させる。その後、印刷回路基板１１０の上部面
にソルダボールパッド１２６と対応するホールパターン
１５４を形成する金属マスク１５０を被せる。その後、
金属マスク１５０に供給されるフラックス１４０を、ス
キージー１５６を利用したスクリーン印刷方法によりホ
ールパターン１５４の内部に塗布する。
【０００７】次に、図１３（ｂ）に示すように、ソルダ
ボールを金属マスク１５０に各々投入し、フラックス１
４０上に取り付ける。そして、約２３０℃以上の温度で
リフローソルダリング工程を実行する。これにより、ソ
ルダボールパッド１２６にソルダボールが取り付けられ
ることによりソルダバンプ１２８が形成され、製造が完
了する。
【０００８】ここで、リフローソルダリング工程後、ソ
ルダバンプ１２８の周囲に残されたフラックス１４０
は、印刷回路基板１１０を汚染させる汚染源となるの
で、有機溶剤を使用してフラックスを除去する洗浄工程
が実行される。このフラックス１４０の主成分はロジン
（Ｒｏｓｉｎ）である。ロジン成分からなる液状のフラ
ックス１４０は、ソルダボールをソルダボールパッド１
２６に取り付けるための媒介物であり、スクリーンプリ
ント方法によりソルダボールパッド１２６に塗布され
る。
【０００９】ソルダボールが取り付けられたソルダバン
プを利用した半導体チップパッケージには、例えば、ア
メリカ合衆国のテセーラ（Ｔｅｓｓｅｒａ）社が開発し
たマイクロ（μ）−ＢＧＡパッケージがある。しかしこ
れには、ソルダボールが取り付けられるポリイミドテー
プのビアホールのサイズ及びピッチが微細であるので、
ソルダボールの整列不良のような不良が発生するという
不都合がある。このためマイクロ−ＢＧＡパッケージの
厚さは７８４〜８４７μｍ、ソルダバンプの高さは３０
０〜３５０μｍと規定される。
【００１０】
【発明が解決しようとする課題】しかしながら、ソルダ
ボールパッド１２６の数の増加により、ソルダボールパ
ッド１２６間のピッチが微細になるため、金属マスク１
５０を利用してソルダボールパッド１２６上にソルダボ
ールを正確に位置させることは容易ではない。そして、
リフローソルダリング工程によりソルダボールをソルダ
ボールパッド１２６上に取り付けるため、一定の高さを
有するソルダバンプ１２８の形成は容易ではない。ま
た、ソルダボールが取り付けられた後、フラックス１４
０のロジン成分を除去するために使用される有機溶剤
は、環境に悪影響を及ぼす不具合がある。また、ソルダ
ボールパッド１２６間の微細ピッチは、隣接するソルダ
ボール間のショートのような不良を引き起こす。これ
は、スクリーンプリント方法によりソルダボールパッド
１２６に塗布されるフラックス１４０の量がすべて一定
ではないために起こる。ソルダボールパッド１２６が微
細ピッチを有する場合、隣接するフラックス１４０が互
いに分離せずに接着してしまう。そして、ソルダボール
がソルダボールパッド１２６に取り付けられた後、リフ
ローソルダリング工程で、フラックス１４０に取り付け
られた隣接するソルダボールと互いに接着する。即ち、
ソルダボール間のショートのような不良が発生する。さ
らに、マイクロ−ＢＧＡパッケージの厚さに対してソル
ダバンプが占める高さの比率が非常に大きくなるという
不具合がある。
【００１１】本発明は前述の課題を解決し、ソルダボー
ルパッドに対するソルダボールの整列不良及びフラック
スの使用による悪影響を防止する金属バンプを有する回
路基板の製造方法及びこの回路基板を利用した半導体チ
ップパッケージの製造方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明による金属バンプ
を有する回路基板の製造方法は、上部面に半導体チップ
が実装されるチップ実装領域を形成するとともにチップ
実装領域の周囲に回路パターンを形成し、下部面に回路
パターンと電気的に接続する金属パッドを形成した印刷
回路基板を準備する準備工程と、この印刷回路基板の下
部面に金属板を取り付ける取り付け工程と、金属板をエ
ッチングして金属パッド上にパターン部を形成するパタ
ーン工程と、パターン部をメッキして金属バンプを形成
するメッキ工程とを備える。ここで、他の目的を達成す
るため、ホトレジストを利用して形成したメッキバンプ
を有するフレキシブル回路基板の製造方法及びこの回路
基板を利用した半導体チップパッケージの製造方法が提
供される。このフレキシブル回路基板の製造方法は、ポ
リイミドテープの下部面に金でメッキされた銅配線が取
り付けられたフレキシブル回路基板を準備する準備工程
と、ポリイミドテープの上部面に銅配線が露出するよう
にポリイミドテープに複数のビアホールを形成するホー
ル形成工程と、ポリイミドテープの上部面にホトレジス
トを塗布してこのホトレジストの下部に位置するビアホ
ールを開放するようにホトレジストを現像して開放部を
形成する開放工程と、ホトレジストの開放部を銅でメッ
キするメッキ工程と、ホトレジストを除去する除去工程
と、メッキされた銅の表面を保護するためにメッキ層を
形成することでポリイミドテープ上にメッキバンプを形
成するバンプ形成工程とを備える。
【００１３】
【発明の実施の形態】以下、添付図面を参照して、本発
明による金属バンプを有する回路基板の製造方法及びこ
の回路基板を利用した半導体チップパッケージの製造方
法を詳細に説明する。図１は、本発明による回路基板を
利用した半導体チップパッケージの製造方法により印刷
回路基板を利用して形成した半導体チップパッケージの
一実施の形態を示す断面図である。
【００１４】図１を参照すると、半導体チップパッケー
ジ１００は、半導体チップ３０と、外部接続端子として
使用される金属バンプ２８と、印刷回路基板１０と、パ
ッケージ本体３６とを備える。この印刷回路基板１０に
は、半導体チップ３０と金属バンプ２８とが各々上部面
及び下部面に取り付けられ、内部には半導体チップ３０
と金属バンプ２８とを電気的に接続する内部パターン層
２２が形成される。パッケージ本体３６は、封止樹脂に
より印刷回路基板１０の上部面に実装された半導体チッ
プ３０などの電気的接続部分を封止して形成される。
【００１５】印刷回路基板１０の上部面には、半導体チ
ップ３０が実装されるチップ実装領域３２が形成され
る。また、印刷回路基板１０の上部面に設けたチップ実
装領域３２の周囲には、回路パターン２３が形成され
る。この、印刷回路基板１０の下部面には、金属バンプ
２８を取り付ける金属パッド２６が形成される。また、
回路パターン２３と金属パッド２６とは、印刷回路基板
１０を貫通して形成されたビアホール２４及び内部パタ
ーン層２２により、互いに電気的に接続される。印刷回
路基板１０の上部面に形成された回路パターン２３は、
ボンディングワイヤ３４により半導体チップ３０に電気
的に接続するワイヤボンディング領域２５を備える。そ
して、印刷回路基板１０の上部面及び下部面にソルダレ
ジスト２０が塗布される。この際、ソルダレジスト２０
は、上部面のチップ実装領域３２、ワイヤボンディング
領域２５、及び下部面の金属バンプ２８を除いた印刷回
路基板１０の全面に塗布される。
【００１６】また、印刷回路基板１０は、チップ実装領
域３２に取り付けられた半導体チップ３０、回路パター
ン２３、及びボンディングワイヤ３４を保護するため、
印刷回路基板１０の上部面を熱硬化性樹脂で封止して、
パッケージ本体３６を形成する。金属バンプ２８は、パ
ターン部２１とメッキ層２９とからなる。パターン部２
１は、銅金属板のパターニング工程により形成される。
また、メッキ層２９は、パターン部２１の酸化を防止
し、外部電子装置に対する実装信頼性を確保するため、
ソルダまたはニッケル／金（Ｎｉ／Ａｕ）合金でメッキ
して形成される。
【００１７】次に、本発明による金属バンプを有する印
刷回路基板の製造方法を図２及び図３を参照して詳細に
説明する。図２は、図１に示した印刷回路基板１０の製
造方法を示す断面図であり、図２（ａ）は印刷回路基板
１０を、図２（ｂ）は印刷回路基板１０に金属板４２を
取り付けた状態を、図２（ｃ）は金属板４２にホトレジ
スト５０を塗布した状態を各々示している。また、図３
は、図２に示した製造工程の続きを示す断面図であり、
図３（ａ）はホトレジストが金属パッドに対向してパタ
ーニングされた状態を、図３（ｂ）は金属板４２がパタ
ーニングされた状態を、図３（ｃ）はソルダレジストが
塗布された状態を、図３（ｄ）は金属バンプがメッキさ
れた状態を各々示している。
【００１８】図２（ａ）を参照すると、印刷回路基板１
０は、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉ
ｎｅ）樹脂またはプレプレグ（Ｐｒｅｐｒｅｇ）層のい
ずれか一方と銅パターン層とが圧着された構造を備えて
いる。銅パターン層は、半導体チップと金属バンプとを
電気的に接続するための配線層であり、印刷回路基板１
０の上下各々の面が１層で基板内部が２層になっている
４層構造である。ここで、印刷回路基板１０の下部面の
銅パターン層は、半導体チップが取り付けられるチップ
実装領域３２と、チップ実装領域３２の周囲に形成され
る回路パターン２３とから構成される。そして、回路パ
ターン２３の一部分は、ボンディングワイヤ３４により
半導体チップ３０に電気的に接続されるワイヤボンディ
ング領域２５である。また、印刷回路基板１０の上部面
の銅パターン層には、金属バンプを取り付けられる金属
パッド２６が形成される。下部面の回路パターン２３と
上部面の金属パッド２６とは、信号用ビアホール２４及
び印刷回路基板１０の内部に形成された内部パターン層
２２により互いに接続される。そして、半導体チップか
ら発生される熱を放出するための熱放出用ビアホール２
７がチップ実装領域３２の下部に形成される。
【００１９】このような構造を有する印刷回路基板１０
を準備した後、図２（ｂ）に示すように、複数の金属バ
ンプ２６にパターニングされる金属板４２が、熱圧着工
程により印刷回路基板１０の上部面に取り付けられる。
ここで、通常、金属板４２の厚さはボールグリッドアレ
ーパッケージのソルダバンプの高さと同一であるが、金
属パッド２６間のピッチにより厚さを変化させることが
できる。ここで、金属板４２の厚さは０．２■〜０．８
■であり、金属板４２として銅板が使用されている。
【００２０】印刷回路基板１０の上部面への金属板４２
の取り付けが完了した後、取り付けられた金属板４２を
用いて金属バンプのパターン部を形成するため、ホトレ
ジストを利用した金属板４２のエッチング工程が実行さ
れる。ホトレジストを利用した金属板４２のエッチング
工程は、まず、図２（ｃ）に示すように、ホトレジスト
５０を金属板４２の上部面に塗布する。その後、図３
（ａ）に示すように、金属パッド２６に対応するホトレ
ジスト部分５２を除いて、ホトレジスト５０を露光・現
像工程により除去する。ここで、ホトレジスト５０は、
金属板４２をエッチングするためのマスクとして使用さ
れる。
【００２１】そこで、ホトレジストをマスクとして、ホ
トレジスト５０の開放部５４に露出された金属板４６が
エッチング工程により除去される。また、エッチング工
程後、ホトレジスト５０が除去される。図３（ａ）に示
すように、金属パッド２６上には、金属板４６のパター
ン部２１がパターニングされて残される。ここで、金属
板４６のエッチング工程は、化学薬品を利用した湿式エ
ッチング工程である。化学薬品としては、Ｈ2 ＳＯ4 、
Ｈ3 ＰＯ4 、ＨＦ、ＨＣｌ、ＮＨ4 ＯＨ等が使用され
る。金属板４６のエッチング工程として乾式エッチング
も可能であるが、これは、エッチング工程にかかる時間
が非常に長いという不具合がある。
【００２２】金属バンプのパターン部２１が形成された
後、図３（ｃ）に示すように、印刷回路基板１０の上部
面及び下部面にソルダレジスト２０が塗布される。この
際、ソルダレジスト２０は、上部面のパターン部２１、
下部面のチップ実装領域３２、及び回路パターンのワイ
ヤボンディング領域２５を除いて塗布する。そして、パ
ターン部２１の材質が銅であるので、パターン部２１の
酸化を防止し、外部電子装置に対する実装信頼性を向上
させるため、図３（ｄ）に示すように、パターン部２１
をソルダ又はニッケル／金（Ｎｉ／Ａｕ）合金でメッキ
してメッキ層２９を形成する。これにより、本発明によ
るパターニングされた金属バンプ２８を有する印刷回路
基板１０の製造が完了する。ここで、メッキ層２９の厚
さは、５．０８μｍ〜２５．４μｍである。図３（ｄ）
は、印刷回路基板１０の金属パッド２６上に金属バンプ
２８が形成された状態を示す。
【００２３】次に、前述の金属バンプ２８が形成された
印刷回路基板１０を利用した半導体チップパッケージ１
００の製造方法を図１を参照して説明する。半導体チッ
プパッケージ１００は、半導体チップ３０をチップ実装
領域３２に取り付けるチップ実装工程と、半導体チップ
３０とワイヤボンディング領域２５とを電気的に接続す
るワイヤボンディング工程と、半導体チップ３０、ワイ
ヤボンディング領域２５を含む回路パターン２３、及び
ボンディングワイヤ３４を熱硬化性封止樹脂で封止し
て、パッケージ本体３６を形成するモルディング工程と
を経て半導体チップパッケージ１００が製造される。
【００２４】次に、図４を参照して本発明の他の実施の
形態により形成されたメッキによる金属バンプを有する
フレキシブル回路基板の製造方法及びこのフレキシブル
回路基板を利用した半導体チップパッケージの製造方法
を詳細に説明する。図４は、本発明による回路基板を利
用した半導体チップパッケージの製造方法の他の実施の
形態により形成されたフレキシブル回路基板を利用した
半導体チップパッケージを示す断面図である。
【００２５】図４を参照すると、半導体チップパッケー
ジ３００は、半導体チップ２３０と、外部接続端子とし
て使用されるメッキバンプ２２８と、フレキシブル回路
基板２１０と、パッケージ本体２３６とを備える。フレ
キシブル回路基板２１０の下部面には、半導体チップ２
３０が実装され、フレキシブル回路基板２１０の上部面
には、メッキバンプ２２８が形成される。また、半導体
チップ２３０とメッキバンプ２２８とを電気的に接続す
る銅配線２３８が、フレキシブル回路基板２１０のメッ
キバンプ２２８の下部面に取り付けられる。パッケージ
本体２３６は、半導体チップ２３０などの電気的な接続
手段を封止することにより形成される。
【００２６】より詳しく説明すると、半導体チップパッ
ケージ３００は、半導体チップ２３０のチップパッド２
３２が、メッキバンプ２２８を形成したフレキシブル回
路基板２１０に電気的に接続された構造である。フレキ
シブル回路基板２１０は、ビアホール（図示せず）が形
成されたポリイミドテープ２１２と、金２３４でメッキ
された銅配線２３８とからなる。フレキシブル回路基板
２１０は、下部に弾性重合体２１４を介在させて、接着
剤２１８を利用して半導体チップ２３０の上部面に接着
される。フレキシブル回路基板２１０に形成された銅配
線２３８は、ビアホール及びポリイミドテープ２１２の
上部から突出したメッキバンプ２２８に電気的に接続さ
れる。リボン状の金属リード２３４ａは、半導体チップ
２３０のチップパッド２３２とフレキシブル回路基板２
１０の銅配線２３８とを電気的に接続する。このような
接続は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｇ）と類似するボンディング方法を使用して実
現される。ボンディングした後、露出されたボンディン
グ面と金属リード２３４ａ部分とは、シリコン樹脂で封
止され、パッケージ本体２３６が形成される。
【００２７】このような半導体チップパッケージ３００
は、半導体チップのサイズに類似したサイズに形成する
こができる。これにより、インダクタンスが減少され、
高速素子にも使用できる。このような構造を有する半導
体チップパッケージ３００をいわゆるチップスケールパ
ッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ；Ｃ
ＳＰ）という。メッキバンプ２２８は、銅２２１をメッ
キして形成され、このメッキされた銅２２１の外側に、
ニッケル、金の順にメッキされたメッキ層２２９が形成
される。また、メッキバンプ２２８はメッキにより形成
されるので、ソルダボールを利用した従来のソルダバン
プ１２８（図１２参照）に比べて、一定の高さを有する
メッキバンプ２２８の実現が可能である。メッキバンプ
２２８と従来のソルダバンプ（図１２の１２８）とを比
較すると、メッキバンプ２２８は柱状で上部面が平らな
構造を有しているのに対し、ソルダバンプは半球型であ
る。
【００２８】次に、このようなメッキバンプを形成した
フレキシブル回路基板２１０の製造方法を図５〜図８を
参照して説明する。図５は、図４に示したフレキシブル
回路基板２１０の製造方法を示す断面図であり、図５
（ａ）は回路基板を、図５（ｂ）は図５（ａ）に示した
Ａ部の拡大図を各々示す。また図６は、図５（ｂ）に示
した製造工程の続きを示し、図６（ａ）はホトレジスト
２５０を塗布した状態を、図６（ｂ）は銅２２１をメッ
キした状態を各々示す。また、図７は、図６（ｂ）に示
した製造工程の続きを示し、図７（ａ）はニッケル２２
９ａをメッキした状態を、図７（ｂ）は金２２９ｂをメ
ッキした状態を各々示す。また、図８は、図７（ｂ）に
示した製造工程の続きを示し、図８（ａ）は開放部２１
６を形成した状態を、図８（ｂ）は金層２２６をエッチ
ングして金属リード２３４ａを形成した状態を各々示
す。
【００２９】まず、図５（ａ）及び図５（ｂ）を参照す
ると、ポリイミドテープ２１２の下部面に、金２３４で
メッキされた銅配線２３８を形成した回路基板を準備す
る。そして、ポリイミドテープ２１２の下部に形成され
た銅配線２３８上にメッキバンプを直接形成するため、
銅配線２３８の上部に位置するポリイミドテープ２１２
を穿孔して、複数のビアホール２１３を形成する（Ａ参
照）。この際、銅配線２３８の上部面（銅層２２６）
は、ビアホール２１３を介して外部に露出される。銅配
線２３８は、ポリイミドテープ２１２の下部面に取り付
けられ、約１０μｍの厚さで電気メッキされた銅層２２
６と、この銅層２２６の下部に２０〜２５μｍの厚さで
電気メッキされた金メッキ層２３４とからなる。ポリイ
ミドテープ２１２の厚さは、２０〜２５μｍである。
【００３０】次に、図６（ａ）及び図６（ｂ）に示すよ
うに、ポリイミドテープ２１２のビアホール２１３にメ
ッキバンプを形成する方法として、ホトレジスト２５０
を利用した電気メッキ方法が利用される。即ち、ポリイ
ミドテープ２１２の上部面にホトレジスト２５０が５０
〜１００μｍの厚さで塗布された状態で、ビアホール２
１３を露出するため、ホトレジスト２５０を露光・現像
して開放部２５４を形成する。ポリイミドテープ２１２
のビアホール２１３及びホトレジストの開放部２５４を
介して露出された銅層２２６の上部面は、銅２２１で電
気メッキする。そして、銅２２１のメッキが完了した
後、ホトレジスト２５０は除去される。即ち、ホトレジ
スト２５０は、露出された銅層２２６の上部面に、銅２
２１をメッキするためのマスクとして使用されたもので
ある。
【００３１】図７（ａ）に示すように、メッキされた銅
２２１の表面にニッケル２２９ａを５〜１５μｍの厚さ
でメッキし、また、図７（ｂ）に示すように、ニッケル
２２９ａの表面に金２２９ｂを１〜５μｍの厚さでメッ
キすることにより、ポリイミドテープ２１２上にメッキ
バンプ２２８が形成される。図８（ａ）及び図８（ｂ）
に示すように、半導体チップのチップパッドと接続する
金属リード２３４ａを形成するため、ポリイミドテープ
２１２の外側部とその下部に形成された銅層２２６とを
エッチングして、開放部２１６を形成することにより、
メッキバンプ２２８を形成したフレキシブル回路基板２
１０の製造が完了する。金属リード２３４ａは、銅配線
２３８から銅層２２６を除去した金メッキ層２３４の一
部に該当する。この際、開放部２１６に露出されたリボ
ン状の金属リード２３４ａを支持するため、ポリイミド
テープの外側端部２１２ａ（以下、“リード支持部”と
称す）をエッチングしないで残す。メッキバンプ２２８
の高さは、ホトレジスト（図６（ｂ）の２５０）の厚さ
に比例するため、ホトレジストの厚さを５０μｍ以下に
形成することにより、ポリイミドテープ２１２の上部か
ら突出するメッキバンプ２２８の突出部２２８ａの高さ
を５０μｍ以下に形成することができる。
【００３２】このように製造されたメッキバンプ２２８
を有するフレキシブル回路基板２１０を利用して半導体
チップパッケージ３００を製造する工程を図９〜図１１
を参照して詳細に説明する。図９は、図４に示したフレ
キシブル回路基板２１０を利用した半導体チップパッケ
ージ３００の製造方法を示す断面図である。また図１０
は、図９に示した製造工程の続きを示し、図１０（ａ）
は接着剤２１８を取り付けた状態を、図１０（ｂ）は接
着剤２１８に半導体チップ２３０を取り付けた状態を各
々示す。また図１１は、図１０（ｂ）に示した製造工程
の続きを示し、図１１（ａ）はボンディングツール２８
０により金属リード２３４ａを切断した状態を、図１１
（ｂ）はチップパッド２３２と金属リード２３４ａとを
ボンディングした状態を各々示す。
【００３３】まず、図９を参照すると、図８（ｂ）に示
したメッキバンプ２２８が形成されたフレキシブル回路
基板２１０を準備した後、金属リード２３４ａ部分を除
いたフレキシブル回路基板２１０の下部面に、弾性重合
体２１４をスクリーン印刷する。
【００３４】次に、図１０（ａ）に示すように、弾性重
合体２１４の下部面に接着剤２１８を塗布する。その
後、図１０（ｂ）に示すように、接着剤２１８の下部面
は、半導体チップのチップパッド２３２が形成された面
に取り付けられるようにして、フレキシブル回路基板２
１０を半導体チップ２３０に取り付ける。この際、半導
体チップのチップパッド２３２は、金属リード２３４ａ
によりフレキシブル回路基板２１０に接続できるよう
に、接着剤２１８の下部面に取り付けられる半導体チッ
プ２３０の上部面の外側に形成される。即ち、チップパ
ッド２３２は、半導体チップの活性面のエッジ部に形成
されるエッジパッドである。
【００３５】次に、図１１（ａ）に示すように、金属リ
ード２３４ａが露出された開放部２１６を介して投入さ
れるボンディングツール２８０を利用して、リード支持
部２１２ａに近接した金属リード２３４ａの一部分を切
断する。これにより、図１１（ｂ）に示すように、チッ
プパッド２３２と金属リード２３４ａとを接続すること
になる。即ち、金属リード２３４ａとチップパッド２３
２とのボンディング方法は、ＴＡＢボンディング方法と
類似する。また、半導体チップのチップパッド２３２と
金属リード２３４ａとをボンディングした後、露出され
たボンディング面と金属リード２３４ａ部分は、シリコ
ン樹脂で封止してパッケージ本体２３６を形成すること
により、半導体チップパッケージ３００の製造が完了す
る。
【００３６】
【発明の効果】本発明による半導体チップパッケージの
製造方法によると、金属バンプがホトレジストを利用し
た金属板のエッチング工程により形成され、この金属板
は印刷回路基板の金属パッドの上部面に取り付けられ
る。また外部接続端子として使用される金属バンプは、
フラックスを使用しない。従って、フラックスのロジン
成分を除去するための洗浄工程、及びソルダボールを取
り付けるためのリフローソルダリング工程での問題を解
決することができる。そして、パターニング法により金
属バンプを形成するため、一定の高さを有する金属バン
プの実現が可能であり、金属板の厚さの調節が容易であ
るため、金属バンプの高さを制御することが容易であ
る。また、パターニング法により金属バンプを形成する
ので、外部接続端子の微細ピッチに対する対応性が、ソ
ルダボールを利用したソルダバンプに比べて優れた効果
を得ることができる。また、本発明の他の半導体チップ
パッケージの製造方法によると、メッキバンプは、フレ
キシブル回路基板の製造工程でホトレジストをマスクと
して利用して電気メッキ方法により形成される。従っ
て、ホトレジストの厚さを調節することにより、一定の
高さを有するメッキバンプを製造することができる。ま
た、メッキバンプの高さを５０μｍ以下に形成すること
ができるので、厚さが５３４〜６７５μｍの半導体チッ
プパッケージを形成することができる。
【図面の簡単な説明】
【図１】本発明による回路基板を利用した半導体チップ
パッケージの製造方法により形成された印刷回路基板を
利用して形成された半導体チップパッケージの一実施の
形態を示す断面図。
【図２】図１に示した印刷回路基板１０の製造方法を示
す断面図。
【図３】図２に示した製造工程の続きを示す断面図。
【図４】本発明による回路基板を利用した半導体チップ
パッケージの製造方法の他の実施の形態により形成され
たフレキシブル回路基板を利用した半導体チップパッケ
ージを示す断面図。
【図５】図４に示したフレキシブル回路基板２１０の製
造方法を示す断面図。
【図６】図５に示した製造工程の続きを示す断面図。
【図７】図６に示した製造工程の続きを示す断面図。
【図８】図７に示した製造工程の続きを示す断面図。
【図９】図４に示したフレキシブル回路基板を利用した
半導体チップパッケージの製造方法を示す断面図。
【図１０】図９に示した製造工程の続きを示す断面図。
【図１１】図１０に示した製造工程の続きを示す断面
図。
【図１２】従来のＢＧＡパッケージを示す断面図。
【図１３】図１２に示した印刷回路基板の製造方法を示
す断面図。
【符号の説明】
１０ 印刷回路基板 ２０ ソルダレジスト ２１ パターン部 ２２ 内部パターン層 ２３ 回路パターン ２４ 信号用ビアホール ２５ ワイヤボンディング領域 ２６ 金属パッド ２７ 熱放出用ビアホール ２８ 金属バンプ ２９ メッキ層 ３０ 半導体チップ ３２ チップ実装領域 ３４ ボンディングワイヤ ３６ パッケージ本体 １００ 半導体チップパッケージ
【手続補正書】
【提出日】平成１０年２月１３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】 このような構造を有する印刷回路基板１
０を準備した後、図２（ｂ）に示すように、複数の金属
バンプ２６にパターニングされる金属板４２が、熱圧着
工程により印刷回路基板１０の上部面に取り付けられ
る。ここで、通常、金属板４２の厚さはボールグリッド
アレーパッケージのソルダバンプの高さと同一である
が、金属パッド２６間のピッチにより厚さを変化させる
ことができる。ここで、金属板４２の厚さは０．２ｍｍ
〜０．８ｍｍであり、金属板４２として銅板が使用され
ている。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 ▲ヨン▼ 大韓民国忠清南道牙山市左部洞85−９番地 草原雪花アパート101洞832号 (72)発明者 鄭 命 杞 大韓民国忠清南道天安市雙龍洞1363−１番 地 仙境ハイヌリアパート103洞1501号

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 上部面に半導体チップが実装されるチッ
    プ実装領域が形成されるとともに、前記チップ実装領域
    の周囲に回路パターンが形成され、下部面に前記回路パ
    ターンと電気的に接続する金属パッドが形成された印刷
    回路基板を準備する準備工程と、 前記印刷回路基板の下部面に金属板を取り付ける取り付
    け工程と、 前記金属板をエッチングして、前記金属パッド上にパタ
    ーン部を形成するパターン工程と、 前記パターン部をメッキして金属バンプを形成するメッ
    キ工程とを含む金属バンプを有する回路基板の製造方
    法。
  2. 【請求項２】 請求項１に記載の金属バンプを有する回
    路基板の製造方法において、 前記金属板は、銅板であることを特徴とする金属バンプ
    を有する回路基板の製造方法。
  3. 【請求項３】 請求項１に記載の金属バンプを有する回
    路基板の製造方法において、 前記メッキ工程において、前記金属バンプがソルダでメ
    ッキされることを特徴とする金属バンプを有する回路基
    板の製造方法。
  4. 【請求項４】 請求項１に記載の金属バンプを有する回
    路基板の製造方法において、 前記メッキ工程において、前記金属バンプがニッケル／
    金（Ｎｉ／Ａｕ）合金でメッキされることを特徴とする
    金属バンプを有する回路基板の製造方法。
  5. 【請求項５】 請求項１に記載の金属バンプを有する回
    路基板の製造方法において、 前記パターン工程は、 前記金属板にホトレジストを塗布する塗布工程と、 前記ホトレジストを露光・現像することにより、前記金
    属パッド外側の金属板の上部面を露出させる開放部を形
    成する開放工程と、 前記ホトレジストの開放部に露出した前記金属板をエッ
    チングして、パターン部を形成するエッチング工程と、 前記ホトレジストを除去する除去工程とを含むことを特
    徴とする金属バンプを有する回路基板の製造方法。
  6. 【請求項６】 請求項１に記載の金属バンプを有する回
    路基板の製造方法において、 前記パターン工程以後、前記パターン部を除いて前記印
    刷回路基板の下部面にソルダレジストを塗布するレジス
    ト工程をさらに含むことを特徴とする金属バンプを有す
    る印刷回路基板の製造方法。
  7. 【請求項７】 上部面に半導体チップが実装されるチッ
    プ実装領域が形成されるとともに、前記チップ実装領域
    の周囲に回路パターンが形成されており、下部面に前記
    回路パターンと電気的に接続する金属パッドを形成した
    印刷回路基板を準備する準備工程と、 前記印刷回路基板の下部面に金属板を取り付ける取り付
    け工程と、 前記金属板をエッチングして、前記金属パッド上にパタ
    ーン部が形成されたパターン工程と、 前記パターン部をメッキして金属バンプを形成するメッ
    キ工程と、 前記印刷回路基板の上部面のチップ実装領域に半導体チ
    ップを取り付ける装着工程と、 前記半導体チップと回路パターンとをボンディングワイ
    ヤで接続するボンディング工程と、 前記半導体チップ、回路パターン、及びボンディングワ
    イヤを封止して、パッケージ本体を形成する封止工程と
    を含むことを特徴とする半導体チップパッケージの製造
    方法。
  8. 【請求項８】 請求項７に記載の半導体チップパッケー
    ジの製造方法において、 前記金属板は、銅板であることを特徴とする半導体チッ
    プパッケージの製造方法。
  9. 【請求項９】 請求項８に記載の半導体チップパッケー
    ジの製造方法において、 前記メッキ工程において、前記パターン部がソルダでメ
    ッキされることを特徴とする半導体チップパッケージの
    製造方法。
  10. 【請求項１０】 請求項８に記載の半導体チップパッケ
    ージの製造方法において、 前記メッキ工程において、前記パターン部がニッケル／
    金（Ｎｉ／Ａｕ）合金でメッキされることを特徴とする
    半導体チップパッケージの製造方法。
  11. 【請求項１１】 請求項７に記載の半導体チップパッケ
    ージの製造方法において、 前記パターン工程は、 前記金属板にホトレジストを塗布する塗布工程と、 前記ホトレジストを露光・現像することにより、前記金
    属パッド外側の金属板の上部面を露出させる開放部を形
    成する開放工程と、 前記ホトレジストの開放部に露出した前記金属板をエッ
    チングして、パターン部を形成するエッチング工程と、 前記ホトレジストを除去する除去工程とを含むことを特
    徴とする半導体チップパッケージの製造方法。
  12. 【請求項１２】 請求項７に記載の半導体チップパッケ
    ージの製造方法において、 前記パターン工程以後、前記パターン部を除いて前記印
    刷回路基板の下部面にソルダレジストを塗布するレジス
    ト工程をさらに含むことを特徴とする半導体チップパッ
    ケージの製造方法。
  13. 【請求項１３】 ポリイミドテープの下部面に金でメッ
    キされた銅配線が取り付けられたフレキシブル回路基板
    を準備する準備工程と、 前記ポリイミドテープの上部面に前記銅配線が露出する
    ように、前記ポリイミドテープに複数のビアホールを形
    成するホール形成工程と、 前記ポリイミドテープの上部面にホトレジストを塗布
    し、塗布された前記ホトレジストの下部に位置するビア
    ホールが開放するようにホトレジストを現像して開放部
    を形成する開放工程と、 前記ホトレジストの開放部を銅でメッキするメッキ工程
    と、 前記ホトレジストを除去する除去工程と、 前記メッキされた銅の表面を保護するためにメッキ層を
    形成することで前記ポリイミドテープ上にメッキバンプ
    を形成するバンプ形成工程とを含む金属バンプを有する
    回路基板の製造方法。
  14. 【請求項１４】 請求項１３に記載の金属バンプを有す
    る回路基板の製造方法において、 前記バンプ形成工程以後、半導体チップのチップパッド
    に接続する金属リードを形成するために、 前記ポリイミドテープの外側部をエッチングするエッチ
    ング工程と、 前記ポリイミドテープの外側部の下部に位置する前記銅
    配線の銅層をエッチングする銅層エッチング工程とをさ
    らに含むことを特徴とする金属バンプを有する回路基板
    の製造方法。
  15. 【請求項１５】 請求項１３に記載の金属バンプを有す
    る回路基板の製造方法において、 前記バンプ形成工程は、 前記銅の表面にニッケル（Ｎｉ）をメッキする工程と、 前記ニッケルメッキ層に金（Ａｕ）をメッキする工程と
    からなることを特徴とする金属バンプを有する回路基板
    の製造方法。
  16. 【請求項１６】 ポリイミドテープの下部面に金でメッ
    キされた銅配線が取り付けられたフレキシブル回路基板
    を準備する準備工程と、前記ポリイミドテープの上部面
    に前記銅配線が露出するように前記ポリイミドテープに
    複数のビアホールを形成するホール形成工程と、前記ポ
    リイミドテープの上部面にホトレジストを塗布し、塗布
    された前記ホトレジストの下部に位置するビアホールが
    開放されるようにホトレジストを現像して開放部を形成
    する開放工程と、前記ホトレジストの開放部を銅でメッ
    キするメッキ工程と、前記ホトレジストを除去する除去
    工程と、前記メッキされた銅の表面を保護するためにメ
    ッキ層を形成することで前記ポリイミドテープ上にメッ
    キバンプを形成するバンプ形成工程と、前記ポリイミド
    テープの外側部及びその下部に位置する銅配線の銅層を
    エッチングして、金属リードを形成するリード形成工程
    とからなるフレキシブル回路基板を形成する基板形成工
    程と、 前記フレキシブル回路基板の下部面に弾性重合体を塗布
    した後、半導体チップの上部面に前記フレキシブル回路
    基板の下部面を取り付ける装着工程と、 前記ポリイミドテープの外側部に位置する金属リードを
    切断することにより、前記金属リードとチップパッドと
    を接続するパッド接続工程と、 前記チップパッドが形成された半導体チップの上部面と
    金属リードを封止する封止工程とを含むことを特徴とす
    る半導体チップパッケージの製造方法。
  17. 【請求項１７】 請求項１６に記載の半導体チップパッ
    ケージの製造方法において、 前記基板形成工程でのバンプ形成工程は、 前記銅の表面にニッケル（Ｎｉ）をメッキする工程と、 前記ニッケルメッキ層に金（Ａｕ）をメッキする工程と
    からなることを特徴とする半導体チップパッケージの製
    造方法。
JP10028543A 1997-06-24 1998-02-10 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法 Pending JPH1116933A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1997P-26708 1997-06-24
KR1019970026708A KR100244580B1 (ko) 1997-06-24 1997-06-24 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
JPH1116933A true JPH1116933A (ja) 1999-01-22

Family

ID=19510859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10028543A Pending JPH1116933A (ja) 1997-06-24 1998-02-10 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法

Country Status (3)

Country Link
US (2) US6041495A (ja)
JP (1) JPH1116933A (ja)
KR (1) KR100244580B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2278865A1 (en) * 1999-10-12 2011-01-26 Tessera Interconnect Materials, Inc. Wiring circuit substrate
KR101121320B1 (ko) 2009-04-30 2012-03-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 구리 기둥을 갖는 웨이퍼 후면 구조

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW396474B (en) 1997-07-11 2000-07-01 Hitachi Ltd Method for forming bump bondings
DE19929028A1 (de) * 1999-06-25 2000-12-28 Bosch Gmbh Robert Verfahren zur Herstellung eines Drucksensors
US6420779B1 (en) * 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US6562545B1 (en) * 1999-09-17 2003-05-13 Micron Technology, Inc. Method of making a socket assembly for use with a solder ball
JP3227444B2 (ja) * 1999-11-10 2001-11-12 ソニーケミカル株式会社 多層構造のフレキシブル配線板とその製造方法
KR20020010246A (ko) * 2000-07-28 2002-02-04 듀흐 마리 에스. 씬 볼 그리드 어레이 기판의 제조방법
US6809935B1 (en) 2000-10-10 2004-10-26 Megic Corporation Thermally compliant PCB substrate for the application of chip scale packages
KR100362145B1 (ko) * 2001-03-21 2002-11-22 주식회사 아이에스시테크놀러지 도체 접촉부 표면구조 및 표면처리 방법
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
US6928727B2 (en) * 2002-07-30 2005-08-16 Avx Corporation Apparatus and method for making electrical connectors
US6860741B2 (en) 2002-07-30 2005-03-01 Avx Corporation Apparatus and methods for retaining and placing electrical components
US6851954B2 (en) 2002-07-30 2005-02-08 Avx Corporation Electrical connectors and electrical components
KR100891650B1 (ko) * 2002-08-13 2009-04-02 삼성테크윈 주식회사 반도체 팩키지용 필름 기판 및 이의 제조 방법
US7071420B2 (en) * 2002-12-18 2006-07-04 Micron Technology, Inc. Methods and apparatus for a flexible circuit interposer
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
TWI233677B (en) * 2003-10-28 2005-06-01 Advanced Semiconductor Eng Ball grid array package and method thereof
KR100530749B1 (ko) * 2003-12-09 2005-11-23 삼성테크윈 주식회사 연성회로기판
US7005742B2 (en) * 2004-02-05 2006-02-28 Texas Instruments Incorporated Socket grid array
US7246434B1 (en) 2004-10-11 2007-07-24 Pericom Semiconductor Corp. Method of making a surface mountable PCB module
JP4599132B2 (ja) * 2004-10-19 2010-12-15 富士通株式会社 プリント基板の製造方法およびプリント基板
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP4379360B2 (ja) * 2005-03-22 2009-12-09 株式会社日立製作所 力学量測定装置
KR100752713B1 (ko) 2005-10-10 2007-08-29 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
US7765691B2 (en) * 2005-12-28 2010-08-03 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP4902248B2 (ja) * 2006-04-07 2012-03-21 株式会社日本マイクロニクス 電気的接続装置
JP4884821B2 (ja) * 2006-04-14 2012-02-29 株式会社日本マイクロニクス プローブシートおよび電気的接続装置
JP4841298B2 (ja) * 2006-04-14 2011-12-21 株式会社日本マイクロニクス プローブシートの製造方法
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP2008082912A (ja) 2006-09-28 2008-04-10 Micronics Japan Co Ltd 電気的接続装置
KR100769722B1 (ko) 2006-10-10 2007-10-24 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
JP5100408B2 (ja) * 2007-01-30 2012-12-19 日本電波工業株式会社 音叉型圧電振動子
US7888850B2 (en) * 2007-01-30 2011-02-15 Nihon Dempa Kogyo Co., Ltd. Tuning-fork type piezoelectric unit
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
US8242378B2 (en) * 2007-09-21 2012-08-14 Agere Systems Inc. Soldering method and related device for improved resistance to brittle fracture with an intermetallic compound region coupling a solder mass to an Ni layer which has a low concentration of P, wherein the amount of P in the underlying Ni layer is controlled as a function of the expected volume of the solder mass
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
US7944029B2 (en) * 2009-09-16 2011-05-17 Sandisk Corporation Non-volatile memory with reduced mobile ion diffusion
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程
CN104754887B (zh) * 2013-12-30 2018-06-05 深南电路有限公司 加工线路板的方法和线路板
TWI535346B (zh) * 2014-12-10 2016-05-21 上海兆芯集成電路有限公司 線路基板和封裝結構
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
TW201836447A (zh) * 2017-03-24 2018-10-01 致伸科技股份有限公司 具擴充功能之薄膜線路結構
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
CN109041420A (zh) * 2018-08-27 2018-12-18 郑州云海信息技术有限公司 一种bga芯片smt点胶工艺
KR20200115756A (ko) * 2019-03-25 2020-10-08 삼성디스플레이 주식회사 회로기판 및 이를 포함한 표시장치
CN111225508B (zh) * 2020-01-20 2023-02-28 景旺电子科技(龙川)有限公司 适用于三维空间的高导热柔性线路板的制作方法及线路板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0264648B1 (en) * 1986-09-25 1993-05-05 Kabushiki Kaisha Toshiba Method of producing a film carrier
JPS63150930A (ja) * 1986-12-15 1988-06-23 Shin Etsu Polymer Co Ltd 半導体装置
JPH01146958A (ja) 1987-12-04 1989-06-08 Polyplastics Co 熱可塑性樹脂組成物
EP0327860A1 (de) * 1988-02-10 1989-08-16 Siemens Aktiengesellschaft Elektrisches Bauelement in Chip-Bauweise und Verfahren zu seiner Herstellung
JPH025375A (ja) * 1988-06-24 1990-01-10 Toshiba Corp 電子部品の実装方法
FR2634616B1 (fr) * 1988-07-20 1995-08-25 Matra Procede de montage de micro-composants electroniques sur un support et produit realisable par le procede
US4991286A (en) * 1989-12-20 1991-02-12 Microelectronics And Computer Technology Corporation Method for replacing defective electronic components
KR950004464A (ko) * 1993-07-15 1995-02-18 김광호 칩 범프의 제조방법
JP3332308B2 (ja) * 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US5789815A (en) * 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2278865A1 (en) * 1999-10-12 2011-01-26 Tessera Interconnect Materials, Inc. Wiring circuit substrate
EP2288244A1 (en) * 1999-10-12 2011-02-23 Tessera Interconnect Materials, Inc. Wiring circuit substrate
KR101121320B1 (ko) 2009-04-30 2012-03-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 구리 기둥을 갖는 웨이퍼 후면 구조

Also Published As

Publication number Publication date
KR19990002946A (ko) 1999-01-15
US6245490B1 (en) 2001-06-12
US6041495A (en) 2000-03-28
KR100244580B1 (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
JPH1116933A (ja) 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法
EP0702404B1 (en) Semiconductor device comprising a film carrier tape and bump
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
WO2009136496A1 (ja) ３次元実装半導体装置及びその製造方法
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
US20050046045A1 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
WO1998056041A1 (en) Semiconductor device and method for manufacturing the same
JP2022091907A (ja) 半導体装置
US20030100212A1 (en) Method and structure for tape ball grid array package
US6617236B2 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
WO2002007218A1 (en) Multi-metal layer circuit
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
JP3732378B2 (ja) 半導体装置の製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP3281591B2 (ja) 半導体装置およびその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP3029736B2 (ja) 混成集積回路装置の製造方法
JP3084648B2 (ja) 半導体装置
JP2006210796A (ja) 回路装置およびその製造方法
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JP2004319792A (ja) 半導体装置及び半導体装置の製造方法
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041214