KR100769722B1 - 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 - Google Patents

이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 Download PDF

Info

Publication number
KR100769722B1
KR100769722B1 KR1020060098468A KR20060098468A KR100769722B1 KR 100769722 B1 KR100769722 B1 KR 100769722B1 KR 1020060098468 A KR1020060098468 A KR 1020060098468A KR 20060098468 A KR20060098468 A KR 20060098468A KR 100769722 B1 KR100769722 B1 KR 100769722B1
Authority
KR
South Korea
Prior art keywords
wafer
pad
image sensor
chip scale
scale package
Prior art date
Application number
KR1020060098468A
Other languages
English (en)
Inventor
유진문
김정진
박형규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060098468A priority Critical patent/KR100769722B1/ko
Priority to JP2007211951A priority patent/JP4739292B2/ja
Priority to US11/905,314 priority patent/US8053868B2/en
Application granted granted Critical
Publication of KR100769722B1 publication Critical patent/KR100769722B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것으로서, 상면에 이미지센서 및 패드가 구비되고 양측 단부에 경사면이 구비된 웨이퍼; 상기 패드와 전기적으로 연결되도록 상기 패드를 포함한 상기 웨이퍼의 경사면 상에 형성되며, 그 저면이 상기 웨이퍼의 저면과 일직선상에 형성된 확장패드; 상기 확장패드 상에 형성되어 글라스의 양측 저면이 지지되도록 하며, 에어 캐비티가 형성될 수 있는 공간이 제공될 수 있는 높이로 형성된 지지부; 및 상기 웨이퍼의 상부에 에어 캐비티를 갖도록 상기 지지부 상에 안착된 글라스;를 포함하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제공하고, 또한, 본 발명은 상기 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법을 제공한다.
웨이퍼 레벨, 칩 스케일 패키지, 이미지센서, 확장패드, 스크라이브 라인

Description

이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법{Wafer level chip scale package of image sensor and manufacturing method thereof}
도 1은 종래의 내부 캐비티를 갖는 결정질 기재 소자의 단면도.
도 2는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 단면도.
도 3 내지 도 10은 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도로서,
도 3a 및 도 3b는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 제1 레지스트패턴 형성 단계를 도시한 단면도이고,
도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 습식 식각 단계를 도시한 단면도이며,
도 5는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 시드 메탈층 형성 단계를 도시한 단면도이고,
도 6a 및 도 6b는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 제2 레지스트패턴 형성 단계를 도시한 단면도이며,
도 7a 및 도 7b는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 확장패드 형성 단계를 도시한 단면도이고,
도 8은 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 글라스 부착 단계를 도시한 단면도이며,
도 9는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 웨이퍼 씨닝 단계를 도시한 단면도이고,
도 10은 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 다이싱 단계를 도시한 단면도이다.
도 11은 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 단면도.
도 12 내지 도 15는 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도로서,
도 12a 및 도 12b는 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 확장패드 형성 단계를 도시한 단면도이고,
도 13은 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 글라스 부착 단계를 도시한 단면도이며,
도 14는 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 웨이퍼 씨닝 단계를 도시한 단면도이고,
도 15는 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 다이싱 단계를 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 웨이퍼 11: 이미지센서
12: 패드 13: 제1 레지스트층
13a: 제1 레지스트패턴 14: 단차부
15: 시드 메탈층 16: 제2 레지스트층
16a: 제2 레지스트패턴 17,17a: 확장패드
18: 에어 캐비티 19: 지지부
20: 글라스
본 발명은 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것으로서, 보다 자세하게는 솔더볼을 대신할 수 있는 확장패드가 제공됨으로써, 복잡한 솔더볼 제조 공정을 생략하여 양산 능력을 향상시킬 수 있고, 웨이퍼 레벨 상태에서 글라스가 부착되므로 이물 불량을 최소화할 수 있으며, 패키지의 소형화 및 슬림화를 실현할 수 있는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것이다.
오늘날 반도체 산업의 주요 추세 중의 하나는 가급적 반도체 소자를 소형화하는 것이다. 소형화의 요구는 특히 반도체칩 패키지 산업에 있어서 두드러지는데, 패키지(package)란 미세회로가 설계된 집적회로 칩을 실제 전자기기에 실장하여 사용할 수 있도록 플라스틱 수지나 세라믹으로 봉한 형태를 말한다.
종래의 전형적인 패키지는 그 안에 내장되는 집적회로 칩에 비하여 훨씬 큰 크기를 갖는다. 따라서, 패키지의 크기를 칩 크기 수준으로 축소시키는 것이 패키지 기술자들의 관심사 중의 하나였다.
이와 같은 배경에 의하여 최근에 개발된 새로운 패키지 유형이 바로 칩 스케일 패키지(또는 칩 사이즈 패키지라고도 함)이다. 그 중에서 특히 웨이퍼 레벨 칩 스케일 패키지(wafer level chip scale package)는 개별 칩 단위로 패키지 조립을 진행하는 전형적인 패키지 제조방법과 달리 웨이퍼 상태에서 일괄적으로 패키지들을 조립 및 제조한다는 점에 특징이 있다.
반도체 집적회로 칩의 발달은 패키지 기술의 발달로 이어져 지속적으로 고밀도화, 고속화, 소형화 및 박형화가 실현되고 있다. 특히, 패키지 소자의 구조적 측면에서의 변천을 보면, 핀 삽입형(pin insert type or through hole mount type)에서 표면 실장형(surface mount type)으로 발전하여 회로 기판에 대한 실장 밀도 를 높여 왔으며, 최근에는 베어 칩(bare chip)의 특성을 패키지 상태에서 그대로 유지하면서도 패키지의 크기를 칩 수준으로 줄일 수 있는 칩 사이즈 패키지(chip size package; CSP)에 대한 활발한 연구가 진행되고 있다.
칩 사이즈 패키지 중에서 특히, 칩 표면에서 칩 패드를 재배선(rerouting or redistribution)한 후 솔더볼들을 형성시킨 유형을 웨이퍼 레벨 칩 사이즈 패키지(wafer level chip scale package; WLCSP)라 한다. 상기 웨이퍼 레벨 칩 사이즈 패키지는 소위 플립 칩(flip chip)이라 불리는 방식으로 칩(chip 또는 die)이 회로 기판에 직접 실장되며, 칩의 재배선된 회로 위에 형성된 솔더볼이 회로 기판의 전도성 패드에 접합된다. 이 때 전도성 패드에도 솔더볼이 형성되어 있어서 패키지의 솔더볼과 접합을 이루기도 한다.
최근에는 반도체 칩과 패키지의 크기가 거의 차이가 없을 정도로 작은 각종 CSP(Chip Size Package) 기술이 등장하기 시작했으며, 이 기술은 반도체의 소형, 고속, 고집적화 추세에 힘입어 예상보다 훨씬 빠르게 확산되고 있다.
이와 함께 칩을 절단하지 않은 웨이퍼(wafer) 상태에서 모든 조립 과정을 마치는 웨이퍼 레벨 패키지(wafer level package) 기술이 차세대 CSP 기술로 각광 받고 있다. 현재까지의 반도체 조립 공정은 웨이퍼를 각각의 칩으로 절단한 후 이루어지는 데 반해, 웨이퍼 레벨 패키지 기술은 여러 칩들이 붙어있는 웨이퍼 상태에서 다이 본딩(die bonding), 와이어 본딩(wire bonding), 몰딩(molding) 등의 일련의 조립 공정을 마친 후 이를 절단해 곧바로 완제품을 만든다.
따라서, 이 기술을 적용할 경우 현재 선보이고 있는 CSP 기술보다 전체적인 패키지 비용을 더욱 낮출 수 있다.
이러한 웨이퍼 레벨 칩 스케일 패키지는 반도체 칩의 활성면에 솔더 볼들이 형성되는 것이 일반적이며, 이러한 구조에 따라 웨이퍼 레벨 칩 스케일 패키지를 적층하거나 또는 전하결합소자(CCD; Charge Coupled Device)와 같은 센서 패키지 (Sensor Package) 등의 제작에 응용할 때 구조적으로 상당한 어려움이 뒤따르게 되었다.
상기한 웨이퍼 레벨 칩 스케일 패키지 기술을 이용하여 이미지센서의 패키지를 제조한 종래의 패키지된 집적회로소자는 대한민국 특허공개 제2002-74158호에 게재되어 있으며, 상기 패키지된 집적회로소자의 구조는 도 1에 도시되어 있다.
도 1에는 결정질개재에 형성된 마이크로렌즈 어레이(100)를 구비하는 집적회로소자가 도시되어 있다.
표면에 마이크로렌즈 어레이(100)가 형성된 기재(102)의 아래에는 통상 유리로 형성된 패키지층(106)이 에폭시(104)에 의해 밀봉되어 있는데, 상기 패키지층(106)의 엣지를 따라서 전기콘텍트(108)가 형성된다. 상기 전기콘텍트(108)는 상기 패키지층(106)의 하부면에 형성되는 통상의 범프(110)와 접속되고, 상기 기재(102)의 상부면에 형성된 도전성패드(112)와 전기적으로 연결된다.
통상 유리로 형성된 패키지층(114)과 이와 관련된 스페이서요소(116)는 기재(102) 위에 에폭시(118) 등의 접착제로 밀봉되어 마이크로렌즈 어레이(100)와 패키지층(114) 사이에 캐비티(120)를 형성할 수 있게 된다.
상기 전기콘텍트(108)는 상기 에폭시(104) 및 패키지층(106)의 경사면에 도 금 등의 방법으로 형성되어 있다.
상술한 종래의 집적회로소자는 상기 기재(102)의 도전성패드(112)와 상기 범프(110)를 전기적으로 연결시켜 주기 위하여 상기 전기콘텍트(108)가 형성되어 있는데, 상기 도전성패드(112)와 상기 전기콘텍트(108)가 서로 맞대어진 형태로 접속되기 때문에 접속의 신뢰성이 낮고, 상기 집적회로소자는 복수의 구성이 적층되는 공정을 통하여 제작되기 때문에 구조 및 공정이 복잡해지는 단점이 있다.
또한, 상기의 웨이퍼 레벨 칩 스케일 패키지 기술을 이용하여 신뢰성 높은 BGA(BALL GRID ARRAY)를 갖는 종래의 반도체 장치가 기재된 특허는 대표적으로 국제공개특허 WO 99/040624와 국내공개특허 제2000-2962호, 및 국내공개특허 제2002-49940호에 기재되어 있는 바, 상기 특허들은 공통적으로 패드 전극과 전기적 연결을 위하여 솔더 볼이 장착된 솔더 범프가 형성된 구조로써, 상기 솔더 볼이 제작되기 위한 공정의 수가 많고 복잡하기 때문에 공정 수의 증가에 의한 양산 속도가 더딜 수 밖에 없어 생산성이 저하되는 문제점이 지적되고 있다.
또한, 솔더 볼이 장착된 종래의 칩 스케일 패키지는 패키지의 하부로 다수의 솔더 볼이 돌출 형성된 구조로 이루어질 수 밖에 없기 때문에 소켓 타입의 카메라모듈 제작시 수행되는 핫-바(HOT BAR) 공정중에 별도의 PCB 기판 또는 세라믹 기판상에 패키지의 측면이나 저면이 직접 결합될 수 없어 패키지의 전기적 접속을 위한 별도의 콘텍트가 개재되어야 하는 단점이 있다.
따라서, 본 발명은 종래 웨이퍼 레벨 칩 스케일 패키지에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 솔더볼을 대신할 수 있는 확장패드가 제공됨으로써, 복잡한 솔더볼 제조 공정을 생략하여 양산 능력을 향상시킬 수 있고, 웨이퍼 레벨 상태에서 글라스가 부착되므로 이물 불량을 최소화할 수 있으며, 패키지의 소형화 및 슬림화를 실현할 수 있는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 상면에 이미지센서 및 패드가 구비되고 양측 단부에 경사면이 구비된 웨이퍼; 상기 패드와 전기적으로 연결되도록 상기 패드를 포함한 상기 웨이퍼의 경사면 상에 형성되며, 그 저면이 상기 웨이퍼의 저면과 일직선상에 형성된 확장패드; 상기 확장패드 상에 형성되어 글라스의 양측 저면이 지지되도록 하며, 에어 캐비티가 형성될 수 있는 공간이 제공될 수 있는 높이로 형성된 지지부; 및 상기 웨이퍼의 상부에 에어 캐비티를 갖도록 상기 지지부 상에 안착된 글라스;를 포함하여 구성된다.
여기서, 상기 확장패드는, 상기 웨이퍼의 양측 단부의 경사면의 표면을 따라 균일한 두께로 형성된 것을 특징으로 한다.
또한 상기 웨이퍼의 양측 단부의 경사면의 표면을 따라 균일한 두께로 형성된 상기 확장패드 상에, 상기 확장패드의 표면 단차를 없애도록 형성된 제2 확장패 드를 더 포함하는 것을 특징으로 한다.
또한 상기 확장패드와 상기 웨이퍼의 사이에 형성된 시드 메탈층을 더 포함하는 것을 특징으로 한다.
또한 상기 글라스는 IR 필터 글라스인 것을 특징으로 한다.
그리고, 상기 목적을 달성하기 위한 본 발명에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법은, 상면에 이미지센서가 구비된 웨이퍼 상에 등간격으로 패드를 형성하는 단계; 상기 패드 사이의 스크라이브 라인과 대응되는 상기 웨이퍼의 상면을 식각하여 단차부를 형성하는 단계; 상기 패드와 전기적으로 연결되도록 상기 패드를 포함한 상기 웨이퍼의 단차부 상에 확장패드를 형성하는 단계; 상기 확장패드 상에 에어 캐비티가 형성될 수 있는 공간이 제공될 수 있는 높이로 지지부를 형성하는 단계; 상기 웨이퍼의 상부에 에어 캐비티를 갖도록 상기 지지부 상면에 글라스를 부착하는 단계; 상기 단차부의 바닥면에 형성된 상기 확장패드의 저면이 드러나도록 상기 웨이퍼의 하부면에 씨닝 공정을 수행하는 단계; 및 상기 저면이 드러난 확장패드의 중앙부를 따라 상기 결과의 구조물을 다이싱하는 단계;를 포함하여 이루어진다.
여기서, 상기 단차부는 측면이 경사면을 이루도록 형성하는 것을 특징으로 한다.
또한 상기 단차부는 50㎛ 내지 200㎛의 깊이로 형성하는 것을 특징으로 한다.
또한 상기 단차부를 형성하는 단계는, 상기 웨이퍼 상에 상기 이미지센서 및 상기 패드를 덮는 제1 레지스트층을 형성하는 단계; 포토리소그라피 공정으로 상기 제1 레지스트층을 패터닝하여 상기 패드 사이의 스크라이브 라인과 대응되는 상기 웨이퍼의 상면을 드러내는 제1 레지스트패턴을 형성하는 단계; 상기 제1 레지스트패턴을 식각 마스크로 이용하여 상기 웨이퍼의 상면을 식각하여 단차부를 형성하는 단계; 및 상기 제1 레지스트패턴을 제거하는 단계;를 포함하는 것을 특징으로 한다.
또한 상기 확장패드를 형성하는 단계에서, 상기 확장패드가 상기 단차부의 표면 단차를 따라 균일한 두께로 형성되도록 하는 것을 특징으로 한다.
또한 상기 단차부의 표면 단차를 따라 형성된 상기 확장패드 상에, 상기 확장패드의 표면 단차를 없애는 제2 확장패드를 형성하는 단계;를 더 포함하는 것을 특징으로 한다.
또한 상기 확장패드를 형성하는 단계는, 상기 단차부가 형성된 상기 웨이퍼의 전면에 시드 메탈층을 형성하는 단계; 상기 시드 메탈층 상에 제2 레지스트층을 형성하는 단계; 포토리소그라피 공정으로 상기 제2 레지스트층을 패터닝하여 상기 패드 사이의 이미지센서 부분을 덮고, 상기 패드를 포함한 상기 웨이퍼의 단차부를 드러내는 제2 레지스트패턴을 형성하는 단계; 상기 제2 레지스트패턴에 의해 드러난 상기 패드를 포함한 상기 웨이퍼의 단차부 상에 확장패드를 형성하는 단계; 및 상기 제2 레지스트패턴 및 그 하부에 형성되어 있는 시드 메탈층 부분을 제거하는 단계;를 포함하는 것을 특징으로 한다.
본 발명 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
<제1 실시예>
먼저, 도 2를 참조하여 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지에 대하여 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 단면도이다.
도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 상면에 이미지센서(11) 및 패드(12)가 구비되고 양측 단부에 경사면이 구비된 웨이퍼(10)와, 상기 패드(12)와 전기적으로 연결되도록 상기 패드(12)를 포함한 상기 웨이퍼(10)의 경사면 상에 형성되며, 그 저면이 상기 웨이퍼(10)의 저면과 일직선상에 형성된 확장패드(17)와, 상기 확장패드(17) 상에 형성되어 글라스(20)의 양측 저면이 지지되도록 하며, 에어 캐비티(18)가 형성될 수 있는 공간이 제공될 수 있는 높이로 형성된 지지부(19), 및 상기 웨이퍼(10)의 상부에 에어 캐비티(18)를 갖도록 상기 지지부(19) 상에 안착된 글라스(20)를 포함 하여 구성된다.
상기 웨이퍼(10)는 통상의 실리콘으로 구성되어 상면 중앙부에 이미지센서(마이크로 렌즈)(11)가 형성되고 상기 이미지센서(11)의 양측으로 한 쌍의 패드(12)가 형성되어 있다. 상기 패드(12) 상에는 그 상부에 부착되는 글라스(20)의 양측 저면을 지지하는 지지부(19)가 형성되어 있다.
상기 지지부(19)는 이미지센서(11)의 상면과 글라스(20)의 저면 사이에 에어 캐비티(18)가 형성될 수 있는 공간을 유지하기 위한 적절한 높이가 제공될 수 있도록 감광성수지를 사용한 포토리소그라피 공정에 의해서 형성될 수 있다.
상기 글라스(20)는 상기 지지부(19) 상에 도포된 접착제(도시안함)에 의하여 부착될 수 있다. 상기 접착제는 경화시 아웃 개싱(out gasing)이 적은 수지를 사용하며, 예를 들면 UV 경화 방식의 접착제, 에폭시계 접착제 또는 실리콘계 접착제가 적합하다.
또한 상기 접착제는 상기 글라스(20)를 부착하였을 때 상기 접착제가 상기 에어 캐비티(18) 공간부, 즉 상기 이미지센서(11) 측으로 유입되지 않도록 해야 하므로, 상기 지지부(19) 상부에 적정량의 접착제를 도포하는 것이 중요하다.
상기 글라스(20)는 IR을 차단하기 위하여 IR 필터 글라스를 사용하는 것도 가능하다.
한편, 상기 패드(12)의 외측과 대응되는 상기 웨이퍼(10)의 양측 단부는 식각 공정에 의해 식각되어 경사면이 구비되어 있고, 상기 패드(12)를 포함한 상기 웨이퍼(10)의 경사면 상에는 상기 패드(12)와 전기적으로 연결된 확장패드(17)가 형성되어 있다. 이 때, 상기 확장패드(17)의 저면은 상기 웨이퍼(10)의 저면과 일직선상에 형성된다.
상기 확장패드(17)는, 메탈 도금 공정을 통해 형성될 수 있으며, 실질적인 도금 공정의 특성을 고려하여 볼 때, 상기 웨이퍼(10) 양측 단부의 경사면의 표면을 따라 균일한 두께로 형성될 수 있다. 여기서, 상기 확장패드(17)와 상기 웨이퍼(10)의 사이에는, 상기 확장패드(17)를 형성하기 위한 메탈 도금 시, 시드 역할을 하는 시드 메탈층(15)이 더 형성되어 있는 것이 바람직하다.
상기 확장패드(17)는, 상술한 바와 같이 상기 패드(12)를 포함한 상기 웨이퍼(10)의 양측 단부 경사면 상에 형성되며, 그 저면이 상기 웨이퍼(10)의 저면과 일직선상에 형성됨으로써, 상기 패드(12)와 전기적으로 연결되어 배선을 형성한다.
이 때, 그 저면이 상기 웨이퍼(10)의 저면과 일직선상에 형성된 상기 확장패드(17)는 상기 패드(12)와 도전라인을 형성하여 그 저면에 장착되는 전기적 결합체 평면상에서 직접 접촉 가능한 구조로 형성됨으로써, 소켓 타입의 카메라모듈에 확장패드(17)의 저면이 직접 밀착되게 안착될 수 있다.
즉, 앞서 기술된 종래 솔더 볼 형태의 범프가 돌출 형성된 칩 스케일 패키지는 소켓 타입의 카메라모듈 결합시 별도의 PCB 기판이나 세라믹 기판을 이용하여 측면 및 저면 결합이 가능할 수 밖에 없는 반면에, 본 발명에 따른 칩 스케일 패키지는 확장패드(17)의 저면이 웨이퍼(10)의 저면과 평면을 이루어 형성됨으로써 직접 소켓 타입 카메라모듈에 결합될 수 있음에 카메라모듈 제작시의 공정이 단축되고 조립 부품 감소에 의한 생산 단가가 절감된다.
이와 같은 본 발명의 제1 실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 자세한 제조 방법을 아래 도시된 도 3 내지 도 10에 의거하여 주요 공정 단계별로 구분하여 설명하면 다음과 같다.
도 3 내지 도 10은 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 3a 및 도 3b는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 제1 레지스트패턴 형성 단계를 도시한 단면도이다.
도 3a에 도시한 바와 같이, 상면에 이미지센서(11)가 구비된 웨이퍼(10)를 제공하고, 상기 이미지센서(11) 양측부의 스크라이브 라인(scribe line)을 중심으로 그 양측부에 패드(12)가 등간격으로 구비된다. 이 때, 상기 스크라이브 라인은 후술되는 최종 공정중의 다이싱 단계에서 다이싱 라인으로 사용된다.
그리고, 다음 공정의 상기 이미지센서(11) 및 패드(12)가 형성된 웨이퍼(10) 상에, 상기 이미지센서(11) 및 상기 패드(12)를 덮는 제1 레지스트층(13)을 형성한다. 상기 제1 레지스트층(13)은 다음 공정의 식각 단계에서 습식 식각을 수행하기 위한 식각 마스크로 사용하기 위한 것으로, 이는 LPCVD(저압화학증착) 장비를 이용하여 Si3N4의 성막에 의해서 형성될 수 있다.
그런 다음, 도 3b에 도시한 바와 같이, 포토리소그라피 공정으로 상기 제1 레지스트층(13)을 패터닝하여 상기 패드(12) 사이의 스크라이브 라인과 대응되는 상기 웨이퍼(10)의 상면을 드러내는 제1 레지스트패턴(13a)을 형성한다.
다음, 도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 습식 식각 단계를 도시한 단면도이다.
도 4a에 도시한 바와 같이, 상기 제1 레지스트패턴(13a)을 식각 마스크로 이용하여, 상기 웨이퍼(10)의 상면을 식각하여 단차부(14)를 형성한다.
상기 웨이퍼(10)의 식각 시, 상기 제1 레지스트패턴(13a)이 없는 부분에 대하여 습식 식각이 이루어지며, 식각액의 조건 및 식각 시간을 조절하여 도 4a에 도시한 바와 같이 사다리꼴 형태의 단차부(14)가 형성되도록 한다. 이 때, 상기 웨이퍼(10)가 사다리꼴로 식각되므로, 상기 단차부(14)의 측면은 경사면을 이루고 있다.
상기 웨이퍼(10)의 식각 깊이, 즉 상기 단차부(14)의 깊이는 대략 50㎛ 내지 200㎛ 정도인 것이 바람직하다. 여기서, 상기 웨이퍼(10)의 식각 공정에 의해 형성되는 상기 단차부(14)의 깊이는, 후술하는 확장패드(17)가 형성되는 공간을 마련하는 동시에, 본 발명에 의한 칩 스케일 패키지의 확장패드(17)를 드러내기 위한 웨이퍼(10) 씨닝 공정을 거친 최종적인 웨이퍼(10)의 두께를 결정하게 되는데, 50㎛ 보다 작은 깊이를 가질 경우, 상기 씨닝 공정을 진행하는 데 어려움이 따를 수 있고, 200㎛ 보다 큰 깊이를 가질 경우 본 발명에서 얻고자 하는 패키지의 슬림화 효과를 얻기 어려우므로 상기한 범위의 크기로 단차부(14)의 깊이를 형성하는 것이 바람직하다.
이때, 상기 습식 식각의 식각액은 70 내지 90℃의 40% 수산화칼륨(KOH)이 사용되고, 이러한 웨이퍼(10)의 식각은 웨이퍼의 외형 및 종류에 따라 그 조건이 변경될 수 있다.
참고로, 상기 웨이퍼(10)의 식각 특성은 웨이퍼의 소재와 식각액의 종류, 농도 및 온도조건 등에 따라 결정되며, 상기 식각액의 종류, 농도 및 온도조건에 따라 에칭의 속도를 빠르게 또는 느리게 조절할 수 있다.
이에, 실리콘 웨이퍼의 경우 단결정이나 다결정 실리콘 모두 일반적으로 질산(HNO3)과 불화수소산(6HF)의 혼합물로 습식식각이 이루어지며, 실리콘 배향(결의 방향)에 의존하는 식각 특성을 나타내는 식각액도 있다. 그 예로써 수산화칼륨과 이소프로필알콜의 혼합물이 이에 해당한다.
한편, 본 실시예에서는 상기 웨이퍼(10)의 식각을, 상기한 바와 같이 습식 식각 방식으로 진행하였으나, 건식 식각 방식으로 진행할 수도 있다.
상기 웨이퍼(10)의 식각이 완료되면, 도 4b에 도시한 바와 같이, 상기 웨이퍼(10)의 식각시 식각 마스크 역할을 수행한 상기 제1 레지스트패턴(13a)을 식각하여 제거한다. 상기 제1 레지스트패턴(13a)은 RIE(reactive ion etching)에 의한 건식 식각 방식 등으로 제거될 수 있다.
다음, 도 5는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 시드 메탈층 형성 단계를 도시한 단면도이다.
도 5에 도시한 바와 같이, 상기 단차부(14)가 형성된 상기 웨이퍼(10)의 전면에 시드(seed) 메탈층(15)을 형성한다. 상기 시드 메탈층(15)은, 후속의 확장패드(17) 형성 단계에서, 메탈 도금 공정을 수행하기 위한 시드 역할을 하는 것이다.
다음으로, 도 6a 및 도 6b는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 제2 레지스트패턴 형성 단계를 도시한 단면도로서, 도 6a에 도시한 바와 같이, 상기 시드 메탈층(15) 상에 제2 레지스트층(16)을 형성한다. 상기 제2 레지스트층(16)은 다음 공정의 확장패드(17) 형성 단계에서 확장패드(17)가 형성될 영역을 한정해주고, 이 영역을 제외한 나머지 영역을 보호하기 위한 것으로, 이는 제1 레지스트층(13)과 동일하게 LPCVD(저압화학증착) 장비를 이용하여 Si3N4의 성막에 의해서 형성될 수 있다.
그런 다음, 도 6b에 도시한 바와 같이, 포토리소그라피 공정으로 상기 제2 레지스트층(16)을 패터닝하여 상기 패드(12) 사이의 이미지센서(11) 부분을 덮고, 상기 패드(12)를 포함한 상기 웨이퍼(10)의 단차부(14)를 드러내는 제2 레지스트패턴(16a)을 형성한다.
다음, 도 7a 및 도 7b는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 확장패드 형성 단계를 도시한 단면도이다.
도 7a에 도시한 바와 같이, 상기 제2 레지스트패턴(16a)에 의해 드러난 상기 패드(12)를 포함한 상기 웨이퍼(10)의 단차부(14) 상에 확장패드(17)를 형성한다. 상기 확장패드(17)는 상기 시드 메탈층(15)을 시드로 이용한 메탈 도금 공정에 의해 형성될 수 있으며, 이는 상기 패드(12)를 포함한 단차부(14) 상에 형성되어, 상기 패드(12)와 전기적으로 연결된다.
이 때, 상기 메탈 도금 공정에 의해 형성되는 상기 확장패드(17)는, 실질적인 도금 공정의 특성을 고려하여 볼 때, 상기 단차부(14)의 표면 단차를 따라 균일한 두께로 형성되도록 할 수 있다.
상기 확장패드(17) 형성을 위한 메탈 도금 공정이 완료되면, 도 7b에 도시한 바와 같이, 상기 제2 레지스트패턴(16a) 및 그 하부에 형성되어 있는 시드 메탈층(15) 부분을 제거한다. 상기 제2 레지스트패턴(16a)은 RIE(reactive ion etching)에 의한 건식 식각 방식 등으로 제거될 수 있다.
다음, 도 8은 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 글라스 부착 단계를 도시한 단면도로서, 도 8에 도시한 바와 같이, 상기 확장패드(17) 상에 에어 캐비티(18)가 형성될 수 있는 공간이 제공될 수 있는 높이로 지지부(19)를 형성한다.
상기 지지부(19)는 감광성수지를 도포한 후 포토리소그라피 공정에 의해서 소정의 높이를 갖는 패턴 형태로 형성할 수 있다.
상기 지지부(19)의 패턴 형성 방법은, 감광성수지를 코팅하여 패턴만 형성하여 그 위에 접착제를 도포하는 방식과, BCB(Benzo Cyclo Butene) 등과 같은 수지로 별도의 접착제 없이 패턴이 형성되도록 하는 방식이 채택될 수 있다.
상기 지지부(19)의 형성이 완료되면, 상기 지지부(19)의 상면에 접착제를 도포한 후, 상기 웨이퍼(10)의 상부에 에어 캐비티(18)를 갖도록 상기 지지부(19) 상면에 글라스(20)를 부착한다.
다음, 도 9는 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 웨이퍼 씨닝(thining) 단계를 도시한 단면도이다.
도 9에 도시한 바와 같이, 상기 단차부(14)의 바닥면에 형성된 상기 확장패드(17)의 저면이 드러나도록 상기 웨이퍼(10)의 하부면에 씨닝 공정을 수행한다.
일반적으로 상기 씨닝 공정을 거치기 전의 웨이퍼(10)는 약 700㎛의 두께로 형성되지만, 상기 씨닝 공정이 완료됨에 따라 그 두께가 대략 50㎛ 내지 200 ㎛의 두께로 얇아진다.
이와 같은 웨이퍼(10) 씨닝 공정은, 본 발명에 따른 칩 스케일 패키지의 슬림화를 도모하기 위한 것이며, 동시에 상기 패드(12)와 전기적으로 연결된 상기 확장패드(17)의 저면이 드러나도록 함으로써, 카메라모듈에 패키지 결합시 별도의 PCB기판이나 세라믹기판 없이도 직접 장착 가능하도록 하기 위한 것이다. 이와 같이 하면 모듈의 조립 공간을 줄여 제품의 소형화를 도모할 수 있고, 각종 기판의 제조 비용을 감소시켜 제품의 단가를 절감할 수 있는 장점이 있다.
또한, 본 발명은 상기와 같이 저면이 드러나 있는 확장패드(17)가 솔더 볼의 역할을 대신하기 때문에 솔더 볼 및 솔더 볼과 도전라인을 형성하기 위한 재분배선 형성 공정이 생략됨으로써, 패키지를 제조하기 위한 공정 수가 획기적으로 단순화됨에 따라 제조 시간이 단축되고, 아울러 양산 능력이 향상되는 이점이 있다.
아울러, 본 발명에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는 웨이퍼 레벨 상태에서 글라스가 직접 부착되기 때문에 이물질에 의한 불량을 최소화 할 수 있는 작용효과도 기대할 수 있다.
마지막으로, 도 10은 본 발명의 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 다이싱 단계를 도시한 단면도이다.
도 10에 도시한 바와 같이, 웨이퍼 레벨 상태로 완성된 패키지를 상기 저면이 드러난 확장패드(17)의 중앙부, 즉 각 패드(12) 사이의 스크라이브 라인을 다이싱 라인으로 하여 각각의 패키지로 절단한다. 이에 따라, 웨이퍼(10)의 양측 단부의 경사면 상에 형성되고, 그 저면이 상기 웨이퍼(10)의 저면과 일직선상에 형성되며, 상기 웨이퍼(10) 상면의 패드(12)와 전기적 도전라인을 형성하는 웨이퍼 레벨 칩 스케일 패키지의 제작이 완성된다.
<제2 실시예>
도 11을 참조하여 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지에 대하여 상세히 설명한다. 다만, 제2 실시예의 구성 중 제1 실 시예와 동일한 부분에 대한 설명은 생략하고, 제2 실시예에서 달라지는 구성에 대해서만 상술하기로 한다.
도 11은 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 단면도이다.
도 11에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 제1 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지와 대부분의 구성이 동일하고, 다만, 웨이퍼(10) 양측 단부의 경사면의 표면을 따라 균일한 두께로 형성된 상기 확장패드(17) 상에, 상기 확장패드(17)의 표면 단차를 없애도록 형성된 제2 확장패드(17a)를 더 포함한다는 점에서만 제1 실시예와 다르다.
즉, 제1 실시예에서는 확장패드(17)가 도금 공정에 의해 웨이퍼(10) 양측 단부의 경사면의 표면을 따라 균일하게 형성되는 바, 이 확장패드(17)의 표면 역시 상기 경사면과 동일한 단차를 갖고 있었지만, 본 발명의 제2 실시예에서는 이러한 확장패드(17)의 표면 단차를 없애도록 추가로 메탈 도금 공정을 수행하여 제2 확장패드(17a)를 더 형성하는 것이다.
이러한 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 앞서 상술한 본 발명의 제1 실시예에서와 동일한 작용 및 효과를 얻을 수 있다.
이하, 도 12 내지 도 15를 참조하여 본 발명의 제2 실시예에 의한 이미지센 서의 웨이퍼 레벨 칩 스케일 패키지의 제조 공정을 주요 단계별로 구분하여 설명한다.
도 12 내지 도 15는 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이며, 이하, 상술된 실시예와 중첩되는 내용, 즉 웨이퍼(10) 상에 제1 레지스트패턴(13)을 형성하는 단계(도 3a 참조)부터 단차부(14)의 표면 단차를 따라 균일한 두께로 확장패드(17)를 형성하는 단계(도 7a 참조)에 대한 공정 설명은 생략하도록 한다.
먼저, 도 12a 및 도 12b는 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 확장패드 형성 단계를 도시한 단면도이다.
도 7a에 도시한 바와 같이, 메탈 도금 공정에 의해 단차부(14)의 표면 단차를 따라 균일한 두께로 확장패드(17)가 형성되면, 도 12a에 도시한 바와 같이, 상기 단차부(14)의 표면 단차를 따라 형성된 상기 확장패드(17) 상에, 상기 확장패드(17)의 표면 단차를 없애는 제2 확장패드(17a)를 형성한다. 상기 제2 확장패드(17a)는, 추가적인 메탈 도금 공정에 의해 형성될 수 있다.
상기 제2 확장패드(17a) 형성을 위한 추가적인 메탈 도금 공정이 완료되면, 도 12b에 도시한 바와 같이, 상기 제2 레지스트패턴(16a) 및 그 하부에 형성되어 있는 시드 메탈층(15) 부분을 제거한다.
다음, 도 13은 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 글라스 부착 단계를 도시한 단면도로서, 도 13에 도시한 바와 같이, 상기 제2 확장패드(17a)를 포함한 상기 확장패드(17) 상에 에어 캐비티(18)가 형성될 수 있는 공간이 제공될 수 있는 높이로 지지부(19)를 형성한다.
상기 지지부(19)의 형성이 완료되면, 상기 지지부(19)의 상면에 접착제를 도포한 후, 상기 웨이퍼(10)의 상부에 에어 캐비티(18)를 갖도록 상기 지지부(19) 상면에 글라스(20)를 부착한다.
다음, 도 14는 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 웨이퍼 씨닝 단계를 도시한 단면도로서, 도 14에 도시한 바와 같이, 상기 단차부(14)의 바닥면에 형성된 상기 확장패드(17)의 저면이 드러나도록 상기 웨이퍼(10)의 하부면에 씨닝 공정을 수행한다.
마지막으로, 도 15는 본 발명의 제2 실시예에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 다이싱 단계를 도시한 단면도이다.
도 15에 도시한 바와 같이, 웨이퍼 레벨 상태로 완성된 패키지를 상기 저면이 드러난 확장패드(17)의 중앙부, 즉 각 패드(12) 사이의 스크라이브 라인을 다이싱 라인으로 하여 각각의 패키지로 절단한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 개시된 실시예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상술한 바와 같이 본 발명에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 이미지센서 및 패드가 구비된 웨이퍼의 양측 단부 경사면 상에 상기 패드와 전기적으로 연결되며, 그 저면이 상기 웨이퍼의 저면과 일직선상에 형성된 확장패드를 형성함으로써, 카메라모듈에 패키지 결합시 별도의 PCB기판이나 세라믹기판 없이도 직접 장착 가능함에 따라 모듈의 조립 공간을 줄여 제품의 소형화를 도모할 수 있으며, 각종 기판의 제조 비용이 감소됨에 따라 제품 단가를 절감할 수 있는 이점이 있다.
또한, 본 발명은 그 저면이 웨이퍼의 저면과 평면을 이루며 드러나 있는 상기 확장패드가 솔더 볼의 역할을 대신하기 때문에 솔더 볼 및 솔더 볼과 도전라인을 형성하기 위한 재분배선 형성 공정이 생략됨으로써, 패키지를 제조하기 위한 공정 수가 획기적으로 단순화됨에 따라 제조 시간이 단축되고, 아울러 양산 능력이 향상되는 장점이 있다.
아울러, 본 발명에 따른 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는 웨이퍼 레벨 상태에서 글라스가 직접 부착되기 때문에 이물질에 의한 불량을 최소화 할 수 있는 작용효과도 기대할 수 있다.

Claims (12)

  1. 상면에 이미지센서 및 패드가 구비되고 양측 단부에 경사면이 구비된 웨이퍼;
    상기 패드와 전기적으로 연결되도록 상기 패드를 포함한 상기 웨이퍼의 경사면 상에 형성되며, 그 저면이 상기 웨이퍼의 저면과 일직선상에 형성된 확장패드;
    상기 확장패드 상에 형성되어 글라스의 양측 저면이 지지되도록 하며, 에어 캐비티가 형성될 수 있는 공간이 제공될 수 있는 높이로 형성된 지지부; 및
    상기 웨이퍼의 상부에 에어 캐비티를 갖도록 상기 지지부 상에 안착된 글라스;
    를 포함하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
  2. 제1항에 있어서,
    상기 확장패드는, 상기 웨이퍼의 양측 단부의 경사면의 표면을 따라 균일한 두께로 형성된 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
  3. 제2항에 있어서,
    상기 웨이퍼의 양측 단부의 경사면의 표면을 따라 균일한 두께로 형성된 상 기 확장패드 상에, 상기 확장패드의 표면 단차를 없애도록 형성된 제2 확장패드를 더 포함하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
  4. 제1항에 있어서,
    상기 확장패드와 상기 웨이퍼의 사이에 형성된 시드 메탈층을 더 포함하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
  5. 제1항에 있어서,
    상기 글라스는 IR 필터 글라스인 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
  6. 상면에 이미지센서가 구비된 웨이퍼 상에 등간격으로 패드를 형성하는 단계;
    상기 패드 사이의 스크라이브 라인과 대응되는 상기 웨이퍼의 상면을 식각하여 단차부를 형성하는 단계;
    상기 패드와 전기적으로 연결되도록 상기 패드를 포함한 상기 웨이퍼의 단차부 상에 확장패드를 형성하는 단계;
    상기 확장패드 상에 에어 캐비티가 형성될 수 있는 공간이 제공될 수 있는 높이로 지지부를 형성하는 단계;
    상기 웨이퍼의 상부에 에어 캐비티를 갖도록 상기 지지부 상면에 글라스를 부착하는 단계;
    상기 단차부의 바닥면에 형성된 상기 확장패드의 저면이 드러나도록 상기 웨이퍼의 하부면에 씨닝 공정을 수행하는 단계; 및
    상기 저면이 드러난 확장패드의 중앙부를 따라 상기 결과의 구조물을 다이싱하는 단계;
    를 포함하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  7. 제6항에 있어서,
    상기 단차부는 측면이 경사면을 이루도록 형성하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  8. 제6항에 있어서,
    상기 단차부는 50㎛ 내지 200㎛의 깊이로 형성하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  9. 제6항에 있어서,
    상기 단차부를 형성하는 단계는,
    상기 웨이퍼 상에 상기 이미지센서 및 상기 패드를 덮는 제1 레지스트층을 형성하는 단계;
    포토리소그라피 공정으로 상기 제1 레지스트층을 패터닝하여 상기 패드 사이의 스크라이브 라인과 대응되는 상기 웨이퍼의 상면을 드러내는 제1 레지스트패턴을 형성하는 단계;
    상기 제1 레지스트패턴을 식각 마스크로 이용하여 상기 웨이퍼의 상면을 식각하여 단차부를 형성하는 단계; 및
    상기 제1 레지스트패턴을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  10. 제6항에 있어서,
    상기 확장패드를 형성하는 단계에서,
    상기 확장패드가 상기 단차부의 표면 단차를 따라 균일한 두께로 형성되도록 하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  11. 제10항에 있어서,
    상기 단차부의 표면 단차를 따라 형성된 상기 확장패드 상에,
    상기 확장패드의 표면 단차를 없애는 제2 확장패드를 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  12. 제6항에 있어서,
    상기 확장패드를 형성하는 단계는,
    상기 단차부가 형성된 상기 웨이퍼의 전면에 시드 메탈층을 형성하는 단계;
    상기 시드 메탈층 상에 제2 레지스트층을 형성하는 단계;
    포토리소그라피 공정으로 상기 제2 레지스트층을 패터닝하여 상기 패드 사이의 이미지센서 부분을 덮고, 상기 패드를 포함한 상기 웨이퍼의 단차부를 드러내는 제2 레지스트패턴을 형성하는 단계;
    상기 제2 레지스트패턴에 의해 드러난 상기 패드를 포함한 상기 웨이퍼의 단차부 상에 확장패드를 형성하는 단계; 및
    상기 제2 레지스트패턴 및 그 하부에 형성되어 있는 시드 메탈층 부분을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
KR1020060098468A 2006-10-10 2006-10-10 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 KR100769722B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060098468A KR100769722B1 (ko) 2006-10-10 2006-10-10 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
JP2007211951A JP4739292B2 (ja) 2006-10-10 2007-08-15 イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
US11/905,314 US8053868B2 (en) 2006-10-10 2007-09-28 Wafer level chip scale package of image sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060098468A KR100769722B1 (ko) 2006-10-10 2006-10-10 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법

Publications (1)

Publication Number Publication Date
KR100769722B1 true KR100769722B1 (ko) 2007-10-24

Family

ID=38815672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060098468A KR100769722B1 (ko) 2006-10-10 2006-10-10 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법

Country Status (3)

Country Link
US (1) US8053868B2 (ko)
JP (1) JP4739292B2 (ko)
KR (1) KR100769722B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772136B2 (en) * 2012-05-30 2014-07-08 United Microelectronics Corporation Method for fabricating semiconductor device
TWI529893B (zh) * 2012-09-01 2016-04-11 萬國半導體股份有限公司 帶有底部金屬基座的半導體器件及其製備方法
US9525002B2 (en) * 2015-01-05 2016-12-20 Stmicroelectronics Pte Ltd Image sensor device with sensing surface cavity and related methods
JPWO2017010063A1 (ja) * 2015-07-10 2018-07-12 凸版印刷株式会社 配線基板及びその製造方法
JP6851773B2 (ja) 2016-10-31 2021-03-31 キヤノン株式会社 半導体装置
WO2020098211A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
WO2020098214A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
KR102203649B1 (ko) * 2019-09-10 2021-01-15 (주)라이타이저 서브 픽셀 csp, 서브 픽셀 csp의 제조 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037865A (ko) * 2000-11-15 2002-05-23 이중구 씨모스 이미지 센서용 패키지와 그 제조 방법
JP2002329850A (ja) 2001-05-01 2002-11-15 Canon Inc チップサイズパッケージおよびその製造方法
KR20060083253A (ko) * 2005-01-14 2006-07-20 삼성전자주식회사 이미지 센서 패키지 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244580B1 (ko) 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
US7399683B2 (en) * 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US6841874B1 (en) 2002-11-01 2005-01-11 Amkor Technology, Inc. Wafer-level chip-scale package
JP2004165191A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
JP4093018B2 (ja) * 2002-11-08 2008-05-28 沖電気工業株式会社 半導体装置及びその製造方法
US6696738B1 (en) * 2002-11-12 2004-02-24 Kingpak Technology Inc. Miniaturized image sensor
JP2004214588A (ja) * 2002-11-15 2004-07-29 Sanyo Electric Co Ltd 半導体装置の製造方法
US6747261B1 (en) * 2003-01-09 2004-06-08 Kingpak Technology Inc. Image sensor having shortened wires
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
JP3990347B2 (ja) * 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
US7378724B2 (en) * 2005-03-24 2008-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cavity structure for semiconductor structures
TW200641969A (en) * 2005-05-27 2006-12-01 Siliconware Precision Industries Co Ltd Sensor type semiconductor device and method for fabricating thereof
KR100752713B1 (ko) * 2005-10-10 2007-08-29 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037865A (ko) * 2000-11-15 2002-05-23 이중구 씨모스 이미지 센서용 패키지와 그 제조 방법
JP2002329850A (ja) 2001-05-01 2002-11-15 Canon Inc チップサイズパッケージおよびその製造方法
KR20060083253A (ko) * 2005-01-14 2006-07-20 삼성전자주식회사 이미지 센서 패키지 제조방법

Also Published As

Publication number Publication date
US8053868B2 (en) 2011-11-08
US20080083965A1 (en) 2008-04-10
JP2008098612A (ja) 2008-04-24
JP4739292B2 (ja) 2011-08-03

Similar Documents

Publication Publication Date Title
KR100752713B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
KR100769722B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
US7180149B2 (en) Semiconductor package with through-hole
US7534656B2 (en) Image sensor device and method of manufacturing the same
US7557437B2 (en) Fan out type wafer level package structure and method of the same
KR100455404B1 (ko) 반도체장치 및 그 제조방법
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
KR20080063223A (ko) 다이 수용 관통공을 구비한 반도체 이미지 장치 패키지 및그 제조 방법
US20060216859A1 (en) Package Structure of Semiconductor and Wafer-level Formation Thereof
JP2009016839A (ja) 除去可能な保護膜を利用する画像センサパッケージ及び該画像センサパッケージの作製方法
KR100609121B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
KR100927418B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
KR100832895B1 (ko) 칩 온 글라스 패키지와 그 제조 방법 및 이를 포함하는카메라 모듈
KR100838288B1 (ko) 칩 온 글라스 패키지와 그 제조 방법 및 이를 포함하는카메라 모듈
CN118619196A (zh) 热电堆红外传感器及其制备方法
JPH11251475A (ja) バンプグリッドアレイ半導体パッケ―ジ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee