JP4739292B2 - イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 - Google Patents

イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 Download PDF

Info

Publication number
JP4739292B2
JP4739292B2 JP2007211951A JP2007211951A JP4739292B2 JP 4739292 B2 JP4739292 B2 JP 4739292B2 JP 2007211951 A JP2007211951 A JP 2007211951A JP 2007211951 A JP2007211951 A JP 2007211951A JP 4739292 B2 JP4739292 B2 JP 4739292B2
Authority
JP
Japan
Prior art keywords
wafer
pad
image sensor
chip scale
scale package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007211951A
Other languages
English (en)
Other versions
JP2008098612A (ja
Inventor
ジンムン リュ
ジュンジン キム
ヒョンギュ パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008098612A publication Critical patent/JP2008098612A/ja
Application granted granted Critical
Publication of JP4739292B2 publication Critical patent/JP4739292B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法に関する。
現在、半導体産業の主要傾向の一つは、できるだけ半導体素子を小型化することである。小型化の要求は、特に半導体チップパッケージ産業において顕著であるが、パッケージ（ｐａｃｋａｇｅ）とは、微細回路が形成された集積回路チップを実際の電子機器に実装して使用できるようにプラスチック樹脂やセラミックでシールした形態のことをいう。
従来の典型的なパッケージは、その中に内蔵される集積回路チップに比べてはるかに大きなサイズを有する。したがって、パッケージのサイズをチップと同等のサイズに縮小することがパッケージ技術者らの関心事の一つであった。
このような背景によって、最近開発された新しいパッケージ類型がチップスケールパッケージ（又はチップサイズパッケージともいう）である。その中で、特にウエハレベルチップスケールパッケージ（ｗａｆｅｒ ｌｅｖｅｌ ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅ）は、個別チップ単位でパッケージの組立を行う典型的なパッケージ製造方法とは異なり、ウエハのままの状態で一括してパッケージを組み立て、製造するという点に特徴がある。
半導体集積回路チップの発達は、パッケージ技術の発達につながり、高密度化、高速化、小型化及び薄型化が実現され続けている。特に、パッケージ素子の構造的側面での変遷を見れば、ピン挿入型（ｐｉｎ ｉｎｓｅｒｔ ｔｙｐｅ ｏｒ ｔｈｒｏｕｇｈ ｈｏｌｅ ｍｏｕｎｔ ｔｙｐｅ）から表面実装型（ｓｕｒｆａｃｅ ｍｏｕｎｔ ｔｙｐｅ）に発展し、回路基板に対する実装密度の向上が図られてきたのであり、最近では、ベアチップ（ｂａｒｅ ｃｈｉｐ）の特性をパッケージの状態でもそのまま保持し、かつパッケージのサイズをチップと同等のサイズに縮小することができるチップサイズパッケージ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ；ＣＳＰ）に対する研究が盛んに進められている。
チップサイズパッケージの中で、特に、チップ表面でチップパッドを再配線（ｒｅｒｏｕｔｉｎｇ ｏｒ ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ）した後にソルダーボールを形成した類型を、ウエハレベルチップサイズパッケージ（ｗａｆｅｒ ｌｅｖｅｌ ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅ；ＷＬＣＳＰ）という。前記ウエハレベルチップサイズパッケージでは、いわゆるフリップチップ（ｆｌｉｐ ｃｈｉｐ）と呼ばれる方式によりチップ（ｃｈｉｐ又はｄｉｅ）が回路基板に直接実装され、チップの再配線された回路上に形成されたソルダーボールが回路基板の導電性パッドに接合される。このとき、導電性パッドにもソルダーボールが形成されているから、パッケージのソルダーボールと接合をなすこともある。
最近では、半導体チップとパッケージとでサイズの差がほとんどない程度に小さな種々のＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の技術が登場し始めており、この技術は、半導体の小型化、高速化、高集積化の傾向により、予想よりはるかに速く広まっている。
これと共に、個々のチップに切断されていないウエハのままの状態で全ての組立工程を終えるウエハレベルパッケージ技術が次世代ＣＳＰ技術として注目されつつある。現在までの半導体組立工程は、ウエハを各々のチップに切断した後に行われているのに対し、ウエハレベルパッケージ技術では、種々のチップが接続されているウエハの状態のまま、ダイボンディング（ｄｉｅ ｂｏｎｄｉｎｇ）、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）、モールディング（ｍｏｌｄｉｎｇ）などの一連の組立工程を終えた後に、これを切断し直ちに完成品を作る。
したがって、この技術を適用する場合、現在導入されているＣＳＰ技術より全パッケージ費用をさらに一層低減することができる。
このようなウエハレベルチップスケールパッケージでは、半導体チップの活性面にソルダーボールが形成されるのが一般的であり、このような構造では、ウエハレベルチップスケールパッケージを積層したり又は電荷結合素子（ＣＣＤ；Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）のようなセンサパッケージ（Ｓｅｎｓｏｒ Ｐａｃｋａｇｅ）などの製作に応用したりするときに、構造的に相当な困難が生じる。
上記のウエハレベルチップスケールパッケージ技術を利用してイメージセンサのパッケージを製造した従来のパッケージされた集積回路素子が、特許文献１に開示されており、前記パッケージされた集積回路素子の構造を、図１に示す。
図１には、結晶質基材に形成されたマイクロレンズアレイ１００を備える集積回路素子が示されている。
表面にマイクロレンズアレイ１００の形成された基材１０２の下には、通常、ガラスで形成されたパッケージ層１０６がエポキシ１０４により接合されており、前記パッケージ層１０６のエッジに沿って電気コンタクト１０８が形成されている。前記電気コンタクト１０８は、前記パッケージ層１０６の下面に形成されている通常のバンプ１１０と接続され、前記基材１０２の上面に形成された導電性パッド１１２に電気的に接続している。
通常、ガラスで形成されたパッケージ層１１４とこれと関連したスペーサ要素１１６が、基材１０２上にエポキシ１１８などの接着剤で接合されて、マイクロレンズアレイ１００とパッケージ層１１４との間にキャビティ１２０が形成されている。
前記電気コンタクト１０８は、前記エポキシ１０４及びパッケージ層１０６の傾斜面にメッキなどの方法により形成されている。
上述の従来の集積回路素子では、前記基材１０２の導電性パッド１１２と前記バンプ１１０とを電気的に接続させるために、前記電気コンタクト１０８が形成されているが、前記導電性パッド１１２と前記電気コンタクト１０８とが互いに接している形態に接続されることから、接続の信頼性が低く、前記集積回路素子は、複数の構造体が積層される工程を経て製作されるため、構造及び工程が複雑になるという短所がある。
また、上記のウエハレベルチップスケールパッケージ技術を利用して形成された信頼性の高いＢＧＡ（ＢＡＬＬ ＧＲＩＤ ＡＲＲＡＹ）を有する従来の代表的な半導体装置が、特許文献２、特許文献３、特許文献４に記載されている。これらの半導体装置は、共通して、パッド電極との電気的な接続のために、ソルダーボールを備えるソルダーバンプが形成された構造になっており、前記ソルダーボールを形成するために工数が多く、工程が複雑になり、そのために、量産速度が遅くなり、生産性が低下するという問題点が指摘されている。
また、ソルダーボールの装着された従来のチップスケールパッケージは、パッケージの下部に複数のソルダーボールが突出形成された構造とならざるを得ないことから、ソケットタイプのカメラモジュールの製作時に行われるホットバー（ＨＯＴ ＢＡＲ）工程中に、別途のＰＣＢ基板又はセラミック基板上にパッケージの側面や底面を直接結合させることができないことから、パッケージの電気的な接続のための別途のコンタクトを介在されなければならないという短所がある。
韓国特許公開第２００２−７４１５８号明細書 国際公開第９９／０４０６２４号パンフレット 韓国公開特許第２０００−２９６２号明細書 韓国公開特許第２００２−４９９４０号明細書
そこで、本発明は、従来のウエハレベルチップスケールパッケージで提起されている前記諸短所と問題点を解決するためになされたものであって、その目的は、複雑なソルダーボール製造工程を省略して量産性を向上させることができ、異物不良を最小限に抑えることができ、また、パッケージの小型化及びスリム化を実現できる、イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法を提供することにある。
上記の目的を達成すべく、本発明によるイメージセンサのウエハレベルチップスケールパッケージは、上面にイメージセンサ及びパッドが備えられ、両側端部に傾斜面が備えられたウエハと、前記パッドと電気的に接続されるように、前記パッド上から前記ウエハの傾斜面上にわたって形成され、その底面が前記ウエハの底面と同一平面上に形成された拡張パッドと、前記拡張パッド上に形成されて、ガラスの底面の両側部を支持し、エアキャビティとなる空間を確保できる高さを有するように形成された支持部と、前記ウエハの上部に前記エアキャビティを形成するように前記支持部上に固定されたガラスと、を含む。
ここで、他の態様は、前記拡張パッドは、前記ウエハの両側端部の傾斜面の表面に沿って均一な厚さに形成されていることを特徴とする。
また、他の態様は、前記ウエハの両側端部の傾斜面の表面に沿って均一な厚さに形成された前記拡張パッド上に、前記拡張パッドの表面の段差をなくすように形成された第２拡張パッドをさらに含むことを特徴とする。
また、他の態様は、前記拡張パッドと前記ウエハとの間に形成されたシードメタル層をさらに含むことを特徴とする。
また、他の態様は、前記ガラスが、ＩＲフィルタガラスであることを特徴とする。
そして、上記の目的を達成すべく、本発明によるイメージセンサのウエハレベルチップスケールパッケージの製造方法は、上面にイメージセンサが備えられたウエハ上に等間隔にパッドを形成するステップと、前記パッド間のスクライブラインと対応する位置で前記ウエハの上面をエッチングすることにより段差部を形成するステップと、前記パッドと電気的に接続されるように、前記パッド上から前記ウエハの段差部上にわたって拡張パッドを形成するステップと、前記拡張パッド上にエアキャビティとなる空間を確保できる高さの支持部を形成するステップと、前記ウエハの上部に前記エアキャビティを形成するように、前記支持部の上面にガラスを取り付けるステップと、前記段差部の底面に形成された前記拡張パッドの底面が露出するように、前記ウエハの下面に薄型化処理を行うステップと、前記底面が露出した拡張パッドの中央部に沿ってダイシングを行うステップと、を含む。
ここで、他の態様は、前記段差部を、側面が傾斜面をなすように形成することを特徴とする。
また、他の態様は、前記段差部を、５０μｍ〜２００μｍの範囲の深さに形成することを特徴とする。
また、他の態様は、前記段差部を形成するステップが、前記ウエハ上に前記イメージセンサ及び前記パッドを覆う第１レジスト層を形成するステップと、フォトリソグラフィ工程により前記第１レジスト層をパターニングして、前記パッド間のスクライブラインと対応する位置で前記ウエハの上面を露出させる第１レジストパターンを形成するステップと、前記第１レジストパターンをエッチングマスクとして利用して前記ウエハの上面をエッチングすることにより、前記段差部を形成するステップと、前記第１レジストパターンを除去するステップと、を含むことを特徴とする。
また、他の態様は、前記拡張パッドを形成するステップにおいて、前記拡張パッドを前記段差部の表面に沿って均一な厚さに形成することを特徴とする。
また、他の態様は、前記段差部の表面に沿って形成された前記拡張パッド上に、前記拡張パッドの表面の段差をなくす第２拡張パッドを形成するステップをさらに含むことを特徴とする。
また、他の態様は、前記拡張パッドを形成するステップが、前記段差部の形成された前記ウエハの全面にシードメタル層を形成するステップと、前記シードメタル層上に第２レジスト層を形成するステップと、フォトリソグラフィ工程により前記第２レジスト層をパターニングして、前記パッド間のイメージセンサ部分を覆い、前記パッド上から前記ウエハの段差部上にわたる部分を露出させる第２レジストパターンを形成するステップと、前記第２レジストパターンから露出した前記パッド上から前記ウエハの段差部上にわたる部分に前記拡張パッドを形成するステップと、前記第２レジストパターン及びその下部に形成されているシードメタル層部分を除去するステップと、を含むことを特徴とする。
本発明によるイメージセンサのウエハレベルチップスケールパッケージは、イメージセンサ及びパッドが備えられたウエハの両側端部の傾斜面上に前記パッドと電気的に接続され、その底面が前記ウエハの底面と同一平面上に形成された拡張パッドを形成することによって、カメラモジュールにパッケージを結合する際に別途のＰＣＢ基板やセラミック基板を用いなくても直接装着が可能であることによって、モジュールの占有空間を減らして製品の小型化を図ることができ、種々の基板の製造費用を低減して、製品の単価を低減させることができるという長所がある。
また、本発明は、その底面がウエハの底面と同一平面をなして露出している前記拡張パッドがソルダーボールの機能を代替することから、ソルダーボール及びソルダーボールと導電ラインを形成するための再分配線の形成工程が省略されることによって、パッケージを製造するための工程が画期的に簡素化され、これによって製造時間が短縮され、かつ、量産性が向上するという利点がある。
また、本発明に係るイメージセンサのウエハレベルチップスケールパッケージは、ウエハの状態でガラスが直接取り付けられることから、異質物による不良を最小限に抑えることができるという作用効果も期待することができる。
本発明のイメージセンサのウエハレベルチップスケールパッケージ及びその製造方法の上記の目的に対する技術的構成およびその作用効果は、本発明の好ましい実施形態が示された図面を参照した下記の詳細な説明によって明確に理解できるはずである。
＜第１の実施形態＞
まず、図２を参照して、本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージについて詳細に説明する。
図２は、本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージの断面図である。
図２に示すように、本発明の第１の実施形態によるイメージセンサのウエハレベルチップスケールパッケージは、上面にイメージセンサ１１及びパッド１２が備えられ、両側端部に傾斜面の備えられたウエハ１０、前記パッド１２と電気的に接続されるように前記パッド１２上から前記ウエハ１０の傾斜面上にわたって形成され、その底面が前記ウエハ１０の底面と同一平面上に形成されている拡張パッド１７、前記拡張パッド１７上に形成され、ガラス２０の底面の両側部を支持して、エアキャビティ１８となる空間を確保できる高さを有するように形成された支持部１９、及び前記ウエハ１０の上部にエアキャビティ１８を形成するように前記支持部１９上に固定されたガラス２０を含んで構成される。
前記ウエハ１０は、通常のシリコンから作られ、上面の中央部にイメージセンサ（マイクロレンズ）１１が形成され、前記イメージセンサ１１の両側に一対のパッド１２が形成されている。前記パッド１２上には、その上部に取り付けられるガラス２０の底面の両側部を支持する支持部１９が形成されている。
前記支持部１９は、イメージセンサ１１の上面とガラス２０の底面との間に、エアキャビティ１８となる空間を確保するための適切な高さを有するように、感光性樹脂を使用したフォトリソグラフィ工程によって形成することができる。
前記ガラス２０は、前記支持部１９上に塗布された接着剤（図示せず）によって取り付けることができる。前記接着剤としては、硬化時に発生するアウトガス（ｏｕｔ ｇａｓｓｉｎｇ）の少ない樹脂が使用され、例えばＵＶ硬化型の接着剤、エポキシ系接着剤又はシリコン系接着剤が適している。
また前記接着剤は、前記ガラス２０を取り付けたときに、前記接着剤が前記エアキャビティ１８の空間部、すなわち前記イメージセンサ１１側に流入しないようにしなければならないので、前記支持部１９の上部に適正量の接着剤を塗布することが重要である。
前記ガラス２０としては、赤外線を遮断するために、ＩＲフィルタガラスを使用することも可能である。
一方、前記パッド１２の外側に位置する前記ウエハ１０の両側端部は、エッチング工程によりエッチングされて傾斜面を備えらており、前記パッド１２上から前記ウエハ１０の傾斜面上にわたる部分には、前記パッド１２と電気的に接続した拡張パッド１７が形成されている。このとき、前記拡張パッド１７の底面は、前記ウエハ１０の底面と同一平面上に形成されている。
前記拡張パッド１７は、メタルメッキ工程によって形成することができ、実質的なメッキ工程の特性を考慮すると、前記ウエハ１０の両側端部の傾斜面の表面に沿って均一な厚さに形成することができる。ここで、前記拡張パッド１７と前記ウエハ１０との間には、前記拡張パッド１７を形成するためのメタルメッキ時に、シードとして機能するシードメタル層１５がさらに形成されていることが好ましい。
前記拡張パッド１７は、上述のように、前記パッド１２上から前記ウエハ１０の両側端部の傾斜面上にわたって形成され、その底面が前記ウエハ１０の底面と同一平面上に形成されることによって、前記パッド１２と電気的に接続された配線を形成している。
このとき、その底面が前記ウエハ１０の底面と同一平面上に形成された前記拡張パッド１７は、ウエハ１０の底面に、前記パッド１２との導電ラインを形成しており、その底面に当接して装着される電気的結合体と、互いの当接面上において直接接触可能な構造となっている。それによって、パッケージを、ソケットタイプのカメラモジュールに拡張パッド１７の底面が直接接触するように装着する構成として、パッケージを装着した時に拡張パッド１７がカメラモジュールと電気的に接続されるようにすることができる。
すなわち、上述の従来のソルダーボール形態のバンプが突出形成されたチップスケールパッケージは、ソケットタイプのカメラモジュールとの結合時に別途のＰＣＢ基板やセラミック基板を利用しなければ側面及び底面の結合ができないのに対し、本発明に係るチップスケールパッケージは、拡張パッド１７の底面がウエハ１０の底面と同一平面を形成していることによって、直接ソケットタイプカメラモジュールに結合させることができ、それによって、カメラモジュール製作時の工程が短縮され、また、組立部品が減少するため、生産単価が低減される。
以下、このような本発明の第１の実施形態によるイメージセンサのウエハレベルチップスケールパッケージの詳細な製造方法を、図３−ａ〜図１０に基づき、主な工程ステップ別に区分して説明する。
図３−ａ〜図１０は、本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージの製造方法を説明するために製造工程を順次示した断面図である。
まず、図３−ａ及び図３−ｂは、本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための第１レジストパターンの形成ステップを示す断面図である。
図３−ａに示すように、上面にイメージセンサ１１が備えられたウエハ１０を形成し、このウエハ１０には、前記イメージセンサ１１の両側部のスクライブライン（ｓｃｒｉｂｅ ｌｉｎｅ）を中心に、その両側部にパッド１２が等間隔に備えられる。このとき、前記スクライブラインは、後述の最終工程中のダイシングステップにおいてダイシングラインとして用いられる。
そして、次の工程で、前記イメージセンサ１１及びパッド１２の形成されたウエハ１０上に、前記イメージセンサ１１及び前記パッド１２を覆う第１レジスト層１３を形成する。前記第１レジスト層１３は、次の工程のエッチングステップにおいてウェットエッチングを行う時にエッチングマスクとして使用するためのもので、これは、ＬＰＣＶＤ（低圧化学蒸着）装置を利用して、Ｓｉ３Ｎ４膜として形成することができる。
その後、図３−ｂに示すように、フォトリソグラフィ工程により前記第１レジスト層１３をパターニングし、前記パッド１２間のスクライブラインと対応する位置で前記ウエハ１０の上面を露出させる第１レジストパターン１３ａを形成する。
次に、図４−ａ及び図４−ｂは、本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのウェットエッチングステップを示す断面図である。
図４−ａに示すように、前記第１レジストパターン１３ａをエッチングマスクとして利用して、前記ウエハ１０の上面をエッチングして段差部１４を形成する。
前記ウエハ１０のエッチング時に、前記第１レジストパターン１３ａのない部分に対してウェットエッチングが行われ、エッチング液の条件及びエッチング時間を調節することによって、図４−ａに示すように台形状の段差部１４が形成されるようにする。このとき、前記ウエハ１０が台形にエッチングされるので、前記段差部１４の側面は、傾斜面となる。
前記ウエハ１０のエッチング深さ、すなわち前記段差部１４の深さは、略５０μｍ〜２００μｍの範囲であることが好ましい。ここで、前記ウエハ１０のエッチング工程により形成される前記段差部１４の深さは、後述の拡張パッド１７が形成される空間を形成するとともに、本発明によるチップスケールパッケージの拡張パッド１７を露出させるためのウエハ１０の薄型化処理を経た最終的なウエハ１０の厚さを決定することになるが、この深さが５０μｍより小さいと、前記薄型化処理を行うのに困難を伴う場合があり、深さを２００μｍより大きくすると、本発明で得ようとするパッケージのスリム化効果を得るのが困難であるので、段差部１４の深さを上記の範囲の大きさにすることが好ましい。
このとき、前記ウェットエッチングのエッチング液としては、７０℃〜９０℃の範囲の４０％水酸化カリウム（ＫＯＨ）が使用されるが、このようなウエハ１０のエッチングでは、ウエハの外形及び種類によってその条件を変更することができる。
参考までに述べると、前記ウエハ１０のエッチング特性は、ウエハの素材とエッチング液の種類、濃度及び温度条件などによって決定され、前記エッチング液の種類、濃度及び温度条件によってエッチングの速度を速く又は遅く調節できる。
シリコンウエハの場合、単結晶と多結晶シリコンのいずれでも一般に硝酸（ＨＮＯ３）とフッ化水素（６ＨＦ）との混合物でウェットエッチングが行われ、シリコン配向（キメの方向）に依存するエッチング特性を発現するエッチング液もある。その例として、水酸化カリウムとイソプロフィルアルコールの混合物がこれに該当する。
一方、本実施形態では、前記ウエハ１０のエッチングを、上記のようなウェットエッチング方式により行ったが、ドライエッチング方式により行っても良い。
前記ウエハ１０のエッチングが完了したら、図４−ｂに示すように、前記ウエハ１０のエッチング時にエッチングマスクとして機能した前記第１レジストパターン１３ａをエッチングして除去する。前記第１レジストパターン１３ａは、ＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）によるドライエッチング方式などにより除去することができる。
次に、図５は、本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのシードメタル層の形成ステップを示す断面図である。
図５に示すように、前記段差部１４の形成された前記ウエハ１０の全面にシード（ｓｅｅｄ）メタル層１５を形成する。前記シードメタル層１５は、後続の拡張パッド１７の形成ステップにおいて、メタルメッキ工程を行うためのシードとして機能するものである。
次に、図６−ａ及び図６−ｂは、本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための第２レジストパターンの形成ステップを示す断面図であって、図６−ａに示すように、前記シードメタル層１５上に第２レジスト層１６を形成する。前記第２レジスト層１６は、次の工程の拡張パッド１７の形成ステップにおいて拡張パッド１７が形成される領域を限定し、この領域を除いた残りの領域を保護するためのもので、これは、第１レジスト層１３と同様に、ＬＰＣＶＤ（低圧化学蒸着）装置を利用してＳｉ３Ｎ４膜として形成することができる。
その後、図６−ｂに示すように、フォトリソグラフィ工程により前記第２レジスト層１６をパターニングして、前記パッド１２間のイメージセンサ１１の部分を覆い、前記パッド１２上から前記ウエハ１０の段差部１４上にわたる部分を露出させる第２レジストパターン１６ａを形成する。
次に、図７−ａ及び図７−ｂは、本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための拡張パッド１７の形成ステップを示す断面図である。
図７−ａに示すように、前記第２レジストパターン１６ａから露出した前記パッド１２上から前記ウエハ１０の段差部１４上にわたる部分に拡張パッド１７を形成する。前記拡張パッド１７は、前記シードメタル層１５をシードとして利用したメタルメッキ工程により形成することができ、これは、前記パッド１２上から段差部１４上にわたって形成され、前記パッド１２と電気的に接続される。
このとき、前記メタルメッキ工程により形成される前記拡張パッド１７は、実質的なメッキ工程の特性を考慮すると、前記段差部１４の表面に沿って均一な厚さに形成することができる。
前記拡張パッド１７を形成するためのメタルメッキ工程が完了したら、図７−ｂに示すように、前記第２レジストパターン１６ａ及びその下部に形成されているシードメタル層１５の部分を除去する。前記第２レジストパターン１６ａは、ＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）によるドライエッチング方式などにより除去することができる。
次に、図８は、本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのガラス２０の取り付けステップを示す断面図であって、図８に示すように、前記拡張パッド１７上にエアキャビティ１８となる空間を確保できる高さの支持部１９を形成する。
前記支持部１９は、感光性樹脂を塗布した後にフォトリソグラフィ工程によって所定の高さとパターンを有するように形成できる。
前記支持部１９のパターン形成方法としては、感光性樹脂をコーティングしてパターンのみを形成して、その上に接着剤を塗布する方式と、ＢＣＢ（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ）などのような樹脂で別途の接着剤なしにパターンが形成されるようにする方式を採用することができる。
前記支持部１９の形成が完了したら、前記支持部１９の上面に接着剤を塗布した後、前記ウエハ１０の上部にエアキャビティ１８を形成するように前記支持部１９の上面にガラス２０を取り付ける。
次に、図９は、本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのウエハ薄型化（ｔｈｉｎｉｎｇ）ステップを示す断面図である。
図９に示すように、前記段差部１４の底面に形成された前記拡張パッド１７の底面が露出するように、前記ウエハ１０の下面に薄型化処理を行う。
一般に、前記薄型化処理を経る前のウエハ１０は、約７００μｍの厚さに形成されているが、前記薄型化処理が完了すると、その厚さは、約５０μｍ〜２００μｍの範囲の厚さまで薄くされる。
このようなウエハ１０の薄型化処理は、本発明に係るチップスケールパッケージのスリム化を図るためのものであり、同時に前記パッド１２と電気的に接続した前記拡張パッド１７の底面が露出するようにすることによって、カメラモジュールにパッケージを結合する際に別途のＰＣＢ基板やセラミック基板を用いなくても直接装着が可能となるようにするためのものである。このようにすれば、モジュールの占有空間を減らして製品の小型化、スリム化を図ることができ、種々の基板の製造費用を低減して、製品の単価を低減させることができるという利点が得られる。
また、本発明は、上記のように、底面が露出している拡張パッド１７がソルダーボールの機能を代替することから、ソルダーボール及びソルダーボールへの導電ラインを形成するための再分配線の形成工程が省略されることによって、パッケージを製造するための工程が画期的に簡素化され、これによって製造時間が短縮され、かつ、量産性が向上するという利点が得られる。
また、本発明に係るイメージセンサのウエハレベルチップスケールパッケージでは、ウエハの状態でガラスが直接取り付けられることから、異質物による不良を最小限に抑えることができるという作用効果も期待することができる。
最後に、図１０は、本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのダイシングステップを示す断面図である。
図１０に示すように、ウエハの状態のまま完成されたパッケージを前記底面が露出した拡張パッド１７の中央部、すなわち各パッド１２間のスクライブラインをダイシングラインとして、それぞれのパッケージに切断する。これにより、ウエハ１０の両側端部の傾斜面上に形成され、その底面が前記ウエハ１０の底面と同一平面上に形成され、前記ウエハ１０の上面のパッド１２との導電ラインを形成する拡張パッド１７を有するウエハレベルチップスケールパッケージの製作が完了する。
＜第２の実施形態＞
図１１を参照して、本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージについて詳細に説明する。但し、第２の実施形態の構成の内、第１の実施形態と同様の部分に対する説明は省略し、第２の実施形態で変わっている構成についてのみ詳説する。
図１１は、本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージの断面図である。
図１１に示すように、本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージは、第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージとほとんどの構成が同一であり、但し、ウエハ１０の両側端部の傾斜面の表面に沿って均一な厚さに形成された前記拡張パッド１７上に、前記拡張パッド１７の表面の段差をなくすように形成された第２拡張パッド１７ａをさらに含むという点のみが第１の実施形態と異なる。
すなわち、第１の実施形態では、拡張パッド１７がメッキ工程によりウエハ１０の両側端部の傾斜面の表面に沿って均一に形成されており、この拡張パッド１７の表面も、前記傾斜面と同じ段差を有しているが、本発明の第２の実施形態では、このような拡張パッド１７の表面の段差をなくすようにメタルメッキ工程をさらに行って、第２拡張パッド１７ａをさらに形成するものである。
このような本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージによれば、上述の本発明の第１の実施形態と同様の作用及び効果を得ることができる。
以下、図１２〜図１５を参照して、本発明の第２の実施形態によるイメージセンサのウエハレベルチップスケールパッケージの製造工程を主なステップごとに区分して説明する。
図１２−ａ〜図１５は、本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージの製造方法を説明するために製造工程を順次示した断面図であり、以下、上述の実施形態と重複する内容、すなわちウエハ１０上に第１レジストパターン１３を形成するステップ（図３−ａ参照）から段差部１４の表面に沿って均一な厚さに拡張パッド１７を形成するステップ（図７−ａ参照）についての工程の説明は省略することとする。
まず、図１２−ａ及び図１２−ｂは、本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための拡張パッドの形成ステップを示す断面図である。
図７−ａに示すように、メタルメッキ工程により段差部１４の表面に沿って均一な厚さに拡張パッド１７を形成した後、図１２−ａに示すように、前記段差部１４の表面に沿って形成された前記拡張パッド１７上に、前記拡張パッド１７の表面の段差をなくす第２拡張パッド１７ａを形成する。前記第２拡張パッド１７ａは、追加のメタルメッキ工程により形成することができる。
前記第２拡張パッド１７ａを形成するための追加のメタルメッキ工程が完了したら、図１２−ｂに示すように、前記第２レジストパターン１６ａ及びその下部に形成されているシードメタル層１５の部分を除去する。
次に、図１３は、本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのガラス２０の取り付けステップを示す断面図であって、図１３に示すように、前記第２拡張パッド１７ａを含む前記拡張パッド１７上に、エアキャビティ１８となる空間を確保できる高さの支持部１９を形成する。
前記支持部１９の形成が完了したら、前記支持部１９の上面に接着剤を塗布した後、前記ウエハ１０の上部にエアキャビティ１８が形成されるように前記支持部１９の上面にガラス２０を取り付ける。
次に、図１４は、本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのウエハ薄型化ステップを示す断面図であって、図１４に示すように、前記段差部１４の底面に形成された前記拡張パッド１７の底面が露出するように、前記ウエハ１０の下面に薄型化処理を行う。
最後に、図１５は、本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのダイシングステップを示す断面図である。
図１５に示すように、ウエハの状態のまま完成されたパッケージを前記底面が露出した拡張パッド１７の中央部、すなわち各パッド１２間のスクライブラインをダイシングラインとしてそれぞれのパッケージに切断する。
上述した本発明の好ましい実施形態は、例示の目的のために開示しているものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、本発明の範囲に属するものである。
従来の内部キャビティを有する結晶質基材素子の断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージの断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための第１レジストパターンの形成ステップを示す断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための第１レジストパターンの形成ステップを示す断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのウェットエッチングステップを示す断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのウェットエッチングステップを示す断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのシードメタル層の形成ステップを示す断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための第２レジストパターンの形成ステップを示す断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための第２レジストパターンの形成ステップを示す断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための拡張パッドの形成ステップを示す断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための拡張パッドの形成ステップを示す断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのガラスの取り付けステップを示す断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのウエハ薄型化ステップを示す断面図である。 本発明の第１の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのダイシングステップを示す断面図である。 本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージの断面図である。 本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための拡張パッドの形成ステップを示す断面図である。 本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するための拡張パッドの形成ステップを示す断面図である。 本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのガラスの取り付けステップを示す断面図である。 本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのウエハ薄型化ステップを示す断面図である。 本発明の第２の実施形態に係るイメージセンサのウエハレベルチップスケールパッケージを製造するためのダイシングステップを示す断面図である。
符号の説明
１０ ウエハ
１１ イメージセンサ
１２ パッド
１３ 第１レジスト層
１３ａ 第１レジストパターン
１４ 段差部
１５ シードメタル層
１６ 第２レジスト層
１６ａ 第２レジストパターン
１７、１７ａ 拡張パッド
１８ エアキャビティ
１９ 支持部
２０ ガラス

Claims (11)

  1. 上面にイメージセンサ及びパッドが備えられ、両側端部に傾斜面が備えられたウエハと、
    前記パッドと電気的に接続されるように、前記パッド上から前記ウエハの傾斜面上にわたって形成され、その底面が前記ウエハの底面と同一平面上に形成された拡張パッドと、
    前記拡張パッド上に形成されて、ガラスの底面の両側部を支持し、エアキャビティとなる空間を確保できる高さを有するように形成された支持部と、
    前記ウエハの上部に前記エアキャビティを形成するように前記支持部上に固定されたガラスと、を含むイメージセンサのウエハレベルチップスケールパッケージ。
  2. 前記拡張パッドは、前記ウエハの両側端部の傾斜面の表面に沿って均一な厚さに形成されていることを特徴とする請求項１に記載のイメージセンサのウエハレベルチップスケールパッケージ。
  3. 前記ウエハの両側端部の傾斜面の表面に沿って均一な厚さに形成された前記拡張パッド上に、前記拡張パッドの表面の段差をなくすように形成された第２拡張パッドをさらに含むことを特徴とする請求項１または２に記載のイメージセンサのウエハレベルチップスケールパッケージ。
  4. 前記拡張パッドと前記ウエハとの間に形成されたシードメタル層をさらに含むことを特徴とする請求項１から３のいずれか１項に記載のイメージセンサのウエハレベルチップスケールパッケージ。
  5. 前記ガラスは、ＩＲフィルタガラスであることを特徴とする請求項１から４のいずれか１項に記載のイメージセンサのウエハレベルチップスケールパッケージ。
  6. 上面にイメージセンサが備えられたウエハ上に等間隔にパッドを形成するステップと、
    前記パッド間のスクライブラインと対応する位置で前記ウエハの上面をエッチングして、該ウエハの上面に、側面が傾斜面をなす凹な形状の段差部を形成するステップと、
    前記パッドと電気的に接続されるように、前記パッド上から前記ウエハの段差部上にわたる部分に拡張パッドを形成するステップと、
    前記拡張パッド上にエアキャビティとなる空間を確保できる高さの支持部を形成するステップと、
    前記ウエハの上部に前記エアキャビティを形成するように、前記支持部の上面にガラスを取り付けるステップと、
    前記段差部の底面に形成された前記拡張パッドの底面が露出するように、前記ウエハの下面に薄型化処理を行うステップと、
    前記底面が露出した拡張パッドの中央部に沿ってダイシングを行うステップと、を含むイメージセンサのウエハレベルチップスケールパッケージの製造方法。
  7. 前記段差部を、５０μｍ〜２００μｍの範囲の深さに形成することを特徴とする請求項６に記載のイメージセンサのウエハレベルチップスケールパッケージの製造方法。
  8. 前記段差部を形成するステップは、
    前記ウエハ上に前記イメージセンサ及び前記パッドを覆う第１レジスト層を形成するステップと、
    フォトリソグラフィ工程により前記第１レジスト層をパターニングして、前記パッド間のスクライブラインと対応する位置で前記ウエハの上面を露出させる第１レジストパターンを形成するステップと、
    前記第１レジストパターンをエッチングマスクとして利用して前記ウエハの上面をエッチングすることにより、前記段差部を形成するステップと、
    前記第１レジストパターンを除去するステップと、を含むことを特徴とする請求項６または７に記載のイメージセンサのウエハレベルチップスケールパッケージの製造方法。
  9. 前記拡張パッドを形成するステップで、
    前記拡張パッドを、前記段差部の表面に沿って均一な厚さに形成することを特徴とする請求項６から８のいずれか１項に記載のイメージセンサのウエハレベルチップスケールパッケージの製造方法。
  10. 前記段差部の表面に沿って形成された前記拡張パッド上に、前記拡張パッドの表面の段差をなくす第２拡張パッドを形成するステップをさらに含むことを特徴とする請求項６から９のいずれか１項に記載のイメージセンサのウエハレベルチップスケールパッケージの製造方法。
  11. 前記拡張パッドを形成するステップは、
    前記段差部の形成された前記ウエハの全面にシードメタル層を形成するステップと、
    前記シードメタル層上に第２レジスト層を形成するステップと、
    フォトリソグラフィ工程により前記第２レジスト層をパターニングして、前記パッド間のイメージセンサ部分を覆い、前記パッド上から前記ウエハの段差部上にわたる部分を露出させる第２レジストパターンを形成するステップと、
    前記第２レジストパターンから露出した前記パッド上から前記ウエハの段差部上にわたる部分に前記拡張パッドを形成するステップと、
    前記第２レジストパターン及びその下部に形成されている前記シードメタル層の部分を除去するステップと、を含むことを特徴とする請求項６から１０のいずれか１項に記載のイメージセンサのウエハレベルチップスケールパッケージの製造方法。
JP2007211951A 2006-10-10 2007-08-15 イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 Expired - Fee Related JP4739292B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060098468A KR100769722B1 (ko) 2006-10-10 2006-10-10 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
KR10-2006-0098468 2006-10-10

Publications (2)

Publication Number Publication Date
JP2008098612A JP2008098612A (ja) 2008-04-24
JP4739292B2 true JP4739292B2 (ja) 2011-08-03

Family

ID=38815672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007211951A Expired - Fee Related JP4739292B2 (ja) 2006-10-10 2007-08-15 イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US8053868B2 (ja)
JP (1) JP4739292B2 (ja)
KR (1) KR100769722B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772136B2 (en) * 2012-05-30 2014-07-08 United Microelectronics Corporation Method for fabricating semiconductor device
TWI529893B (zh) * 2012-09-01 2016-04-11 萬國半導體股份有限公司 帶有底部金屬基座的半導體器件及其製備方法
US9525002B2 (en) * 2015-01-05 2016-12-20 Stmicroelectronics Pte Ltd Image sensor device with sensing surface cavity and related methods
JPWO2017010063A1 (ja) * 2015-07-10 2018-07-12 凸版印刷株式会社 配線基板及びその製造方法
JP6851773B2 (ja) 2016-10-31 2021-03-31 キヤノン株式会社 半導体装置
WO2020098211A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
WO2020098214A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
KR102203649B1 (ko) * 2019-09-10 2021-01-15 (주)라이타이저 서브 픽셀 csp, 서브 픽셀 csp의 제조 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244580B1 (ko) 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
KR100354114B1 (ko) * 2000-11-15 2002-10-05 삼성테크윈 주식회사 씨모스 이미지 센서용 패키지와 그 제조 방법
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
JP2002329850A (ja) 2001-05-01 2002-11-15 Canon Inc チップサイズパッケージおよびその製造方法
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
US7399683B2 (en) * 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US6841874B1 (en) 2002-11-01 2005-01-11 Amkor Technology, Inc. Wafer-level chip-scale package
JP2004165191A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
JP4093018B2 (ja) * 2002-11-08 2008-05-28 沖電気工業株式会社 半導体装置及びその製造方法
US6696738B1 (en) * 2002-11-12 2004-02-24 Kingpak Technology Inc. Miniaturized image sensor
JP2004214588A (ja) * 2002-11-15 2004-07-29 Sanyo Electric Co Ltd 半導体装置の製造方法
US6747261B1 (en) * 2003-01-09 2004-06-08 Kingpak Technology Inc. Image sensor having shortened wires
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
JP3990347B2 (ja) * 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
KR100652955B1 (ko) * 2005-01-14 2006-12-01 삼성전자주식회사 이미지 센서 패키지 제조방법
US7378724B2 (en) * 2005-03-24 2008-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cavity structure for semiconductor structures
TW200641969A (en) * 2005-05-27 2006-12-01 Siliconware Precision Industries Co Ltd Sensor type semiconductor device and method for fabricating thereof
KR100752713B1 (ko) * 2005-10-10 2007-08-29 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법

Also Published As

Publication number Publication date
US8053868B2 (en) 2011-11-08
US20080083965A1 (en) 2008-04-10
JP2008098612A (ja) 2008-04-24
KR100769722B1 (ko) 2007-10-24

Similar Documents

Publication Publication Date Title
JP4472682B2 (ja) イメージセンサのウエハレベルチップスケールパッケージの製造方法
JP3767398B2 (ja) 半導体装置およびその製造方法
US7394152B2 (en) Wafer level chip size packaged chip device with an N-shape junction inside and method of fabricating the same
JP4739292B2 (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
US7180149B2 (en) Semiconductor package with through-hole
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
US7667318B2 (en) Fan out type wafer level package structure and method of the same
US7534656B2 (en) Image sensor device and method of manufacturing the same
US7238590B2 (en) Package structure of semiconductor and wafer-level formation thereof
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
US7371693B2 (en) Manufacturing method of semiconductor device with chamfering
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US7446307B2 (en) Sensor semiconductor device and fabrication method of the sensor semiconductor device
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
TWI382477B (zh) 電子元件的晶圓級封裝及其製造方法
KR20080063223A (ko) 다이 수용 관통공을 구비한 반도체 이미지 장치 패키지 및그 제조 방법
JP2008294405A (ja) 半導体装置及びその製造方法
US7008821B1 (en) Method of forming a wafer backside interconnecting wire
KR100609121B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
KR100838288B1 (ko) 칩 온 글라스 패키지와 그 제조 방법 및 이를 포함하는카메라 모듈
JP2007036061A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110307

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees