JP4472682B2 - イメージセンサのウエハレベルチップスケールパッケージの製造方法 - Google Patents

イメージセンサのウエハレベルチップスケールパッケージの製造方法 Download PDF

Info

Publication number
JP4472682B2
JP4472682B2 JP2006276263A JP2006276263A JP4472682B2 JP 4472682 B2 JP4472682 B2 JP 4472682B2 JP 2006276263 A JP2006276263 A JP 2006276263A JP 2006276263 A JP2006276263 A JP 2006276263A JP 4472682 B2 JP4472682 B2 JP 4472682B2
Authority
JP
Japan
Prior art keywords
wafer
metal
image sensor
scale package
chip scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006276263A
Other languages
English (en)
Other versions
JP2007110117A (ja
Inventor
ムン リュ ジン
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2007110117A publication Critical patent/JP2007110117A/ja
Application granted granted Critical
Publication of JP4472682B2 publication Critical patent/JP4472682B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法に関し、さらに詳細には、外部接続端子としてメタルで構成されたバンプが形成されるように、ウエハレベル状態でガラスを付着し、前記ウエハを薄型化(Thinning)した後、ドライエッチングにより形成された長空のビアをメタルで充填してパッケージが製作されると共に、ソルダーボールの削除により、製造工程が短縮されることにより、量産能力を向上させ、異物不良を最小化できるイメージセンサのウエハレベルチップスケールパッケージ及びその製造方法に関する。
現在、半導体産業においては、可能な限り半導体素子を小型化するのが一つの傾向である。小型化の要求は、特に、半導体チップパッケージ産業において著しく、パッケージとは、微細回路が設計された集積回路チップを実際の電子機器に実装して使用できるように、プラスチック樹脂やセラミックでシールした形態のことを言う。
従来の典型的なパッケージは、その中に内蔵される集積回路チップに比べて、はるかに大きいサイズを有する。したがって、パッケージのサイズをチップサイズ水準に縮小することが、パッケージ技術者らの関心事のひとつであった。
このような背景により、最近開発された新しいパッケージ類型がまさにチップスケールパッケージ(またはチップサイズパッケージとも言う)である。その中で、特に、ウエハレベルチップスケールパッケージ(Wafer Level Chip Scale Package)は、個別チップ単位でパッケージ組立を行う典型的なパッケージの製造方法とは異なり、ウエハ状態において一括にパッケージを組み立て及び製造するという点に特徴がある。
半導体集積回路チップの発達は、パッケージ技術の発達につながり、持続的に高密度化、高速化、小型化、及び薄型化が実現されつつある。特に、パッケージ素子の構造的な面での変遷を見れば、ピン挿入型(Pin Insert Type or Through Hole Mount Type)から表面実装型(SURFACE MOUNT TYPE)に発展して、回路基板に対する実装密度を高めてきたのであり、最近では、ベアチップ(Bare Chip)の特性をパッケージ状態でそのまま維持し、かつパッケージのサイズをチップ水準に減らすことのできるチップサイズパッケージ(Chip Size Package;CSP)に対する研究が盛んに進められている。
チップサイズパッケージの中で、特に、チップ表面においてチップパットを再配線(Rerouting Or Redistribution)した後、ソルダーボールを形成させた類型をウエハレベルチップサイズパッケージ(Wafer Level Chip Scale Package;WLCSP)という。前記ウエハレベルチップサイズパッケージは、いわゆるフリップチップ(Flipchip)と呼ばれる方式であって、チップ(チップまたはダイ)が回路基板に直接実装され、チップの再配線された回路上に形成されたソルダーボールが、回路基板の導電性パッドに接合される。このとき、導電性パッドにもソルダーボールが形成されて、パッケージのソルダーボールと接合をなすこともある。
最近では、半導体チップとパッケージのサイズがほとんど差がない程度に小さな各種CSP(Chip Size Package)技術が登場し始めたし、この技術は、半導体の小型、高速、高集積化傾向により、予想よりはるかに早く拡散されつつある。
これと共に、チップを切断しないウエハ状態において全ての組立過程を終わるウエハレベルパッケージ技術が、次世代CSP技術として注目されつつある。現在までの半導体組立工程は、ウエハを各々のチップで切断した後に行われることに対し、ウエハレベルパッケージ技術は、複数のチップが付着されているウエハ状態においてダイボンディング(Die Bonding)、ワイヤボンディング(Wire Bonding)、モールディング(Molding)などの一連の組立工程を終えた後、これを切断し直ちに完成品を作る。
したがって、この技術を適用する場合には、現在のCSP技術より全体的なパッケージ費用をさらに少なくすることができる。
このようなウエハレベルチップスケールパッケージは、半導体チップの活性面にソルダーボールが形成されるのが一般的であり、このような構造により、ウエハレベルチップスケールパッケージを積層するか、又は電荷結合素子(CCD:Charge Coupled Device)のようなセンサパッケージ(Sensor Package)などの製作に応用するときは、構造的に相当な困難がある。
上記のウエハレベルチップスケールパッケージ技術を利用してイメージセンサのパッケージを製造した従来のパッケージされた集積回路素子は、下記特許文献1に開示されており、前記パッケージされた集積回路素子の構造を図1に基づいて簡略に説明すれば、次の通りである。
図1には、結晶質基材形成されたマイクロレンズアレイを備える集積回路素子を示している。
表面にマイクロレンズアレイ100が形成された基材102の下には、通常、ガラスで形成されたパッケージ層106が、エポキシ104により密封されているが、前記パッケージ層106のエッジに沿って電気コンタクト108が形成される。前記電気コンタクト108は、前記パッケージ層106の下部面に形成される通常のソルダーボールバンプ110と接続し、前記基材102の上部面に形成された導電性パッド112と電気的に接続される。
通常、ガラスで形成されたパッケージ層114と、これと関連したスペーサ要素116は、基材102上にエポキシ118などの接着剤で密封されて、マイクロレンズアレイ100とパッケージ層114との間にキャビティ20を形成できるようになる。
前記電気コンタクト108は、前記エポキシ104及びパッケージ層106の傾斜面にメッキなどの方法により形成されている。
上述の従来の集積回路素子は、前記基材102の導電性パッド112と前記バンプ100とを電気的に接続するために、前記電気コンタクト108が形成されているが、前記導電性パッド112と前記電気コンタクト108とが互いに当接した形態で接続するため、接続の信頼性が低く、前記集積回路素子は、複数の構成が積層される工程により製作されるため、構造及び工程が複雑となるという短所がある。
また、上記のウエハレベルチップスケールパッケージ技術を利用し、信頼性の高いBGA(Ball Grid Array)を有する従来の半導体装置が記載された特許は、代表的に、特許文献2と、特許文献3及び特許文献4に記載されているため、前記特許は、共通的にパッド電極と電気的接続のために、ソルダーボールが装着されたソルダーバンプが形成された構造であって、前記ソルダーボールが製作されるための工程の数が多く、かつ複雑なため、工程数の増加による量産速度が遅くならざるをえず、生産性が低下するという問題が指摘されている。
また、ソルダーボールが装着された従来のチップスケールパッケージは、パッケージの下部に複数のソルダーボールが突出形成された構造からならなければならなかったため、ソケットタイプのカメラモジュールを製作する時に行われるホットバー(Hot Bar)工程中に、別のPCB基板またはセラミック基板上にパッケージの側面や底面が直接結合できないため、パッケージの電気的接続のための別のコンタクトが介在されなければならないという短所がある。
韓国特許出願公開第2002−74158号明細書 国際出願公開第WO99/040624号パンフレット 特開2000−2962号公報 特開2002−49940号公報
本発明は、上述の問題点に鑑みてなされたものであり、その目的は、ウエハレベル状態でエアーキャビティ形成面にガラスを付着し、前記ウエハの反対面を薄型化(Thinning)した後、ウエハ面に長空形状のビアをエッチングして、各ビアにメタルを充填し、再びウエハをエッチングことにより、メタル部位のみが突出するようにしたチップスケールパッケージが製作されることによって、超薄型の電子パッケージの構成要求を満足させることができ、FAB工程上において一括したプロセスが適用され得るようにしたイメージセンサのウエハレベルチップスケールパッケージの製造方法を提供することにある。
また、本発明の他の目的は、ウエハのエッチング部位の両端に突出した金属バンプがソルダーボールの機能を代えることにより、ソルダーボールを付着するための工程が省略され、これによりパッケージの量産時間が短縮して生産性が画期的に向上することのできるイメージセンサのウエハレベルチップスケールパッケージを提供することにある。
発明に関連するイメージセンサのウエハレベルチップスケールパッケージによれば、上面にイメージセンサが形成され、イメージセンサの両端部にパッドが備えられたウエハと、前記ウエハの上部にキャビティ(CAVITY)を有するように、支持部に両端部が支持されて付着されるガラスと、前記パッドと電気的に接続し、ウエハの底面より突出形成されたメタルバンプと、を備える。
ここで、一実施形態では、前記ガラスが付着されたウエハは、可能な限り薄型化(Thinning)されて上面中央部にイメージセンサが形成され、その両端部に備えられたパッドを保護し得るように、スペーサが含まれた樹脂を硬化した支持部が備えられる。
前記ウエハの上面に付着されるガラスは、IRフィルタの機能を行うことのできるIRフィルタガラスが用いられ、ウエハの上面に付着される時にマイクロレンズ部にエアーキャビティ(Air Cavity)を形成させることを基本とするが、エアーキャビティなしで透明接着剤を使用して付着させることができる。
前記ウエハ面にガラスを付着するときに使用する接着剤、すなわち前記支持部を構成する樹脂は、ガス排出の少ない樹脂を使用することが好ましく、ガス排出の少ない樹脂には、エポキシ系樹脂及びシリコーン系樹脂、BCB樹脂及びUV硬化方式の樹脂などを用いることができる。
また、前記接着剤は、パッドを保護するためのスペーサが含まれ、熱膨張係数と吸湿率が小さいのに対し、接着強度は高いという特性を有するものを使用することが好ましい。
一方、前記メタルバンプは、ウエハのエッチング部分に電気銅メッキによるメッキ方式と、導電性ペーストをプリントして硬化させる方式とにより形成することができ、ウエハの上面の両端に備えられたパッドの露出部位と電気的な接続をとることが可能である。
一方、上記目的を達成すべく、本発明のイメージセンサのウエハレベルチップスケールパッケージの製造方法によれば、上面にイメージセンサが備えられたウエハレベルの上部にキャビティを有するようにガラスを付着するステップと、前記ウエハの下部面を薄く形成するための薄型化工程を行うステップと、前記ウエハのガラス付着面の反対面に長空形状のビア孔が形成されるようにエッチングするステップと、前記ウエハに形成されたビア孔上に導電性ペーストなどを充填して導電経路を形成するステップと、前記ウエハのビアに充填された長空形状のメタルを除外したウエハをエッチングして、メタルバンプが突出されるようにするステップと、前記ウエハレベル状態で完成されたパッケージを個別的に分離するステップと、を含むイメージセンサのウエハレベルチップスケールパッケージの製造方法であって、前記薄型化工程が行われるステップと前記ウエハエッチングステップとの間には、ウェットエッチングを行うためのレジスト層が形成されるステップをさらに含み、前記レジスト層は、LPCVD(低圧化学蒸着)装備を利用してSi 3 4 の成膜により形成される
前記薄型化工程を行うステップにおいて、前記ウエハレベルは、その下部面が100μm以下の薄い厚さに薄型化が行われて、パッケージがスリム化される。
エハのエッチングの際、長空形状のビア壁面は、直角または所定の角度の枠裏面で構成される。
一方、前記メタルによる導電経路を形成するステップは、ウエハ面に導電性またはソルダーペーストをプリントした後、リフローを通過させてペーストを硬化させるペースト注入方式と、シード(Seed)層を形成した後に銅メッキを施し、メッキ面がCMP工程により平坦化して配線を形成するメッキ方式を含み、いずれを用いてもよい。
前記ウエハに形成されたビアにメタルが各パッドと電気的に接続した後には、長空のビアにメタルが充填された部分を除外したウエハ面を再びエッチングして、メタルがウエハ面に対して数十μmの厚さに突出することによって、バンプパッドの機能を果たすようにすることができる。
このとき、前記長空形状のビアに充填されたメタル部分の中央部を切断するダイシング(Dicing)工程により、両端部にメタルバンプが形成された個別パッケージの製作を完了することができる。
本発明のイメージセンサのウエハレベルチップスケールパッケージによれば、イメージセンサが形成されたウエハが薄く形成されて、ウエハの両端の下部にウエハ上部のパッドと直接接触されて導電経路が形成されたメタルバンプを突出形成させることにより、カメラモジュールにパッケージを結合する際に、別のPCB基板やセラミック基板がなくても直接装着可能なことから、モジュールの組立空間を低減して製品の小型化を図ることができ、各種基板の製造費用が減少されて、製品単価を低減できるという利点がある。
また、本発明は、薄型ウエハの両端の下部に突出したメタルバンプがソルダーボールの役割を代替するため、ソルダーボール及びソルダーボールと導電経路を形成するための再分配線の形成工程が省略されることによって、パッケージを製造するための工数が画期的に単純化されることによって、製造時間が短縮され、合わせて量産能力が向上するという長所がある。
また、本発明に係るウエハレベルチップスケールパッケージは、ウエハレベル状態でガラスが直接付着されるため、異質物による不良を最小化できるという作用効果も期待できる。
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。
本発明のイメージセンサのウエハレベルチップスケールパッケージ及びその製造方法の上記の目的に対する技術的構成をはじめとする作用効果に関する事項は、本発明の好ましい実施の形態が示された図面を参照した以下の詳細な説明により明確に理解できるであろう。
ウエハレベルチップスケールパッケージの構造
まず、図2は、本発明に係るウエハレベルチップスケールパッケージの断面図である。
同図に示すように、本発明のイメージセンサのウエハレベルチップスケールパッケージは、シリコンウエハ10の上面の中央部にイメージセンサ11及びエアーキャビティ12が形成され、その両端部に1対のパッド13が備えられ、前記イメージセンサ11の上部にウエハ10の全面が覆われるガラス20が付着されるとともに、前記ウエハ10の下部の両端に前記パッド13及び導電経路を形成するメタルバンプ30が突出形成された構造である。
前記ウエハ10は、通常のシリコンで構成されて上面の中央部にイメージセンサ(マイクロレンズ)11が形成され、前記イメージセンサ11の両端に1対のパッド12が備えられ、前記パッド12上には、その上部に付着されるガラス20の両端の底面を支持する支持部14が形成される。
前記支持部14は、イメージセンサ11の上面とガラス20の底面との間にエアーキャビティ12が形成される空間を維持するための適切な高さが提供され得るように、感光性樹脂を用いたフォトリソグラフィー工程により、ダム(DAM)の形態で構成される。
また、前記支持部14は、スペーサを含む感光性樹脂(Sealant)をプリントまたはディスペンスしてガラスに付着する際に、イメージセンサ11と離隔された空間が生成されるように、樹脂内にスペーサを含浸させる。このとき、前記スペーサは、必要に応じてその大きさを調整することができる。
ここで、前記樹脂は、熱膨張係数と吸湿率が少なく、接合強度が強い材質で構成されることが好ましく、樹脂の硬化方式は、UVや熱、またはハイブリッド(UV+熱)硬化方法を取ることが好ましい。
また、前記パッド11は、一般的なサイズのパッドまたは拡張パッドのうちのいずれかのパッドで形成することができる。
前記ガラス20は、前記ウエハ10の上面の支持部14が硬化するまで、前記支持部14に直接付着させてもよく、あるいは前記支持部14の上部に塗布された別の接着剤により付着させてもよい。
このとき、接着剤を使用する際には、硬化時のガス排出の少ないUV硬化方式の樹脂、エポキシ系樹脂、シリコーン系樹脂またはBCB(Benzocyclobutene、ベンゾシクロブテン)樹脂等の接着剤が適している。
また、前記ガラス20は、IRフィルタの機能を行うことのできるIRフィルタガラスも使用できる。
一方、前記ウエハ10は、パッケージ工程の初期工程である薄型化(Thinning)工程により100μm以下の薄い厚さに形成され、両端の下部にウエハ10の底面より突出された1対のメタルバンプ30が備えられる。
前記メタルバンプ30は、シリコンウエハ10の初期エッチングステップで形成された長空のビア孔に導電性ペーストの注入による硬化方式やメタルのメッキ方式により形成され、前記ウエハ10のエッチングの際に露出されるパッド13の一部分と電気的に接続して配線を形成する。
このとき、前記ウエハ10の底面に対してその両端の下部に突出したメタルバンプ30は、前記パッド13及び導電経路を形成してその底面に装着される電気的結合体の平面上において直接接触可能な構造で形成されることによって、ソケットタイプのカメラモジュールにメタルバンプ30が突出した底面が直接密着するように配置することができる。
すなわち、上述の従来のソルダーボール形態のバンプが突出形成されたチップスケールパッケージは、ソケットタイプのカメラモジュールを結合する際に、別のPCB基板やセラミック基板を利用しなければ、側面及び底面結合が不可能であるのに対し、本発明に係るチップスケールパッケージは、ウエハ10の底面の両端部に突出したメタルバンプ30がウエハ10面と僅か数十μmの微々たる差で平面をなして突出形成されることによって、直接ソケットタイプカメラモジュールに結合され得ることから、カメラモジュールを製作する際の工程が短縮され、組立部品の減少により生産単価が低減する。
一方、上記のような構造からなる本発明のイメージセンサのウエハレベルチップスケールパッケージは、上面にイメージセンサが備えられたウエハレベルの上部に等間隔で樹脂をプリントし、エアーキャビティを有するようにガラスを付着し、前記ウエハの下部面を薄く形成するための薄型化工程を行い、前記ウエハのガラス付着面の反対面に長空形状のビア孔が形成されるようにエッチングを行い、前記ウエハに形成されたビア孔上に導電性ペーストなどを充填して導電経路を形成し、前記ウエハのビアに充填された長空形状のメタルを除外したウエハをエッチングすることによりメタルバンプが突出し、前記ウエハレベル状態で完成されたパッケージを個別的に分離する順次工程により製作される。
以下、このようなウエハレベルチップスケールパッケージの詳細な製造工程を図3〜図9に基づいて、主な工程別に区分して説明する。
ウエハレベルチップスケールパッケージの製造方法
図3は、本発明に係るチップスケールパッケージを製造するためにウエハ上面に樹脂をプリントするステップを示す工程図であって、図示のように、イメージセンサ11が形成されたウエハ10の上面にエアーキャビティ12を形成し、前記イメージセンサ11の両端部のスクライブ(Scribe Line)を中心にその両端部に伸びたパッド13が等間隔で備えられる。
このとき、前記スクライブラインは、後述する最終工程中のダイシングステップにおいてダイシングライン(Dicing Line)として用いられる。
前記スクライブラインを隔てて隣接したパッド13の上部には、前記ウエハ10の上部にエアーキャビティ12を形成させるためのダム形態の支持部14が形成され、前記支持部14は、感光性樹脂が塗布された後、フォトリソグラフィー工程により所定の高さを有するパターン形態で形成される。
前記支持部14のパターン形成方法は、感光性樹脂を塗布した後にパターンのみの硬化を行うように、感光性樹脂をコーティングし、その上部に別の接着剤を塗布する方式と、BCB樹脂などの樹脂で別の接着剤なしでパターンを形成させる方式が採択され得る。
次の図4は、本発明に係るチップスケールパッケージを製造するためにウエハ上面にガラスを付着するステップを示す工程図であって、前記プリントステップにおいてウエハ10の上面に塗布され、スペーサを含む樹脂からなる支持部14と接触されるように、ガラス20が配置されて、前記支持部14の完全硬化によりガラス20が付着固定される。
前記支持部14を構成する樹脂の硬化方式は、UV硬化、熱硬化またはハイブリッド(UV+熱)硬化方式の全てが適用可能であり、ガラス20を付着する際に、前記パッド13の上部に形成された支持部14の高さ分だけガラス20とイメージセンサ11との間の空間上にエアーキャビティ12が形成される。
次の図5は、本発明に係るチップスケールパッケージを製造するためにウエハの薄型化が行われるステップを示す工程図であって、図示のように、ガラス20が付着され、一般に750μmの厚さに形成されたシリコンウエハ10は、その厚さhが100μmまたはその以下の薄い厚さに薄型化される。
これは、本発明に係るチップスケールパッケージのスリム化を図るためのものであり、以後の工程においてウエハ10の両端部に形成されるメタルバンプを容易に形成させるためにも、前記ウエハ10を薄く形成することが有利である。
一方、次の工程のエッチングステップにおいてウェットエッチングを行うためのレジスト層(図示せず)が形成されることができ、前記レジスト層は、LPCVD(低圧化学蒸着)装備を利用して、Si34の成膜により形成される。
次に、図6A及び図6Bは、本発明に係るチップスケールパッケージを製造するためのウエハのエッチングステップを示す工程図であって、図6Aは、エッチングステップの断面図であり、図6Bは、エッチングステップの平面図である。
図示するように、まず前記薄型化工程においてレジスト層が形成されている場合、前記レジスト層をエッチングする部分のみを開放して、DRIEによりドライエッチングが行われることによって、長空形状のビア16が形成される。
また、前記ウエハ10をエッチング液を利用してウェットエッチングすることにより、前記のような長空形状のビア16が形成され得るが、Si34の成膜により長空形状のレジストパターンが形成されない部分に対してウェットエッチングが行われる。
このとき、前記ウェットエッチングのエッチング液は、70〜90℃の範囲の40%水酸化カリウム(KOH)が用いられ、前記ウエハ10のエッチング広さは、略600μm、エッチング深さは、略90〜100μmの範囲であり、このようなウエハ10のエッチングは、ウエハの外形及び種類によりその条件が変更され得る。
参考に、前記ウエハ10のエッチング特性は、ウエハの素材とエッチング液の種類、濃度及び温度条件などにより決定され、前記エッチング液の種類、濃度及び温度条件によりエッチングの速度を速くまたは遅く調節できる。
これにより、シリコンウエハの場合、単結晶や多結晶シリコンの全てが、一般的に硝酸(HNO3)とフッ化水素酸(6HF)の混合物でウェットエッチングが行われ、シリコン配向(きめの方向)に依存するエッチング特性を表すエッチング液もある。その例には、水酸化カリウムとイソプロフィルアルコールとの混合物がある。
一方、ウェットまたはドライエッチング工程により形成された長空形状のビア16は、そのエッチング壁面がテーパーした傾斜面に形成される。
仮に、前記ビア16の両端面が直角に形成されている場合には、前記ウエハ10のビア16の内部にメタルペーストを注入する時に、パッド13と良好な導電経路が形成され難いため、前記ビア16の両端面は、テーパーした傾斜面に形成されることが好ましい。
しかしながら、前記ウエハ10のビア16を介してメタルペーストを注入せず、メタルをメッキする方式が行われる場合には、ビア16の側面が直角に形成されたとしても、均一な充填による良好な導電経路が形成されることから、前記ビア16の側面が傾斜面に形成されることに限定しないことが好ましい。
また、図7A及び図7Bは、本発明に係るチップスケールパッケージを製造するためにウエハのエッチング部分にメタルが充填されるメタルプリントステップを示す工程図であって、図7Aは、メタルプリントステップの断面図であり、図7Bは、メタルプリントステップの平面図である。
図示のように、前記ウエハ10面に等間隔でエッチングされた長空形状のビア16の内部にメタルペースト30が充填され、前記メタルペースト30は、ウエハ10のイメージセンサ11とガラス20との間にスクライブラインを中心に両端部にパターニングされたパッド13と電気的に接続されて、導電経路を形成する。
このとき、前記メタルペースト30を長空形状のビア16の内部に充填する方式は、ソルダーペーストを含む導電性ペーストをプリントする方式及びメタルをメッキする方式により行われる。
前記導電性ペーストをプリントする方式は、ウエハ10面に形成された長空形状のビア16の内部に導電性ペーストが注入されるようにプリントした後、リフローやオーブンを通過させてビア16内に注入されたペーストが硬化されるようにした方式であり、メタルをメッキする方式は、シード(Seed)メタルをコーティングした後、電気銅メッキを施してCMP(Chemical Mechanical Planarization、化学機械平坦化)を行うと、長空形状のビア16の内部に充填されたメタルのみが残るようになり、前記パッド13及び所望の配線が形成されるようにした方式である。
このように、ウエハ10面にエッチングされた長空形状のビア16の内部にメタルペーストの注入による硬化が完了して、前記パッド13及び導電経路が形成されたメタル硬化部30がウエハ10面及び平坦面を構成するようにした後に、次の工程であるシリコンの選択的なエッチングステップが行われる。
図8A及び図8Bは、本発明に係るチップスケールパッケージを製造するためにウエハ面の選択的なエッチングステップを示す工程図であって、図8Aは、選択的エッチングステップの断面図であり、図8Bは、選択的エッチングステップの平面図である。
前記図7Aに示すように、前記ウエハ10と導電経路が形成されたメタル硬化部30のみがパッケージの底面に位置するようになることによって、上述のウエハ10のエッチング方法と条件でシリコンウエハ10のみを数〜数十μmにエッチングして、ウエハ10面に対して長空形状のメタル硬化部30が突出されるようにする。
このとき、前記ウエハ10面に対して突出された各メタル硬化部30は、電気電導度に優れた銅(Cu)、ニッケル(Ni)または金(Au)メッキにより、柱状電極を形成することが好ましい。
最後に、図9A及び図9Bは、本発明に係るチップスケールパッケージを製造するためのダイシングステップを示す工程図であって、図9Aは、ダイシングステップの断面図であり、図9Bは、ダイシングステップの平面図である。
図示のように、ウエハレベル状態で完成されたパッケージを前記ウエハ10面の外側に突出された長空形状の各メタル硬化部30の中央部、すなわち各パッド13間のスクライブラインをダイシングラインとしてそれぞれのパッケージで切断することにより、ウエハ10の両端の下部にウエハ10の底面に対して1対のメタルバンプ30が突出し、ウエハ10の上面のパッド13と電気的導電経路を形成するウエハレベルチップスケールパッケージの製作が完成される。
一方、図10A及び図10Bは、ウエハレベル状態で製作されたパッケージダイシングステップを行う前の平面図及び底面図であって、図示のように、円板状のシリコンウエハレベル上に複数のパッケージが等間隔で形成されれば、図10Bのように、各パッケージに形成されたメタルバンプ30の中央部に形成されたダイシングラインに沿って切断されることによって、四角の個別チップスケールパッケージで構成される。
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
従来の内部キャビティを有する結晶質基材素子の断面図である。 本発明に係るウエハレベルチップスケールパッケージの断面図である。 本発明に係るウエハレベルチップスケールパッケージの製造工程を示すステップ別工程図であって、ウエハの上面に樹脂をプリントするステップを示す断面図である。 本発明に係るウエハレベルチップスケールパッケージの製造工程を示すステップ別工程図であって、ウエハの上面にガラスを付着するステップを示す断面図である。 本発明に係るウエハレベルチップスケールパッケージの製造工程を示すステップ別工程図であって、ウエハの薄型化工程を行うステップを示す断面図である。 本発明に係るウエハレベルチップスケールパッケージの製造工程を示すステップ別工程図であって、ウエハエッチングステップの断面図である。 本発明に係るウエハレベルチップスケールパッケージの製造工程を示すステップ別工程図であって、ウエハエッチングステップの平面図である。 本発明に係るウエハレベルチップスケールパッケージの製造工程を示すステップ別工程図であって、ウエハに形成されたビアにメタルをプリントするステップの断面図である。 本発明に係るウエハレベルチップスケールパッケージの製造工程を示すステップ別工程図であって、ウエハに形成されたビアにメタルをプリントするステップの平面図である。 本発明に係るウエハレベルチップスケールパッケージの製造工程を示すステップ別工程図であって、ウエハの選択的エッチングステップの断面図である。 本発明に係るウエハレベルチップスケールパッケージの製造工程を示すステップ別工程図であって、ウエハの選択的エッチングステップの平面図である。 本発明に係るウエハレベルチップスケールパッケージの製造工程を示すステップ別工程図であって、ウエハダイシングステップの断面図である。 本発明に係るウエハレベルチップスケールパッケージの製造工程を示すステップ別工程図であって、ウエハダイシングステップの平面図である。 ウエハレベル状態で製作されたパッケージダイシングステップを行う前の平面図である。 ウエハレベル状態で製作されたパッケージダイシングステップを行う前の底面図である。
符号の説明
10 ウエハ
11 イメージセンサ
12 エアーキャビティ
13 パッド
14 支持部
16 ビア
20 ガラス
30 メタルバンプ

Claims (7)

  1. 上面にイメージセンサが備えられたウエハ上に等間隔でパッドが形成され、前記パッド間のスクライブラインを中心に前記パッド上部の両端に伸びる支持部を形成するための樹脂がプリントされるステップと、
    前記ウエハの上部にエアーキャビティが形成されるように、前記支持部の上面にガラスが配置され、前記支持部の完全硬化によりガラスが付着固定されるステップと、
    前記ウエハを所定の厚さ以下に形成するために、薄型化工程が行われるステップと、
    前記ウエハに、エッチングにより等間隔で長空形状のビアが形成されることによって、前記パッドの一部分をビア側に露出させるウエハエッチングステップと、
    前記ウエハにエッチングされたビア内部にメタルペーストが充填されて硬化され、前記メタルペーストが、ウエハ上面の両端部にパターニングされたパッドと電気的に接続されて導電経路が形成されるメタルプリントステップと、
    前記メタルペーストが充填されたビアを除外した前記ウエハが選択的にエッチングされて硬化されたメタル底面が、前記ウエハ底面より突出するようにするウエハの選択的エッチングステップと、
    前記ウエハの両端の下部に1対のメタルバンプが突出形成された個別パッケージで構成されるように、前記ウエハ上に突出された長空形状のメタル中央部に沿ってウエハが切断されるダイシングステップと、
    を含むイメージセンサのウエハレベルチップスケールパッケージの製造方法であって、
    前記薄型化工程が行われるステップと前記ウエハエッチングステップとの間には、ウェットエッチングを行うためのレジスト層が形成されるステップをさらに含み、前記レジスト層は、LPCVD(低圧化学蒸着)装備を利用してSi 3 4 の成膜により形成されることを特徴とするイメージセンサのウエハレベルチップスケールパッケージの製造方法。
  2. 前記ウエハエッチングステップにおいて形成された長空形状のビアは、そのエッチング壁面がテーパーした傾斜面に形成されるようにしたことを特徴とする請求項に記載のイメージセンサのウエハレベルチップスケールパッケージの製造方法。
  3. 前記ウエハエッチングステップにおいて形成された長空形状のビアは、そのエッチング壁面が直角に形成されるようにすることを特徴とする請求項に記載のイメージセンサのウエハレベルチップスケールパッケージの製造方法。
  4. 前記メタルプリントステップにおいて、前記メタルペーストをビア内部に充填する方式は、導電性ペーストをプリントする方式により行われることを特徴とする請求項1または2に記載のイメージセンサのウエハレベルチップスケールパッケージの製造方法。
  5. 前記メタルプリントステップにおいて、前記メタルペーストをビア内部に充填する方式は、メタルをメッキする方式により行われることを特徴とする請求項のいずれか一項に記載のイメージセンサのウエハレベルチップスケールパッケージの製造方法。
  6. 前記メタルペーストは、ソルダーペーストで構成されることを特徴とする請求項に記載のイメージセンサのウエハレベルチップスケールパッケージの製造方法。
  7. 前記ウエハの選択的エッチングステップと前記ダイシングステップとの間には、前記メタルバンプ上に銅(Cu)、ニッケル(Ni)または金(Au)メッキが行われて、柱状電極を形成するステップをさらに含むことを特徴とする請求項のいずれか一項に記載のイメージセンサのウエハレベルチップスケールパッケージの製造方法。
JP2006276263A 2005-10-10 2006-10-10 イメージセンサのウエハレベルチップスケールパッケージの製造方法 Expired - Fee Related JP4472682B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050094819A KR100752713B1 (ko) 2005-10-10 2005-10-10 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법

Publications (2)

Publication Number Publication Date
JP2007110117A JP2007110117A (ja) 2007-04-26
JP4472682B2 true JP4472682B2 (ja) 2010-06-02

Family

ID=37910400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006276263A Expired - Fee Related JP4472682B2 (ja) 2005-10-10 2006-10-10 イメージセンサのウエハレベルチップスケールパッケージの製造方法

Country Status (4)

Country Link
US (1) US7651878B2 (ja)
JP (1) JP4472682B2 (ja)
KR (1) KR100752713B1 (ja)
CN (1) CN100483727C (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769722B1 (ko) * 2006-10-10 2007-10-24 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
KR100881919B1 (ko) * 2007-06-12 2009-02-04 서수정 에어 캐비티형 웨이퍼 레벨 패키지의 제조 방법
CN101355092B (zh) * 2007-07-26 2011-12-07 采钰科技股份有限公司 用于光电装置的封装结构
US9117714B2 (en) * 2007-10-19 2015-08-25 Visera Technologies Company Limited Wafer level package and mask for fabricating the same
EP2227899B1 (en) * 2007-12-17 2015-01-21 Omnivision Technologies, Inc. Reflowable camera module with integrated flash
JP2009158713A (ja) * 2007-12-26 2009-07-16 Sekisui Chem Co Ltd センサ素子実装体の製造方法
JP5133734B2 (ja) * 2008-02-26 2013-01-30 セイコーインスツル株式会社 イメージセンサ
KR100980096B1 (ko) * 2008-03-14 2010-09-07 박태석 다이싱 공정을 이용한 집적소자의 웨이퍼 레벨 칩 사이즈패키지 및 그 제조방법
JP2010016173A (ja) * 2008-07-03 2010-01-21 Panasonic Corp 固体撮像素子、その製造方法、及び固体撮像装置
JP5264332B2 (ja) * 2008-07-09 2013-08-14 ラピスセミコンダクタ株式会社 接合ウエハ、その製造方法、及び半導体装置の製造方法
KR100982270B1 (ko) * 2008-08-08 2010-09-15 삼성전기주식회사 카메라 모듈 및 이의 제조 방법
JP5235829B2 (ja) * 2009-09-28 2013-07-10 株式会社東芝 半導体装置の製造方法、半導体装置
JP5010661B2 (ja) * 2009-09-30 2012-08-29 株式会社東芝 電子機器および電子機器の製造方法
JP5521862B2 (ja) * 2010-07-29 2014-06-18 三菱電機株式会社 半導体装置の製造方法
US8405747B2 (en) * 2011-02-17 2013-03-26 Omnivision Technologies, Inc. Analog row black level calibration for CMOS image sensor
JP5903796B2 (ja) 2011-08-12 2016-04-13 ソニー株式会社 撮像装置およびカメラモジュール
JP2012004601A (ja) * 2011-10-03 2012-01-05 Fujikura Ltd 半導体パッケージの製造方法
CN102496622B (zh) * 2011-11-25 2016-03-30 格科微电子(上海)有限公司 图像传感器芯片的封装方法以及摄像模组
CN102623471B (zh) * 2012-03-27 2015-09-09 格科微电子(上海)有限公司 图像传感器的封装方法
CN103681535B (zh) * 2012-09-01 2016-10-19 万国半导体股份有限公司 带有厚底部基座的晶圆级封装器件及其制备方法
TWI564975B (zh) 2014-04-09 2017-01-01 精材科技股份有限公司 晶片封裝體及其製造方法
KR102305505B1 (ko) 2014-09-29 2021-09-24 삼성전자주식회사 웨이퍼 서포팅 시스템 디본딩 이니시에이터 및 웨이퍼 서포팅 시스템 디본딩 방법
TWI612651B (zh) * 2015-09-02 2018-01-21 蘇州晶方半導體科技股份有限公司 封裝結構及封裝方法
US10998373B2 (en) * 2016-07-11 2021-05-04 Sony Semiconductor Solutions Corporation Imaging element and imaging device
US10044175B1 (en) 2017-07-31 2018-08-07 Honeywell International Inc. High temperature avionic line replaceable units and aircraft systems containing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244580B1 (ko) 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7394153B2 (en) * 1999-12-17 2008-07-01 Osram Opto Semiconductors Gmbh Encapsulation of electronic devices
EP1356718A4 (en) * 2000-12-21 2009-12-02 Tessera Tech Hungary Kft PACKAGED INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
JP4000507B2 (ja) 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
JP4443865B2 (ja) 2002-06-24 2010-03-31 富士フイルム株式会社 固体撮像装置およびその製造方法
JP5030360B2 (ja) 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP4114660B2 (ja) 2003-12-16 2008-07-09 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板、電子機器
US7419839B2 (en) * 2004-11-12 2008-09-02 Philips Lumileds Lighting Company, Llc Bonding an optical element to a light emitting device

Also Published As

Publication number Publication date
US7651878B2 (en) 2010-01-26
JP2007110117A (ja) 2007-04-26
CN1949527A (zh) 2007-04-18
KR100752713B1 (ko) 2007-08-29
US20070080418A1 (en) 2007-04-12
KR20070039679A (ko) 2007-04-13
CN100483727C (zh) 2009-04-29

Similar Documents

Publication Publication Date Title
JP4472682B2 (ja) イメージセンサのウエハレベルチップスケールパッケージの製造方法
US11217556B2 (en) Packaged microelectronic devices having stacked interconnect elements and methods for manufacturing the same
US20220262767A1 (en) Semiconductor package and method manufacturing the same
CN109786268B (zh) 半导体封装件中的金属化图案及其形成方法
JP5065586B2 (ja) 半導体装置の製造方法
US7838332B2 (en) Method of manufacturing a semiconductor package with a bump using a carrier
US7667318B2 (en) Fan out type wafer level package structure and method of the same
US7413925B2 (en) Method for fabricating semiconductor package
US6781224B2 (en) Semiconductor device and package including forming pyramid mount protruding through silicon substrate
JP6027966B2 (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US8890304B2 (en) Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US8552540B2 (en) Wafer level package with thermal pad for higher power dissipation
KR101117887B1 (ko) 마이크로전자 워크피스 및 이 워크피스를 이용한 마이크로전자 디바이스 제조 방법
JP2009506572A (ja) 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
JP4739292B2 (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
US20100190294A1 (en) Methods for controlling wafer and package warpage during assembly of very thin die
JP3291289B2 (ja) 電子部品の製造方法
US9401345B2 (en) Semiconductor device package with organic interposer
JP2002231856A (ja) 半導体装置及びその製造方法
JP2007335642A (ja) パッケージ基板
JP4452767B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees