JP5010661B2 - 電子機器および電子機器の製造方法 - Google Patents

電子機器および電子機器の製造方法 Download PDF

Info

Publication number
JP5010661B2
JP5010661B2 JP2009227208A JP2009227208A JP5010661B2 JP 5010661 B2 JP5010661 B2 JP 5010661B2 JP 2009227208 A JP2009227208 A JP 2009227208A JP 2009227208 A JP2009227208 A JP 2009227208A JP 5010661 B2 JP5010661 B2 JP 5010661B2
Authority
JP
Japan
Prior art keywords
external connection
adhesive layer
connection terminal
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009227208A
Other languages
English (en)
Other versions
JP2011077297A (ja
Inventor
秀子 向田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009227208A priority Critical patent/JP5010661B2/ja
Priority to CN2010102753337A priority patent/CN102034834B/zh
Priority to US12/881,386 priority patent/US8421207B2/en
Publication of JP2011077297A publication Critical patent/JP2011077297A/ja
Application granted granted Critical
Publication of JP5010661B2 publication Critical patent/JP5010661B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01066Dysprosium [Dy]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Description

本発明は、カメラモジュールのような半導体装置とその製造方法、およびそのような半導体装置が実装された電子機器とその製造方法に関する。
半導体集積回路技術を用いたCCDやCMOSイメージセンサ等の半導体装置は、デジタルカメラやカメラ機能付き携帯電話に広く利用されている。このような半導体装置においては、搭載部品の小型・軽量に対応するために、センサチップ(半導体素子)をチップサイズパッケージ(CSP)にすることが提案されている。
CSP化されたカメラモジュールとして、半導体チップの表面に設けられた受光部を覆うように、透明ガラス部材のような光透過性保護部材を配置し、半導体チップと光透過性保護部材とを接着剤で貼り合せ、さらに光透過性保護部材上にレンズ部材を配置するとともに、半導体チップの裏面に基板に実装するための接続端子を設けた構造が提案されている。
このような構造のカメラモジュールにおいて、接着層は、半導体チップの受光部を囲むように形成されており、受光部を開口部としたロの字形の平面形状を有している。そして、接着層の4辺の幅は均一ではなくばらばらに設計されている。一方、接続端子は、半導体チップの裏面のエリア全体にグリッドアレイ状に配列されて配置されている。
このような構造を有する従来のカメラモジュールでは、基板に実装する際にカメラモジュールに所定以上の力を加えると、半導体チップが割れたり亀裂が生じる等の問題が生じていた。また、半導体チップに割れや亀裂が生じないまでも配線層が損傷を受け、その結果異常動作が引き起こされることがあった。
さらに従来から、固体撮像素子の有効画素領域外の領域に、透光性の蓋部が接着部を介して固定され、有効画素領域と透光性蓋部とが離隔して配置されるとともに、有効画素領域外の接着部に電極パッドが埋設され、その下方に外部電極が接続された構造の光学装置用モジュールも提案されている(例えば、特許文献1参照。)。
しかし、この光学装置用モジュールでは、外部接続端子は固体撮像素子内の再配線によって形成されており、接着部の厚さや弾性率、素子の厚さによっては、素子が割れるおそれがあった。
特開2007−129164公報
本発明は、基板(実装基板)への実装の際に半導体チップ(半導体基板)に割れや亀裂が生じることがなく、信頼性が高い半導体装置と、それを用いた電子機器を提供することを目的としている。
本発明の第1の態様に係る電子機器は、第1の面に受光部を有する活性層が形成された半導体基板と、前記半導体基板の前記第1の面上に、前記受光部を囲むように設けられた接着層と、前記半導体基板の前記受光部上に所定の間隙をおいて配置され、前記接着層を介して接着された光透過性保護部材と、前記半導体基板の前記第1の面とは反対側の第2の面に、所定の配列で配置された複数の外部接続端子とを備え、最外周に位置する前記外部接続端子において、少なくとも対向する2辺を形成する前記外部接続端子の中心点が、前記接着層を前記第2の面に投影した領域(以下、接着層の投影領域と示す。)内に配置されている半導体装置であって、前記半導体基板は50〜300μmの厚さを有しており、かつ中心点が前記接着層の投影領域外に配置された最外周外部接続端子において、前記接着層の投影領域の前記受光部を囲む開口端縁から前記中心点までの距離dが、前記外部接続端子の直径の−25%以上である半導体装置と、該半導体装置の前記光透過性保護部材上に設けられたレンズモジュールと、実装基板とを具備し、前記半導体装置が前記外部接続端子を介して前記実装基板に実装されてなることを特徴とする。
本発明の第2の態様に係る電子機器の製造方法は、前記第1の態様の電子機器の製造方法であり、最外周に位置する前記外部接続端子において、少なくとも対向する2辺を形成する前記外部接続端子の中心点が、前記接着層の投影領域内に配置され、かつ前記外部接続端子の中心点が前記接着層の投影領域外に配置された前記最外周外部接続端子において、前記接着層の投影領域の前記受光部を囲む開口端縁から前記中心点までの距離dが、前記外部接続端子の直径の−25%以上となるように設計し、それに基づいて製造することを特徴とする。
本発明の態様に係る半導体装置および電子機器においては、最外周に位置する外部接続端子の少なくとも対向する2辺を形成する接続端子の中心点が、接着層の投影領域内に配置されているので、半導体装置を実装基板に実装する際に、接続端子を介して半導体基板が受ける力が対称的になり、特定の領域に応力が集中することがなくなる。したがって、半導体基板の割れや亀裂、異常動作の発生がなくなり、信頼性の高い半導体装置および電子機器を得ることができる。
本発明の第1の実施形態に係る半導体装置を示す断面図である。 第1の実施形態の半導体装置において、外部接続端子の配置面である半導体基板(半導体チップ)の裏面に接着層を投影した平面図(以下、接着層投影平面図と示す。)である。 第1の実施形態の半導体装置を基板に実装した電子機器を示す断面図である。 本発明の第2の実施形態に係る半導体装置を示す接着層投影平面図である。 接着層の投影領域の開口端縁から最外周外部接続端子の中心点までの距離dが、マイナスである外部接続端子の配置を示す、接着層投影平面図である。 第2の実施形態の半導体装置において、接着層投影領域の開口端縁から最外周外部接続端子の中心点までの距離dと、半導体チップに発生する応力との関係を、シミュレーションにより調べた結果を示すグラフである。 本発明の第3の実施形態に係る半導体装置を示す接着層投影平面図である。 本発明の第4の実施形態に係る半導体装置を示す接着層投影平面図である。
本発明者は、半導体チップと光透過性保護部材とを接着剤で貼り合せるとともに、半導体チップの裏面に接続端子を設けた構造の半導体装置において、最外周に位置する接続端子の一部が、接着層の開口部に対応する領域に配置されている場合には、基板実装時に所定以上の力を加えると、半導体チップの特定の領域(例えば、最外周接続端子が配置された接着層の開口部に対応する領域)に応力が集中し、その応力に耐え切れずに半導体チップが割れたり、あるいは半導体チップ内に微小亀裂が生じるという知見を得た。以下に述べる本発明の構成は、この知見に基づいて見出されたものである。以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に限定されるものではない。
図1は、本発明の第1の実施形態に係る半導体装置であるカメラモジュールを示す断面図である。図2は、図1に示す半導体装置の接着層を投影平面図である。
第1の実施形態の半導体装置1は、シリコン(Si)基板のような半導体基板(半導体チップ)2を備えている。半導体チップ2は50〜300μmの厚さを有し、第1の面(表面)2aに活性層を有している。半導体チップ2の厚さは100〜200μmとすることが好ましい。活性層は、表面2aに照射される光や電子等のエネルギー線をフォトダイオードに収集する受光部3を有している。さらに、活性層は、電気信号のインプット・アウトプットや電源の供給等を行う複数の電極(図示せず)を有しており、これらはいわゆるイメージセンサを構成している。
半導体チップ2上には、受光部3をキズや埃から保護するための透明ガラス部材のような光透過性保護部材4が、受光部3を有する表面2aを覆うように配置されている。光透過性保護部材4は、半導体チップ2の表面2aの周辺部に配置された接着層5を介して、半導体チップ2の表面2aに接着されている。
接着層5は、例えばエポキシ系フィルム状接着剤からなり、半導体チップ2の中央部に形成された受光部3を囲むように形成されており、受光部3を開口部とした平面視ロの字形状を有している。そして、光透過性保護部材4と半導体チップ2の表面2aとの間には、接着層5の厚さに基づく間隙6が形成されている。受光部3上には、集光用のマイクロレンズ7が形成されており、その集光効果を損なわないように、光透過性保護部材4と受光部3との間には間隙6が形成されている。
半導体チップ2は、第1の面である表面2aと第2の面である裏面2bとを繋ぎ活性層の電極と電気的に接続された、貫通電極(図示せず)のような内部配線を備えており、半導体チップ2の裏面2bには、裏面配線層(図示せず)が設けられている。また、裏面配線層上を含めて半導体チップ2の裏面2bは、ポリイミド樹脂やエポキシ樹脂、あるいはソルダーレジスト材等からなる保護膜(図示せず)で覆われており、裏面配線層の端子形成領域(保護膜の開口領域)には、外部接続端子8が設けられている。外部接続端子8としては、はんだバンプのような突起型電極が適用される。
外部接続端子8は、例えば3行3列〜6行6列のグリッドアレイ状に配列されている。そして、図2に示すように、最外周に位置する外部接続端子8aにおいて、対向する2辺を形成する接続端子8aの中心点が全て、接着層5の形成領域を外部接続端子8の配置面(半導体チップ2の裏面)に投影した領域(接着層の投影領域)9内に配置されている。
そして、光透過性保護部材4の上面には、接着層(図示せず)を介してレンズモジュール10が取り付けられている。レンズモジュール10としては、レンズホルダに集光用レンズを装着したものが用いられる。さらに、これら全体は、電気的なシールドや機械的補強を目的としたシールドキャップ11等で覆われている。
第1の実施形態の半導体装置1は、例えば以下に示すようにして作製される。まず、半導体基板2の表面2aに受光部3を有する活性層を形成する。半導体基板2は半導体ウェハとして供給され、活性層は半導体ウェハの各素子構成領域に応じて形成される。
次に、半導体基板2の表面2aの受光部3を除く周辺領域に、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂等からなる接着層5を形成する。また、半導体基板2(半導体ウェハ)とほぼ同じ大きさを有する透明ガラス基板からなる光透過性保護部材4を用意し、これを半導体基板2上に配置する。そして、光透過性保護部材4と半導体基板2の表面とを、例えば加圧・加熱することにより接着層5を介して貼り合わせる。光透過性保護部材4と半導体基板2との間には、接着層5の厚さにより間隙6が形成され、半導体基板2の表面2aに設けられた受光部3は間隙6内に露出するように配置される。
次に、半導体基板2の裏面2bを機械研削、化学機械研磨、ウェットエッチング、ドライエッチング等により加工し、半導体基板2を裏面2b側から100〜200μmの厚さに薄肉化する。なお、この加工工程は予め薄肉化した半導体基板2を用いる場合には必要ではないが、光透過性保護部材4が半導体基板2を機械的に補強する支持基板の役割を果たすことから、半導体基板2の最終的な加工は光透過性保護部材4を貼り合わせた後に実施することが好ましい。
次いで、半導体基板2内に貫通電極のような内部配線を形成した後、半導体基板2の裏面2bに裏面配線層を形成する。そして、半導体基板2の裏面2bに保護膜を形成した後、裏面配線層の端子形成領域に外部接続端子8を形成する。外部接続端子8は、例えばはんだボールをリフローして裏面配線層と接続することにより形成される。そして、このような外部接続端子8の形成位置は、最外周に位置する外部接続端子8aの対向する2辺を形成する接続端子8aの中心点が全て、接着層の投影領域9内に配置されるように設計されている。
これら一連の工程(ウェハ工程)が終了した後、半導体基板2をブレード等で切断して個片化する。そして、個片化された半導体チップ2上の受光部3の上方にレンズモジュール10を取り付け、さらにシールドキャップ11を装着することによって、図1に示す半導体装置1が作製される。
第1の実施形態の半導体装置1は、外部接続端子8を介して実装基板に実装される。この半導体装置1が実装された電子機器を図3に示す。図3において、符号12は配線(図示せず)を有する実装基板を示す。実装基板12は、図示しない記憶装置や表示装置に接続される。電子機器としては、デジタルカメラ、カメラ機能付携帯電話、電子会議用の撮像システム等を例示することができる。
第1の実施形態の半導体装置1においては、最外周外部接続端子8aのうちで対向する2辺を形成する接続端子8aの中心点が、接着層の投影領域9内に配置されているので、この半導体装置1を実装基板12に実装する際に、接着層の投影領域9内に配置された外部接続端子8aを介して、半導体チップ2の対称的な位置に対称的な力が作用することになる。したがって、半導体チップ2内で応力が局部的に集中することがなくなり、半導体チップ2の割れや亀裂の発生が防止される。
半導体チップ2の厚さが薄く、かつ最外周の外部接続端子8aの一部が接着層の投影領域9から内側に外れた開口部9aにある構造では、実装基板12に実装する際に外部接続端子8を介して半導体チップ2が受ける応力値が、半導体チップ2の亀裂等発生の限界を超えるため、半導体チップ2に割れや亀裂が生じていた。しかし、第1の実施形態の半導体モジュールにおいては、半導体チップ2内に生じる応力値を低減することができるので、薄い半導体チップ2でも割れや亀裂の発生を防止することができる。
次に、本発明の第2の実施形態に係る半導体装置について、図4ないし図6を参照して説明する。図4および図5は、第2の実施形態に係る半導体装置において、外部接続端子8の配置面に接着層の形成領域を投影した接着層投影平面図である。
第2の実施形態に係る半導体装置1においては、十分な広さの受光部3を設けるために、最外周に位置する外部接続端子8aの中心点の全ては、接着層の投影領域9内に配置されてはいない。そして、接着層の投影領域9外に配置された最外周外部接続端子8aにおいては、これらの中心点から接着層投影領域9の開口端縁(以下、接着層開口端縁と示す。)までの距離dは、外部接続端子8の直径(例えば300μm)の−25%以上になっている。
なお、図4に示すように、最外周外部接続端子8aの中心点が接着層の投影領域9内にある場合には、d値を0以上(プラス)とし、図5に示すように、最外周外部接続端子8aの中心点が接着層の投影領域9から内側に外れた開口部9aにある場合には、d値を0未満(マイナス)とした。第2の実施形態において、その他の部分は第1の実施形態と同様に構成されているので、説明を省略する。
第2の実施形態の半導体装置1では、前記したように、接着層開口端縁から最外周外部接続端子8aの中心点までの距離dが、外部接続端子8の直径の−25%以上に限定されているので、この半導体装置1を実装基板12に実装する際の半導体チップ2内での応力集中が抑制される。したがって、半導体チップ2の割れや亀裂が発生しない。
次に、シミュレーションを行い、接着層投影領域9の開口端縁から最外周外部接続端子8aの中心点までの距離dと、実装基板への実装時に半導体チップ2に発生する応力との関係を調べた。
シミュレーションは、第2の実施形態の半導体装置において、半導体チップ2の厚さは100μm(0.1mm)、接着層5はエポキシ系フィルム状接着剤から形成された厚さ50μmのものとし、外部接続端子8であるはんだボールの直径および高さは300μm(0.3mm)として行った。
シミュレーションの結果を図6にグラフで示す。グラフの横軸は、接着層投影領域9の開口端縁から最外周外部接続端子8aの中心点までの距離d(単位mm)を表し、縦軸は半導体チップ2の裏面2bにかかる応力(単位MPa)を表す。グラフ上の点Aは、半導体チップ2に割れが発生する条件を示している。
こうして得られた図6に示すグラフの近似式を以下に示す。
Figure 0005010661
この式において、各記号は以下のものを示している。
σ:半導体チップ裏面にかかる応力値(MPa)
chip:半導体チップの厚さ(mm)
x:接着層投影領域の開口端縁から最外周外部接続端子の中心点までのx方向の距離(mm)
:接着層投影領域の開口端縁から最外周外部接続端子の中心点までのy方向の距離(mm)あ
adh:接着層の厚さ(mm)
ball:外部接続端子の高さ(mm)
adh:接着層の弾性率(MPa)
なお、図5および図6において、横方向をx方向とし、縦方向をy方向とする。dxは左右(2辺)のdxで小さい方を、dは上下2辺のdで小さい方を採るものとする。また、Cは定数であり、係数a=0.03、b=0.23、c=0.44、d=2.2、e=0.76、f=−0.15である。
この式において、各変数(tchip,dx,dy,adh,hball,Eadh)に所定の値を代入することで、第2の実施形態と同様な構造を有する半導体装置1の半導体チップ2裏面にかかる応力値σを求めることができる。そして、求められた応力値σがグラフ上の点Aを超えるかどうかを調べることで、半導体チップ2に割れが生じるおそれがあるか否かを判断することができる。さらに、近似式を用いれば、dxとdだけでは画素領域範囲の限定から応力を低減できない場合に、半導体チップの厚さ、接着層の厚さや弾性率、外部接続端子の高さ等の他の変数を最適に組み合わせることで、半導体チップにかかる応力の低減を図ることができる。
第2の実施形態の半導体装置1においては、接着層の投影領域9の開口端縁から最外周外部接続端子8aの中心点までの距離dが、外部接続端子8の直径の−25%以上に限定されており、各値を前記式に入れて半導体チップ2裏面にかかる応力値σを求めたところ、応力値σがグラフ上の点Aを超えないことが確かめられた。
次に、本発明の第3および第4の実施形態に係る半導体装置について説明する。図7および図8は、それぞれ第3および第4の実施形態による半導体装置において、外部接続端子の配置面に接着層の形成領域を投影した接着層投影平面図である。
第3の実施形態に係る半導体装置1では、最外周に位置する外部接続端子8aのうちで、対向する2辺だけでなく4辺ともに中心点が、接着層の投影領域9内に配置されている。第3の実施形態において、その他の部分は第1の実施形態と同様に構成されているので、説明を省略する。
第4の実施形態に係る半導体装置1においては、最外周の4辺に位置する外部接続端子8aの全てが、中心点だけでなく全体が接着層の投影領域9内に配置されている。第4の実施形態において、その他の部分は第1の実施形態と同様に構成されているので、説明を省略する。
このように構成される第3の実施形態の半導体装置においては、実装基板に実装する際に、最外周外部接続端子8aの4辺全体に均等に分散された力が半導体チップ2に加えられる。すなわち、4辺の最外周外部接続端子8a全体を介してより均等に分散された力が半導体チップ2に加えられる。したがって、第1の実施形態に比べて、半導体チップ2内の応力の集中をよりいっそう抑制することができ、半導体チップ2の割れや亀裂の発生をよりいっそう防止することができる。
また、第4の実施形態の半導体装置においても、実装基板に実装する際に外部接続端子8を介して加えられる力に起因する半導体チップ2内の応力集中を防止することができる。したがって、半導体チップ2の割れや亀裂の発生を防止することができる。
以上の実施形態で説明された構成、形状、大きさおよび配置関係については、概略的に示したものにすぎず、また各構成の組成(材質)等については例示にすぎない。したがって、本発明は以上の実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り、さまざまな形態に変更することができる。
1…半導体装置、2…半導体基板(半導体チップ)、3…受光部、4…光透過性保護部材、5…接着層、8…外部接続端子、10…レンズモジュール、12…実装基板。

Claims (2)

  1. 第1の面に受光部を有する活性層が形成された半導体基板と、
    前記半導体基板の前記第1の面上に、前記受光部を囲むように設けられた接着層と、
    前記半導体基板の前記受光部上に所定の間隙をおいて配置され、前記接着層を介して接着された光透過性保護部材と、
    前記半導体基板の前記第1の面とは反対側の第2の面に、所定の配列で配置された複数の外部接続端子とを備え、
    最外周に位置する前記外部接続端子において、少なくとも対向する2辺を形成する前記外部接続端子の中心点が、前記接着層を前記第2の面に投影した領域(以下、接着層の投影領域と示す。)内に配置されている半導体装置であって、
    前記半導体基板は50〜300μmの厚さを有しており、かつ中心点が前記接着層の投影領域外に配置された最外周外部接続端子において、前記接着層の投影領域の前記受光部を囲む開口端縁から前記中心点までの距離dが、前記外部接続端子の直径の−25%以上である半導体装置と、
    該半導体装置の前記光透過性保護部材上に設けられたレンズモジュールと、
    実装基板とを具備し、
    前記半導体装置が前記外部接続端子を介して前記実装基板に実装されてなることを特徴とする電子機器。
  2. 請求項1記載の電子機器の製造方法であり、
    最外周に位置する前記外部接続端子において、少なくとも対向する2辺を形成する前記外部接続端子の中心点が、前記接着層の投影領域内に配置され、かつ前記外部接続端子の中心点が前記接着層の投影領域外に配置された前記最外周外部接続端子において、前記接着層の投影領域の前記受光部を囲む開口端縁から前記中心点までの距離dが、前記外部接続端子の直径の−25%以上となるように設計し、それに基づいて製造することを特徴とする電子機器の製造方法。
JP2009227208A 2009-09-30 2009-09-30 電子機器および電子機器の製造方法 Expired - Fee Related JP5010661B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009227208A JP5010661B2 (ja) 2009-09-30 2009-09-30 電子機器および電子機器の製造方法
CN2010102753337A CN102034834B (zh) 2009-09-30 2010-09-06 半导体装置和电子设备、及其制造方法
US12/881,386 US8421207B2 (en) 2009-09-30 2010-09-14 Semiconductor device, electronic apparatus, and manufacturing methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009227208A JP5010661B2 (ja) 2009-09-30 2009-09-30 電子機器および電子機器の製造方法

Publications (2)

Publication Number Publication Date
JP2011077297A JP2011077297A (ja) 2011-04-14
JP5010661B2 true JP5010661B2 (ja) 2012-08-29

Family

ID=43779355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009227208A Expired - Fee Related JP5010661B2 (ja) 2009-09-30 2009-09-30 電子機器および電子機器の製造方法

Country Status (3)

Country Link
US (1) US8421207B2 (ja)
JP (1) JP5010661B2 (ja)
CN (1) CN102034834B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7223767B2 (ja) 2018-02-02 2023-02-16 ディスペンディックス ゲーエムベーハー 自動体積測定装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5975621B2 (ja) * 2011-11-02 2016-08-23 リンテック株式会社 ダイシングシートおよび半導体チップの製造方法
JP6141760B2 (ja) * 2013-12-19 2017-06-07 京セラ株式会社 撮像素子搭載用基板及び撮像装置
US20180006070A1 (en) * 2015-02-13 2018-01-04 Sony Corporation Image sensor, method of manufacturing the same, and electronic apparatus
US9653504B1 (en) * 2015-11-03 2017-05-16 Omnivision Technologies, Inc. Chip-scale packaged image sensor packages with black masking and associated packaging methods
KR102335306B1 (ko) * 2016-03-12 2021-12-03 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈, 성형 감광성 어셈블리 및 그 제조 방법, 및 전자 장치
KR20220021238A (ko) * 2020-08-13 2022-02-22 삼성전자주식회사 반도체 패키지 및 그 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP2004296453A (ja) * 2003-02-06 2004-10-21 Sharp Corp 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
KR100752713B1 (ko) * 2005-10-10 2007-08-29 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
JP2007129164A (ja) * 2005-11-07 2007-05-24 Sharp Corp 光学装置用モジュール、光学装置用モジュールの製造方法、及び、構造体
WO2008053849A1 (fr) * 2006-11-02 2008-05-08 Toppan Printing Co., Ltd. Périphérique d'imagerie à l'état condensécondensé et procédé de fabrication correspondant
US8013350B2 (en) * 2007-02-05 2011-09-06 Panasonic Corporation Optical device and method for manufacturing optical device, and camera module and endoscope module equipped with optical device
JP5123575B2 (ja) * 2007-06-14 2013-01-23 株式会社フジクラ 配線基板及びその製造方法
JP5175620B2 (ja) * 2008-05-29 2013-04-03 シャープ株式会社 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US8048708B2 (en) * 2008-06-25 2011-11-01 Micron Technology, Inc. Method and apparatus providing an imager module with a permanent carrier
JP2010040621A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
US8125042B2 (en) * 2008-11-13 2012-02-28 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2011003828A (ja) * 2009-06-22 2011-01-06 Panasonic Corp 光半導体装置、及びそれを用いた光ピックアップ装置、並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7223767B2 (ja) 2018-02-02 2023-02-16 ディスペンディックス ゲーエムベーハー 自動体積測定装置

Also Published As

Publication number Publication date
US20110073975A1 (en) 2011-03-31
JP2011077297A (ja) 2011-04-14
CN102034834A (zh) 2011-04-27
US8421207B2 (en) 2013-04-16
CN102034834B (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
JP5010661B2 (ja) 電子機器および電子機器の製造方法
JP4198072B2 (ja) 半導体装置、光学装置用モジュール及び半導体装置の製造方法
US8536672B2 (en) Image sensor package and fabrication method thereof
TWI278121B (en) FBGA and COB package structure for image sensor
JP4693827B2 (ja) 半導体装置とその製造方法
JP5078725B2 (ja) 半導体装置
US20120299140A1 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and camera module
JP5676171B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
US20080108169A1 (en) Ultrathin module for semiconductor device and method of fabricating the same
US20100006963A1 (en) Wafer level processing for backside illuminated sensors
JP2007510291A (ja) カメラモジュール及びこのようなカメラモジュールの製造方法
JP2007129164A (ja) 光学装置用モジュール、光学装置用モジュールの製造方法、及び、構造体
US8790950B2 (en) Method of manufacturing optical sensor, optical sensor, and camera including optical sensor
US8742323B2 (en) Semiconductor module
JP2005158948A (ja) 固体撮像装置及びその製造方法
JP2008167426A (ja) イメージセンサ・モジュール
JP2006024891A (ja) 半導体装置及びその製造方法
TWI351759B (en) Semiconductor device and method for making same
TWI455576B (zh) 具有光感測器之攝像裝置及其製造方法
JP2011187482A (ja) 固体撮像装置、光学装置用モジュール、及び固体撮像装置の製造方法
JP2005136325A (ja) 固体撮像装置およびその製造方法
KR101232886B1 (ko) 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법
JP2011199036A (ja) 固体撮像装置及びその製造方法
JP2008153938A (ja) カメラモジュール及びその製造方法
JP5348405B2 (ja) 半導体イメージセンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R151 Written notification of patent or utility model registration

Ref document number: 5010661

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees