KR101232886B1 - 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법 - Google Patents

재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101232886B1
KR101232886B1 KR1020110071909A KR20110071909A KR101232886B1 KR 101232886 B1 KR101232886 B1 KR 101232886B1 KR 1020110071909 A KR1020110071909 A KR 1020110071909A KR 20110071909 A KR20110071909 A KR 20110071909A KR 101232886 B1 KR101232886 B1 KR 101232886B1
Authority
KR
South Korea
Prior art keywords
image sensor
pair
package substrate
sensor chip
package
Prior art date
Application number
KR1020110071909A
Other languages
English (en)
Other versions
KR20130011035A (ko
Inventor
김구성
금병훈
조민교
Original Assignee
(주) 이피웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 이피웍스 filed Critical (주) 이피웍스
Priority to KR1020110071909A priority Critical patent/KR101232886B1/ko
Publication of KR20130011035A publication Critical patent/KR20130011035A/ko
Application granted granted Critical
Publication of KR101232886B1 publication Critical patent/KR101232886B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 패키지 및 그 제조 방법이 개시된다. 본 발명의 일 측면에 따르면, 서로 이격된 한 쌍의 관통홀이 형성된 패키지 기판; 패키지 기판의 일면에 형성된 회로 패턴; 패키지 기판의 일면에 한 쌍의 관통홀을 각각 커버하도록 실장되어 회로 패턴과 전기적으로 연결되며, 빛이 입사되는 수광 영역이 한 쌍의 관통홀을 각각 향하도록 배치된 한 쌍의 이미지 센서 칩을 포함하는 반도체 패키지가 제공된다.

Description

재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE USING A REDISTRIBUTION SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.
최근 휴대 전화 등과 같은 단말기의 사용이 급증하는 가운데, 카메라가 내장된 제품이 크게 증가하고 있다. 이와 같이 휴대용 단말기에 내장된 카메라는 이미지 센서 패키지를 구비한다.
이미지 센서 칩은 피사체의 정보를 감지하여 영상 신호로 변환하는 소자로서, 이미지 센서로는 상보성 금속 산화물 반도체(Complementary Metal-Oxide-Semiconductor; CMOS)와 전하 결합 소자(Charge Coupled Device; CCD) 등이 있다.
그리고 최근에는 휴대 단말기에 내장되는 카메라가 3차원적인 이미지를 생성할 수 있게 되었다. 이와 같은 3차원 이미지의 인식 및 생성은 일정한 간격으로 이격된 한 쌍의 이미지 센서 칩을 구비한 이미지 센서 패키지에 의해 구현될 수 있다.
본 발명의 배경기술은 대한민국 공개특허공보 제10-2008-0085364호(2008.09.24)에 개시되어 있다.
본 발명은, 이미지 센서 칩의 오염을 최소화하여 신뢰성을 보다 향상시킬 수 있는 반도체 패키지 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 서로 이격된 한 쌍의 관통홀이 형성된 패키지 기판; 패키지 기판의 일면에 형성된 회로 패턴; 패키지 기판의 일면에 한 쌍의 관통홀을 각각 커버하도록 실장되어 회로 패턴과 전기적으로 연결되며, 빛이 입사되는 수광 영역이 한 쌍의 관통홀을 각각 향하도록 배치된 한 쌍의 이미지 센서 칩을 포함하는 반도체 패키지가 제공된다.
반도체 패키지는, 패키지 기판의 일면과 이미지 센서 칩 사이에 개재되어 이미지 센서 칩을 외부로부터 보호하는 댐(dam)을 더 포함할 수 있다.
댐은 이미지 센서 칩의 수광 영역을 둘러싸도록 형성될 수 있다.
반도체 패키지는, 패키지 기판과 이미지 센서 칩 사이에 개재되는 언더필(under-fill) 수지층을 더 포함할 수 있다.
언더필 수지층은 이미지 센서 칩의 가장자리를 따라 형성될 수 있다.
반도체 패키지는, 한 쌍의 이미지 센서 칩이 매립되도록 패키지 기판의 일면에 형성되는 몰딩재를 더 포함할 수 있다.
반도체 패키지는, 회로 패턴과 연결되도록 패키지 기판의 일면에 형성되는 패드를 더 포함하며, 이미지 센서 칩의 전극은 패드와 본딩될 수 있다.
패드는 회로 패턴에 대해 돌출되도록 형성될 수 있다.
패키지 기판과 이미지 센서 칩은, 실리콘(Si)을 포함하는 재질로 이루어질 수 있다.
반도체 패키지는, 한 쌍의 관통홀을 각각 커버하도록 패키지 기판의 타면에 적층되는 한 쌍의 커버층을 더 포함할 수 있다.
커버층은 글래스(glass)를 포함하는 재질로 이루어질 수 있다.
커버층의 표면에는 적외선 필터(IR filter)가 형성될 수 있다.
반도체 패키지는, 회로 패턴과 전기적으로 연결되는 연성인쇄회로기판을 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 서로 이격된 한 쌍의 관통홀이 형성되고 일면에 회로 패턴이 형성된 패키지 기판을 제공하는 단계; 및 빛이 입사되는 수광 영역이 한 쌍의 관통홀을 각각 향하도록 한 쌍의 이미지 센서 칩을 배치하고, 패키지 기판의 일면에 한 쌍의 관통홀을 각각 커버하도록 한 쌍의 이미지 센서 칩을 실장하는 단계를 포함하는 반도체 패키지 제조 방법이 제공된다.
반도체 패키지 제조 방법은, 한 쌍의 이미지 센서 칩을 실장하는 단계 이전에, 패키지 기판의 일면에 이미지 센서 칩을 외부로부터 보호하는 댐을 형성하는 단계를 더 포함할 수 있다.
댐은 이미지 센서 칩의 수광 영역을 둘러싸도록 형성될 수 있다.
반도체 패키지 제조 방법은, 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에, 패키지 기판과 이미지 센서 칩 사이에 언더필 수지층을 형성하는 단계를 더 포함할 수 있다.
언더필 수지층은 이미지 센서 칩의 가장자리를 따라 형성될 수 있다.
반도체 패키지 제조 방법은, 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에, 패키지 기판의 일면에 한 쌍의 이미지 센서 칩이 매립되도록 몰딩재를 형성하는 단계를 더 포함할 수 있다.
패키지 기판의 일면에는 회로 패턴과 연결되는 패드가 형성되며, 한 쌍의 이미지 센서 칩을 실장하는 단계는, 이미지 센서 칩의 전극과 패드를 본딩하는 단계를 포함할 수 있다.
한 쌍의 이미지 센서 칩을 실장하는 단계는, 리플로우(reflow) 공정에 의하여 수행될 수 있다.
패드는 회로 패턴에 대해 돌출되도록 형성될 수 있다.
패키지 기판과 이미지 센서 칩은, 실리콘을 포함하는 재질로 이루어질 수 있다.
반도체 패키지 제조 방법은, 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에, 패키지 기판의 타면에 한 쌍의 관통홀을 각각 커버하도록 한 쌍의 커버층을 적층하는 단계를 더 포함할 수 있다.
커버층은 글래스를 포함하는 재질로 이루어질 수 있다.
커버층의 표면에는 적외선 필터가 형성될 수 있다.
반도체 패키지 제조 방법은, 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에, 패키지 기판의 일면에 회로 패턴과 전기적으로 연결되도록 연성인쇄회로기판을 적층하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 이미지 센서 칩의 오염을 최소화하여 반도체 패키지의 신뢰성을 보다 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 3차원 이미지 센서 패키지를 나타낸 단면도.
도 2 및 도 3은 본 발명의 일 실시예에 따른 3차원 이미지 센서 패키지의 변형례를 각각 나타낸 단면도.
도 4는 본 발명의 다른 실시예에 따른 3차원 이미지 센서 패키지 제조 방법을 나타낸 순서도.
도 5 내지 도 10은 본 발명의 다른 실시예에 따른 3차원 이미지 센서 패키지 제조 방법의 각 공정을 나타낸 단면도.
본 발명에 따른 반도체 패키지 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 3차원 이미지 센서 패키지(100)를 나타낸 단면도이다.
본 실시예에 따르면, 도 1에 도시된 바와 같이, 패키지 기판(110), 이미지 센서 칩(140), 댐(150), 몰딩재(170), 커버층(180), 연성인쇄회로기판(190) 등으로 구성되는 반도체 패키지, 즉, 3차원 이미지 센서 패키지(100)가 제시된다.
이와 같은 본 실시예에 따르면, 패키지 기판(110)에 관통홀(112)을 형성하고, 이미지 센서 칩(140)을 그 수광 영역(142)이 관통홀(112)을 향하도록 패키지 기판(110)에 실장함으로써, 이미지 센서 칩(140)의 오염을 최소화하여 3차원 이미지 센서 패키지(100)의 신뢰성을 보다 향상시킬 수 있다.
3차원 이미지 센서 패키지(100)의 제조 공정에 있어 각종 파티클(particle) 등의 부산물이 발생될 수 있으며, 이러한 부산물은 3차원 이미지 센서 칩(140)의 수광 영역(142), 즉 픽셀 어레이(pixel array)의 마이크로 렌즈 상에 점착될 수 있다.
이에 대해 본 실시예의 경우, 이미지 센서 칩(140)의 수광 영역(142)이 관통홀(112)을 향하도록 배치됨으로써, 이미지 센서 칩(140)을 실장한 이후 수광 영역(142) 상에 존재하는 상술한 파티클 등 부산물을 관통홀(112)을 통해 보다 용이하게 제거할 수 있으므로, 결과적으로 이미지 센서 패키지(100)의 공정 중 오염을 최소화할 수 있다.
이하, 도 1 내지 도 3을 참조하여, 본 실시예에 따른 3차원 이미지 센서 패키지(100)의 각 구성에 대하여 보다 구체적으로 설명하도록 한다.
도 1에 도시된 바와 같이, 패키지 기판(110)에는 서로 이격된 한 쌍의 관통홀(112)이 형성될 수 있다. 이러한 관통홀(112)은 이미지 센서 칩(140)의 수광 영역(142)에 대응되도록 예를 들어 사각 형상을 가질 수 있다. 이러한 관통홀(112)을 통해 외부로부터 빛이 이미지 센서 칩(140)의 수광 영역(142), 즉 픽셀 어레이로 수광되어 영상 신호로 변환될 수 있다.
이 경우, 패키지 기판(110)은 이미지 센서 칩(140)과 마찬가지로, 실리콘(Si)으로 이루어질 수 있다. 이에 따라 패키지 기판(110)과 그에 실장되는 이미지 센서 칩(140)의 열팽창 계수가 동일하게 되므로, 외부 환경의 영향에 따라 패키지 기판(110)과 이미지 센서 칩(140)에 열팽창이 발생되는 경우에도 이들 간 접속이 안정적으로 유지될 수 있으므로, 결과적으로 3차원 이미지 센서 패키지(100)의 신뢰성이 향상될 수 있다.
본 실시예의 경우, 패키지 기판(110)이 실리콘으로 이루어진 경우를 일 예로서 설명하고 있으나, 실리콘 이외에도 회로 형성이 가능한 다양한 절연 기판을 패키지 기판(110)으로 사용할 수 있음은 물론이다.
패키지 기판(110)의 일면, 즉 도 1을 기준으로 하면에는 회로 패턴(120) 및 이와 연결되는 패드(130)가 형성될 수 있다. 그리고 이러한 패드(130)는 도 1에 도시된 바와 같이 회로 패턴(120)에 대해 돌출된 구조를 가질 수 있다. 이 경우, 회로 패턴(120)은 재배선층(redistribution layer)일 수 있으며, 이에 따라 패키지 기판(110)은 재배선용 기판일 수 있다.
한 쌍의 이미지 센서 칩(140)은 실리콘 기판 등을 베이스로 형성될 수 있으며, 패키지 기판(110)의 일면, 즉 도 1을 기준으로 하면에 관통홀(112)의 위치에 대응되도록 각각 배치되어 이들 관통홀(112)을 커버하도록 실장될 수 있다. 이와 같이 이미지 센서 칩(140) 한 쌍을 모듈로 구성하여 하나로 패키징함으로써, 영상을 3차원적으로 획득 가능한 3차원 이미지 센서 패키지(100)를 구현할 수 있게 된다.
보다 구체적으로 한 쌍의 이미지 센서 칩(140)은, 도 1에 도시된 바와 같이, 패키지 기판(110)의 일면에 한 쌍의 관통홀(112)을 각각 커버하도록 실장되어 회로 패턴(120)과 전기적으로 연결될 수 있으며, 이미지 센서 칩(140)에서 빛이 입사되는 수광 영역(142), 즉 픽셀 어레이 영역은 한 쌍의 관통홀(112)을 각각 향하도록 배치되어, 상기 관통홀(112)을 통해 외부로부터 영상에 해당되는 빛을 수광할 수 있다. 이 경우 이미지 센서 칩(140)으로는 CMOS(complementary metal-oxide-semiconductor) 센서 등이 이용될 수 있다.
도 1에 도시된 바와 같이, 이러한 이미지 센서 칩(140)은 리플로우 공정을 통해 그 전극이 패드(130)와 본딩될 수 있다. 여기서, 리플로우 공정이란, 전극 상에 솔더볼(solder ball)이 형성되어 있는 반도체 칩을 패드(130)가 형성된 기판 상에 배치한 뒤, 리플로우 오븐(reflow oven)을 통해 이들에 열을 가함하여 솔더볼을 용융시킴으로써 반도체 칩의 전극과 기판의 패드(130)를 접합시키는 공정을 의미한다.
이러한 리플로우 공정에 의해 이미지 센서 칩(140)의 전극과 패키지 기판(110)의 패드(130)는 보다 정밀하게 정합될 수 있으므로, 이에 따라 3차원 이미지 센서 패키지(100)는 그 성능이 보다 향상될 수 있다.
즉, 3차원 이미지 센서 패키지(100)에 있어 이미지 센서 칩(140)을 정위치에 실장하는 것은 3차원 이미지 센서 패키지(100)의 성능 측면에서 핵심적인 사항으로서, 이와 같이 리플로우 공정에 의해 이미지 센서 칩(140)을 실장하게 되면, 플립칩 등의 방식에 의하는 경우에 비해 패드(130)와 보다 정밀하게 정합될 수 있으므로, 결과적으로 3차원 이미지 센서 패키지(100)의 제품 성능을 향상시킬 수 있다.
또한, 패키지 기판(110) 상에 돌출된 패드(130, UBM, under bump metal)의 배치 설계시, 패키지 기판(110)과 이미지 센서 칩(140)의 열팽창 계수를 고려하여 패드(130)의 위치에 서멀 오프셋(thermal offset)을 적용하는 경우, 이미지 센서 칩(140)의 전극과 패키지 기판(110)의 패드(130)는 상술한 리플로우 공정에 따라 예를 들어 +-3㎛ 오차 범위 내에서 보다 정밀하게 정합될 수 있다.
댐(150)은 도 1에 도시된 바와 같이, 패키지 기판(110)의 일면과 이미지 센서 칩(140) 사이에 개재되어 이미지 센서 칩(140)을 외부로부터 보호할 수 있다. 이 경우 댐(150)은 이미지 센서 칩(140)의 수광 영역(142)을 둘러싸도록 형성될 수 있다.
즉, 관통홀(112)의 주위를 따라 그 형상에 대응되도록 사각 고리 구조의 댐(150)을 형성함으로써, 이미지 센서 칩(140)의 수광 영역(142), 즉 픽셀 어레이 영역을 외부로부터 차단할 수 있으므로, 이미지 센서 칩(140) 수광 영역(142)의 보다 효과적인 보호가 가능하게 된다. 이 경우, 댐(150)은 수지, 메탈 등과 같은 다양한 물질로 이루어질 수 있다.
몰딩재(170)는 도 1에 도시된 바와 같이, 한 쌍의 이미지 센서 칩(140)이 매립되도록 패키지 기판(110)의 일면에 형성될 수 있다. 이와 같이 패키지 기판(110)의 일면, 즉 하면에 몰딩재(170)를 형성하여 한 쌍의 이미지 센서 칩(140)을 매립시킴으로써, 이들 이미지 센서 칩(140)을 외부로부터 보호할 수 있음은 물론이고, 이와 함께 3차원 이미지 센서 패키지(100) 전체의 기계적 강성을 향상시킬 수 있다.
상술한 바와 같이 패키지 기판(110)이 실리콘으로 이루어지는 경우에도 몰딩재(170)를 이용하여 기계적 강성을 효과적으로 보완할 수 있으므로, 실리콘의 재질 특성에 의해 패키지 기판(110)의 기계적 강도가 저감되는 것을 방지할 수 있다.
커버층(180)은 도 1에 도시된 바와 같이, 한 쌍의 관통홀(112)을 각각 커버하도록 패키지 기판(110)의 타면, 즉 상면에 적층될 수 있다. 이 경우 커버층(180)은 글래스 등과 같은 투명 재질로 이루어져, 외부로부터 빛을 통과시켜 이미지 센서 칩(140)에 전달할 수 있다.
이와 같이 커버층(180)에 의해 패키지 기판(110)의 상면이 커버됨으로써, 이미지 센서 칩(140)의 수광 영역(142), 즉 픽셀 어레이 영역은 이미지 센서 칩(140)의 기판 부분과 댐(150), 및 커버층(180)에 의해 외부 공간과 차단되어 보호될 수 있다.
커버층(180)의 표면에는 도 1에 도시된 바와 같이, 적외선 필터(182)가 형성될 수 있다. 이러한 적외선 필터(182)를 이용함으로써 이미지 센서 칩(140)으로 입사되는 이미지 중 불필요한 노이즈(noise)를 제거할 수 있다.
연성인쇄회로기판(190)은 도 1에 도시된 바와 같이, 회로 패턴(120)과 전기적으로 연결되도록 패키지 기판(110)의 일면, 즉 하면 상에 적층될 수 있다. 즉 연성인쇄회로기판(190)은 패키지 기판(110)의 회로 패턴(120) 일측에 형성된 단자를 통해 전기적으로 접속됨으로써, 외부 장치와의 I/O(input/output)가 구현될 수 있다.
한편, 도면에 도시되지는 않았으나, 패키지 기판(110)의 하면에는 이미지 처리부가 구비될 수 있다. 이미지 처리부는 상술한 이미지 센서 칩(140)을 통해 전기적 영상 신호로 변환된 이미지를 저장, 편집, 전송, 복원 및 삭제 처리를 할 수 있다.
이어서, 도 2 및 도 3을 참조하여, 상술한 실시예에 따른 3차원 이미지 센서 패키지(100)의 변형례에 대해 설명한다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 3차원 이미지 센서 패키지(100)의 변형례를 각각 나타낸 단면도이다.
도 2의 경우, 패키지 기판(110)과 이미지 센서 칩(140) 사이에 언더필 수지층(160)이 개재된다는 점에서, 전술한 실시예와 차이가 있다. 이 경우, 언더필 수지층(160)은 이미지 센서 칩(140)의 가장자리를 따라 형성될 수 있다.
이와 같이 본 변형례의 경우, 이미지 센서 칩(140)이 매립되도록 전체적으로 몰딩재(170)를 형성하는 것이 아니라, 이미지 센서 칩(140)의 가장자리를 따라 언더필 수지층(160), 소위 사이드필(side-fill) 수지층을 형성함으로써, 적은 양의 수지를 이용하여 3차원 이미지 센서 패키지(100)의 기계적 신뢰성을 향상시킬 수 있게 된다.
도 3의 경우, 패키지 기판(110)의 상면의 커버층(180)이 생략된다는 점에서 전술한 실시예와 차이가 있다. 도 3에 도시된 바와 같이 3차원 이미지 센서 패키지(100)를 이용하여 카메라 모듈을 구성하는 경우, 패키지 기판(110)의 상면에는 렌즈(12) 및 적외선 필터(14)를 포함하는 렌즈 어셈블리(10)가 결합될 수 있으므로, 이와 같이 패키지 기판(110)의 상면 상에 별도의 커버층(180)을 적층하지 않을 수도 있다.
다음으로, 도 4 내지 도 10을 참조하여, 본 발명의 다른 측면에 따른 3차원 이미지 센서 패키지(200) 제조 방법에 대해 설명하도록 한다.
도 4는 본 발명의 다른 실시예에 따른 3차원 이미지 센서 패키지(200) 제조 방법을 나타낸 순서도이다. 도 5 내지 도 10은 본 발명의 다른 실시예에 따른 3차원 이미지 센서 패키지(200) 제조 방법의 각 공정을 나타낸 단면도이다.
본 실시예에 따르면, 도 4 내지 도 10에 도시된 바와 같이, 한 쌍의 관통홀(212)이 형성되고 회로 패턴(220) 및 패드(230)가 형성된 패키지 기판(210)을 제공하는 단계(S110), 패키지 기판(210)의 일면에 댐(250)을 형성하는 단계(S120), 수광 영역(242)이 한 쌍의 관통홀(212)을 각각 향하도록 한 쌍의 이미지 센서 칩(240)을 패키지 기판(210) 일면의 관통홀(212) 상에 실장하는 단계(S130), 패키지 기판(210)의 타면에 한 쌍의 커버층(280)을 적층하는 단계(S140), 패키지 기판(210)의 일면에 몰딩재(270)를 형성하는 단계(S150), 및 패키지 기판(210)의 일면에 연성인쇄회로기판(290)을 적층하는 단계(S160)를 포함하는 3차원 이미지 센서 패키지(200) 제조 방법이 제시된다.
본 실시예의 경우, 3차원 이미지 센서 패키지(200)를 이루는 각 구성에 대한 구조 및 기능, 작용은 전술한 실시예들과 동일 또는 유사하므로, 이에 대한 설명은 생략하고 이하 도 4 내지 도 10을 참조하여, 본 실시예에 따른 3차원 이미지 센서 패키지(200)의 제조 방법을 중심으로 본 실시예에 대해 설명하도록 한다.
먼저, 도 5에 도시된 바와 같이, 서로 이격된 한 쌍의 관통홀(212)이 형성되고 일면에 회로 패턴(220) 및 패드(230)가 형성된 패키지 기판(210)을 제공한다(S110). 실리콘 등으로 이루어진 패키지 기판(210)에 건식 또는 습식 식각에 의해 한 쌍의 관통홀(212)을 형성할 수 있다.
그리고 이러한 패키지 기판(210)의 일면, 즉 도 5를 기준으로 상면에 포토리소그래피 방식에 의해 회로 패턴(220)이 형성될 영역 이외의 영역에 도금 레지스트를 형성한 뒤, 도금 등의 방식으로 도금 레지스트가 형성되지 않은 영역에 도금 등의 방식으로 회로 패턴(220)을 형성하고, 이와 동시에 패드(230)를 형성할 수 있다.
이 경우, 회로 패턴(220)을 형성한 뒤, 회로 패턴(220) 상에 패드(230)가 형성될 부분을 제외하고 도금 레지스트를 추가로 형성하고, 추가적인 도금을 통해 회로 패턴(220)에 대해 돌출된 구조의 패드(230)를 형성할 수 있다.
다음으로, 도 6에 도시된 바와 같이, 패키지 기판(210)의 일면에 이미지 센서 칩(240)을 외부로부터 보호하는 댐(250)을 형성한다(S120). 수지, 메탈 등을 이용하여 패키지 기판(210) 상에 관통홀(212) 주위를 따라 사각 고리 구조의 댐(250)을 형성할 수 있다. 이 경우 댐(250)은 스크린 프린팅, 잉크젯 프린팅 등과 같은 다양한 방식에 의해 형성될 수 있다.
다음으로, 도 7에 도시된 바와 같이, 수광 영역(242)이 한 쌍의 관통홀(212)을 각각 향하도록 한 쌍의 이미지 센서 칩(240)을 배치하고, 패키지 기판(210)의 일면에 한 쌍의 관통홀(212)을 각각 커버하도록 한 쌍의 이미지 센서 칩(240)을 실장한다(S130). 전극에 솔더볼 등이 형성된 이미지 센서 칩(240)의 수광 영역(242), 즉 픽셀 어레이 영역이 관통홀(212)을 통해 노출되도록 이미지 센서 칩(240)을 패키지 기판(210)의 일면, 즉, 도 7을 기준으로 상면에 적층하고 리플로우 공정을 통해 이미지 센서 칩(240)의 전극와 패키지 기판(210)의 패드(230)를 본딩할 수 있다.
상술한 바와 같이, 리플로우 공정을 이용함으로써, 이미지 센서 칩(240)을 패드(230) 상에 보다 정밀하게 정합할 수 있으므로, 결과적으로 3차원 이미지 센서 패키지(200)의 성능을 보다 향상시킬 수 있게 된다.
다음으로, 도 8에 도시된 바와 같이, 패키지 기판(210)의 타면에 한 쌍의 관통홀(212)을 각각 커버하도록 적외선 필터(282)가 형성된 한 쌍의 커버층(280)을 적층한다(S140). 이러한 커버층(280)을 적층하기 이전에, 이미지 센서 칩(240)의 수광 영역(242) 상에 존재하는 각종 파티클 등의 부산물을 관통홀(212)을 통해 제거할 수 있다. 이에 따라 결과적으로 이미지 센서 패키지(200)의 제조 공정 중 일어날 수 있는 오염을 최소화할 수 있다.
상술한 바와 같이 패키지 기판(210)의 타면에는 렌즈 어셈블리(도 3의 10)가 장착될 수 있으므로, 이와 같은 커버층(280)은 생략될 수도 있다(도 3 참조).
다음으로, 도 9에 도시된 바와 같이, 패키지 기판(210)의 일면에 한 쌍의 이미지 센서 칩(240)이 매립되도록 몰딩재(270)를 형성한다(S150). 이미지 센서 칩(240)의 보호와 3차원 이미지 센서 패키지(200)의 기계적 강성을 향상시키기 위해 패키지 기판(210)의 상면에 몰딩재(270)를 형성할 수 있다. 이러한 몰딩재(270)는 에폭시 등의 수지로 이루어질 수 있다.
상술한 바와 같이 몰딩재(270) 대신 패키지 기판(210)과 이미지 센서 칩(240) 사이에 이미지 센서 칩(240)의 가장자리를 따라 언더필 수지층(도 2의 160)이 형성될 수도 있으며(도 2 참조), 이러한 경우에도 패키지 기판(210)과 이미지 센서 칩(240) 간의 기계적 접속 신뢰성이 충분히 확보될 수 있다.
한편, 웨이퍼 단위에서 패키지 기판(210)에 한 쌍의 이미지 센서 칩(240)을 다수 실장하여 다수의 3차원 이미지 센서 패키지(200)를 동시에 제조할 수 있으며, 이 경우에는 이들 다수의 3차원 이미지 센서 패키지(200)를 다이싱(dicing) 공정 등을 통해 각 단위 패키지로 분리하는 공정이 추가로 수행될 수 있다.
다음으로, 도 10에 도시된 바와 같이, 패키지 기판(210)의 일면에 회로 패턴(220)과 전기적으로 연결되도록 연성인쇄회로기판(290)을 적층한다(S160). 외부 장치와 의 I/O를 구현하기 위해 연성인쇄회로기판(290)이 패키지 기판(210)에 접합될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
10: 렌즈 어셈블리(lens assembly)
12: 렌즈
14: 적외선 필터
100: 3차원 이미지 센서 패키지
110: 패키지 기판
112: 관통홀
120: 회로 패턴
130: 패드
140: 이미지 센서 칩
142: 수광 영역
150: 댐
160: 언더필 수지층
170: 몰딩재
180: 커버층
182: 적외선 필터
190: 연성인쇄회로기판
200: 3차원 이미지 센서 패키지
210: 패키지 기판
212: 관통홀
220: 회로 패턴
230: 패드
240: 이미지 센서 칩
242: 수광 영역
250: 댐
270: 몰딩재
280: 커버층
282: 적외선 필터
290: 연성인쇄회로기판

Claims (27)

  1. 서로 이격된 한 쌍의 관통홀이 형성된 패키지 기판;
    상기 패키지 기판의 일면에 형성된 회로 패턴;
    상기 패키지 기판의 일면에 상기 한 쌍의 관통홀을 각각 커버하도록 실장되어 상기 회로 패턴과 전기적으로 연결되며, 빛이 입사되는 수광 영역이 상기 한 쌍의 관통홀을 각각 향하도록 배치된 한 쌍의 이미지 센서 칩; 및
    상기 회로 패턴과 전기적으로 연결되는 연성인쇄회로기판을 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 패키지 기판의 일면과 상기 이미지 센서 칩 사이에 개재되어 상기 이미지 센서 칩을 외부로부터 보호하는 댐(dam)을 더 포함하는 반도체 패키지.
  3. 제2항에 있어서,
    상기 댐은 상기 이미지 센서 칩의 상기 수광 영역을 둘러싸도록 형성되는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 패키지 기판과 상기 이미지 센서 칩 사이에 개재되는 언더필(under-fill) 수지층을 더 포함하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 언더필 수지층은 상기 이미지 센서 칩의 가장자리를 따라 형성되는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 한 쌍의 이미지 센서 칩이 매립되도록 상기 패키지 기판의 일면에 형성되는 몰딩재를 더 포함하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 회로 패턴과 연결되도록 상기 패키지 기판의 일면에 형성되는 패드를 더 포함하며,
    상기 이미지 센서 칩의 전극은 상기 패드와 본딩되는 것을 특징으로 하는 반도체 패키지.
  8. 제7항에 있어서,
    상기 패드는 상기 회로 패턴에 대해 돌출되도록 형성되는 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서,
    상기 패키지 기판과 상기 이미지 센서 칩은, 실리콘(Si)을 포함하는 재질로 이루어지는 것을 특징으로 하는 반도체 패키지.
  10. 제1항에 있어서,
    상기 한 쌍의 관통홀을 각각 커버하도록 상기 패키지 기판의 타면에 적층되는 한 쌍의 커버층을 더 포함하는 반도체 패키지.
  11. 제10항에 있어서,
    상기 커버층은 글래스(glass)를 포함하는 재질로 이루어지는 것을 특징으로 하는 반도체 패키지.
  12. 제10항에 있어서,
    상기 커버층의 표면에는 적외선 필터(IR filter)가 형성되는 것을 특징으로 하는 반도체 패키지.
  13. 삭제
  14. 서로 이격된 한 쌍의 관통홀이 형성되고 일면에 회로 패턴이 형성된 패키지 기판을 제공하는 단계;
    빛이 입사되는 수광 영역이 상기 한 쌍의 관통홀을 각각 향하도록 한 쌍의 이미지 센서 칩을 배치하고, 상기 패키지 기판의 일면에 상기 한 쌍의 관통홀을 각각 커버하도록 상기 한 쌍의 이미지 센서 칩을 실장하는 단계; 및
    상기 패키지 기판의 일면에 상기 회로 패턴과 전기적으로 연결되도록 연성인쇄회로기판을 적층하는 단계를 포함하는 반도체 패키지 제조 방법.
  15. 제14항에 있어서,
    상기 한 쌍의 이미지 센서 칩을 실장하는 단계 이전에,
    상기 패키지 기판의 일면에 상기 이미지 센서 칩을 외부로부터 보호하는 댐을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  16. 제15항에 있어서,
    상기 댐은 상기 이미지 센서 칩의 상기 수광 영역을 둘러싸도록 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  17. 제14항에 있어서,
    상기 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에,
    상기 패키지 기판과 상기 이미지 센서 칩 사이에 언더필 수지층을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  18. 제17항에 있어서,
    상기 언더필 수지층은 상기 이미지 센서 칩의 가장자리를 따라 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  19. 제14항에 있어서,
    상기 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에,
    상기 패키지 기판의 일면에 상기 한 쌍의 이미지 센서 칩이 매립되도록 몰딩재를 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  20. 제14항에 있어서,
    상기 패키지 기판의 일면에는 상기 회로 패턴과 연결되는 패드가 형성되며,
    상기 한 쌍의 이미지 센서 칩을 실장하는 단계는,
    상기 이미지 센서 칩의 전극과 상기 패드를 본딩하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  21. 제20항에 있어서,
    상기 한 쌍의 이미지 센서 칩을 실장하는 단계는, 리플로우(reflow) 공정에 의하여 수행되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  22. 제20항에 있어서,
    상기 패드는 상기 회로 패턴에 대해 돌출되도록 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  23. 제14항에 있어서,
    상기 패키지 기판과 상기 이미지 센서 칩은, 실리콘을 포함하는 재질로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
  24. 제14항에 있어서,
    상기 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에,
    상기 패키지 기판의 타면에 상기 한 쌍의 관통홀을 각각 커버하도록 한 쌍의 커버층을 적층하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  25. 제24항에 있어서,
    상기 커버층은 글래스를 포함하는 재질로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
  26. 제24항에 있어서,
    상기 커버층의 표면에는 적외선 필터가 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  27. 삭제
KR1020110071909A 2011-07-20 2011-07-20 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법 KR101232886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110071909A KR101232886B1 (ko) 2011-07-20 2011-07-20 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110071909A KR101232886B1 (ko) 2011-07-20 2011-07-20 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130011035A KR20130011035A (ko) 2013-01-30
KR101232886B1 true KR101232886B1 (ko) 2013-02-13

Family

ID=47840076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110071909A KR101232886B1 (ko) 2011-07-20 2011-07-20 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101232886B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101459601B1 (ko) * 2013-02-21 2014-11-07 한국과학기술원 적외선 센서 모듈 및 그 제조방법
US9602804B2 (en) * 2015-03-26 2017-03-21 Intel Corporation Methods of forming integrated package structures with low Z height 3D camera
KR102326069B1 (ko) * 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119006A (ja) * 1999-10-19 2001-04-27 Sony Corp 撮像デバイス及びその製造方法
JP2004172432A (ja) 2002-11-21 2004-06-17 Olympus Corp 固体撮像装置
KR20050116760A (ko) * 2004-06-08 2005-12-13 (주) 윈팩 이미지 센서용 패키지
JP2008124923A (ja) * 2006-11-14 2008-05-29 Matsushita Electric Works Ltd カメラモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119006A (ja) * 1999-10-19 2001-04-27 Sony Corp 撮像デバイス及びその製造方法
JP2004172432A (ja) 2002-11-21 2004-06-17 Olympus Corp 固体撮像装置
KR20050116760A (ko) * 2004-06-08 2005-12-13 (주) 윈팩 이미지 센서용 패키지
JP2008124923A (ja) * 2006-11-14 2008-05-29 Matsushita Electric Works Ltd カメラモジュール

Also Published As

Publication number Publication date
KR20130011035A (ko) 2013-01-30

Similar Documents

Publication Publication Date Title
US20220375985A1 (en) Electronic device package and fabricating method thereof
CN108735770B (zh) 半导体封装件
JP4198072B2 (ja) 半導体装置、光学装置用モジュール及び半導体装置の製造方法
KR100724194B1 (ko) 이미지 센서용 ｆｂｇａ 및 ｃｏｂ 패키지 구조물
US8536672B2 (en) Image sensor package and fabrication method thereof
US9455358B2 (en) Image pickup module and image pickup unit
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
TWI686937B (zh) 形成影像感測器積體電路封裝之方法
US7589422B2 (en) Micro-element package having a dual-thickness substrate and manufacturing method thereof
US9419047B2 (en) Image sensor device with aligned IR filter and dielectric layer and related methods
US9716193B2 (en) Integrated optical sensor module
CN102386192B (zh) 制造光学传感器的方法、光学传感器和包括其的照相机
US20130264703A1 (en) Semiconductor packages and methods for manufacturing the same
JP2007129164A (ja) 光学装置用モジュール、光学装置用モジュールの製造方法、及び、構造体
US20060138579A1 (en) Image sensor package, solid state imaging device, and fabrication methods thereof
US8384174B2 (en) Chip package
JP5010661B2 (ja) 電子機器および電子機器の製造方法
JP7389029B2 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
KR101232886B1 (ko) 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법
US9059058B2 (en) Image sensor device with IR filter and related methods
US7615397B2 (en) Micro-element package and manufacturing method thereof
WO2020183881A1 (ja) 半導体装置
TW201340798A (zh) 多晶片封裝體
JP5045952B2 (ja) 光デバイス、光モジュール及び電子機器
JP4292383B2 (ja) 光デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee