TWI686937B - 形成影像感測器積體電路封裝之方法 - Google Patents

形成影像感測器積體電路封裝之方法 Download PDF

Info

Publication number
TWI686937B
TWI686937B TW104131921A TW104131921A TWI686937B TW I686937 B TWI686937 B TW I686937B TW 104131921 A TW104131921 A TW 104131921A TW 104131921 A TW104131921 A TW 104131921A TW I686937 B TWI686937 B TW I686937B
Authority
TW
Taiwan
Prior art keywords
image sensor
sensor die
substrate
die
dam
Prior art date
Application number
TW104131921A
Other languages
English (en)
Other versions
TW201635507A (zh
Inventor
邱瑞義
Original Assignee
美商半導體組件工業公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商半導體組件工業公司 filed Critical 美商半導體組件工業公司
Publication of TW201635507A publication Critical patent/TW201635507A/zh
Application granted granted Critical
Publication of TWI686937B publication Critical patent/TWI686937B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明揭示一種形成影像感測器封裝之方法，該方法可包含執行一模製程序。模具材料可形成於影像感測器晶粒之間的一透明基板上或形成於附接至影像感測器晶粒之透明基板之間的一可移除面板上。可在該模製程序之前或之後形成重佈層。可在形成重佈層之後形成模具材料使得該模具材料覆蓋該等重佈層。在此等情況中，洞可形成於該模具材料中以將焊料墊曝露於重佈層上。另一選擇係，可在模製程序之後形成重佈層且該等重佈層可在該模具材料上方延伸。影像感測器晶粒可附接至具有壩結構之一玻璃或凹口玻璃基板。形成影像感測器封裝之方法可產生防止外部材料到達該影像感測器之密封影像感測器封裝。

Description

形成影像感測器積體電路封裝之方法
本發明大體上係關於成像系統且，更具體言之，本發明係關於具有影像感測器積體電路封裝之成像系統。
諸如蜂巢式電話、相機及電腦之現代電子裝置通常使用數位影像感測器。成像器(即，影像感測器)通常包含影像感測像素之一個二維陣列。各像素通常包含接收入射光子(光)並將該等光子轉換為電信號之一光敏元件，諸如一光電二極體。
在一典型配置中，一影像感測器晶粒包含形成於該影像感測器晶粒之一前表面上之一影像感測器積體電路及形成於該影像感測器晶粒之一後表面上之電接觸件(例如，焊料球之一柵格)。穿矽通孔用於將該影像感測器晶粒之前表面上之影像感測器積體電路電連接至該影像感測器晶粒之後表面上之電接觸件。接著，藉由將該影像感測器晶粒之後表面上之電接觸件焊接至一印刷電路板而將影像感測器晶粒機械耦合且電耦合至該印刷電路板。
存在與此類型之封裝配置相關之諸多缺點。特定言之，影像感測像素及其他內部電子組件可能不充分受到保護以免受諸如污垢、灰塵及水之外部元件影響。若允許外部元件進入一影像感測器封裝，則可損害影像感測像素及影像感測器之整體效能。例如，洩露至一影像感測器封裝內之水可降低該影像感測器之效能或使得該影像感測器不 能完全發揮作用。
因此可期望提供形成影像感測器積體電路封裝之經改良方法。
10‧‧‧電子裝置
12‧‧‧相機模組
14‧‧‧透鏡
15‧‧‧影像感測器像素
16‧‧‧影像感測器
18‧‧‧處理電路
40‧‧‧影像像素陣列
66‧‧‧線
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧步驟
112‧‧‧步驟
114‧‧‧步驟
116‧‧‧基板
118‧‧‧晶圓
120‧‧‧壩
122‧‧‧像素陣列
124‧‧‧通孔/穿矽通孔
125‧‧‧重佈層
126‧‧‧感測器晶粒
128‧‧‧感測器晶粒
130‧‧‧模具
132‧‧‧鈍化層
134‧‧‧焊料/焊料球
136‧‧‧影像感測器封裝
160‧‧‧繪示性影像感測器晶圓
202‧‧‧步驟
204‧‧‧步驟
206‧‧‧步驟
208‧‧‧步驟
210‧‧‧步驟
212‧‧‧步驟
214‧‧‧步驟
216‧‧‧基板
218‧‧‧晶圓
220‧‧‧壩
222‧‧‧像素陣列
224‧‧‧通孔/穿矽通孔
225‧‧‧重佈層
226‧‧‧感測器晶粒
228‧‧‧感測器晶粒
230‧‧‧模具
232‧‧‧模具通孔
234‧‧‧焊料/焊料球
236‧‧‧影像感測器封裝
302‧‧‧步驟
304‧‧‧步驟
306‧‧‧步驟
308‧‧‧步驟
310‧‧‧步驟
312‧‧‧步驟
314‧‧‧步驟
316‧‧‧步驟
317‧‧‧基板
318‧‧‧晶圓
320‧‧‧壩
322‧‧‧像素陣列
324‧‧‧通孔/穿矽通孔
325‧‧‧重佈層
326‧‧‧感測器晶粒
328‧‧‧感測器晶粒
329‧‧‧面板
330‧‧‧模具
332‧‧‧模具通孔
334‧‧‧焊料
336‧‧‧影像感測器封裝
337‧‧‧基板部分
338‧‧‧基板部分
402‧‧‧步驟
404‧‧‧步驟
406‧‧‧步驟
408‧‧‧步驟
410‧‧‧步驟
412‧‧‧步驟
414‧‧‧步驟
416‧‧‧步驟
417‧‧‧凹口基板
418‧‧‧晶圓
420‧‧‧壩
422‧‧‧像素陣列
424‧‧‧通孔
425‧‧‧重佈層
426‧‧‧感測器晶粒
428‧‧‧感測器晶粒
429‧‧‧面板
430‧‧‧模具
434‧‧‧焊料/焊料球
436‧‧‧影像感測器封裝
437‧‧‧基板部分
438‧‧‧基板部分
440‧‧‧第一厚度
442‧‧‧第二厚度
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
508‧‧‧步驟
510‧‧‧步驟
512‧‧‧步驟
514‧‧‧步驟
516‧‧‧步驟
517‧‧‧凹口基板
518‧‧‧晶圓
520‧‧‧壩
522‧‧‧像素陣列
524‧‧‧通孔/穿矽通孔
525‧‧‧重佈層
526‧‧‧感測器晶粒
529‧‧‧面板
530‧‧‧模具
532‧‧‧模具通孔
534‧‧‧焊料/焊料球
536‧‧‧影像感測器封裝
537‧‧‧基板部分
538‧‧‧基板部分
540‧‧‧第一厚度
542‧‧‧第二厚度
600‧‧‧典型處理器系統
602‧‧‧按鈕
604‧‧‧中央處理單元
606‧‧‧隨機存取記憶體
608‧‧‧可抽換式記憶體
610‧‧‧輸入/輸出裝置
612‧‧‧成像裝置
614‧‧‧像素陣列
616‧‧‧透鏡
618‧‧‧匯流排
圖1係根據本發明之一實施例之具有包含一或多個影像感測器之一相機模組之一繪示性成像系統之一圖式。
圖2係根據本發明之一實施例之具有多個影像感測器之一繪示性影像感測器晶圓之一圖式。
圖3係根據本發明之一實施例之用於形成影像感測器封裝之一繪示性方法之一剖面圖，該方法包含一模製程序以及隨後形成一重佈層。
圖4係根據本發明之一實施例之用於形成影像感測器封裝之一繪示性方法之一剖面圖，該方法包含形成一重佈層且隨後執行一模製程序。
圖5係根據本發明之一實施例之用於形成影像感測器封裝之一繪示性方法之一剖面圖，該方法包含使用一可移除面板。
圖6係根據本發明之一實施例之用於形成影像感測器封裝之一繪示性方法之一剖面圖，該方法包含使用一凹口基板及一可移除面板。
圖7係根據本發明之一實施例之用於形成影像感測器封裝之一繪示性方法之一剖面圖，該方法包含使用一凹口基板及一可移除面板。
圖8係根據本發明之一實施例之使用圖1至圖7之實施例之一繪示性處理器系統之一方塊圖。
諸如數位相機、電腦、蜂巢式電話及其他電子裝置之電子裝置包含集中傳入影像光以捕捉一影像之影像感測器。一影像感測器可包含成像像素之一陣列。該等成像像素可包含將傳入影像光轉換為影像信號之光敏元件，諸如光電二極體。影像感測器可具有任何數目之像 素(例如數百或數千像素或更多像素)。一典型影像感測器可(例如)具有成百上千或數百萬像素(例如百萬像素)。影像感測器可包含控制電路，諸如用於操作成像像素之電路及用於讀出對應於由光敏元件產生之電荷之影像信號之讀取電路。
圖1係使用一或多個影像感測器來捕捉影像之一繪示性電子裝置之一圖式。圖1之電子裝置10可為一可攜式電子裝置，諸如一相機、一蜂巢式電話、一視訊攝影機或捕捉數位影像資料之其他成像裝置。相機模組12可用於將傳入光轉換為數位影像資料。相機模組12可包含一或多個透鏡14及一或多個對應影像感測器16。在影像捕捉操作期間，可使用透鏡14將來自一場景中之光聚焦於影像感測器16上。影像感測器16可將對應數位影像資料提供至處理電路18。若需要，相機模組12可具有透鏡14之一陣列及對應影像感測器16之一陣列。各影像感測器16可包含具有影像感測器像素15之一陣列之一影像像素陣列40。影像感測器16可包含一或多個背面照明(BSI)影像感測器及/或一或多個前面照明(FSI)影像感測器。
處理電路18可包含一或多個積體電路(例如，影像處理電路、微處理器、諸如隨機存取記憶體及非揮發性記憶體等等之儲存裝置)且可使用與相機模組12分離及/或形成相機模組12之部分之組件(例如，形成包含影像感測器16之一積體電路之部分或與影像感測器16相關之模組12內之一積體電路之部分之電路)來實施。可使用處理電路18處理及儲存已由相機模組12捕捉之影像資料。若需要，則可使用耦合至處理電路18之有線及/或無線通信路徑將經處理影像資料提供至外部設備(例如，一電腦或其他裝置)。
圖2展示具有複數個影像感測器晶粒16(例如感測器#1、感測器#2、感測器#3等等)之一繪示性影像感測器晶圓160。各影像感測器晶粒16可包含經操作以產生影像資料(例如，靜態或視訊資料)之影像感 測器像素之一陣列。在晶圓切塊操作期間，可沿線66切割晶圓160而將晶圓160切塊成個別影像感測器晶粒16。一單粒裝影像感測器晶粒可形成包含一單個影像感測器晶粒16之一相機模組之部分或可形成包含影像感測器晶粒16之一陣列之一陣列相機之部分。
在其中影像感測器晶粒16用於一陣列相機中之配置中，影像感測器晶粒16無需與陣列相機中之其他影像感測器晶粒16分割。例如，感測器#1、感測器#2及感測器#3可與晶圓160中之剩餘影像感測器分割，但若需要，該等感測器亦可與剩餘影像感測器作為一整體而保持在一起(例如，具有三個影像像素陣列之一單個影像感測器晶粒)。然而，此僅為繪示性。若需要，則形成一陣列相機之部分之影像感測器可分割成個別晶粒(其中每個影像感測器晶粒具有一個影像像素陣列)且接著彼此相鄰地安裝至陣列相機中之一共同印刷電路板上。
影像感測器16可為一背面照明影像感測器或可為一前面照明影像感測器。在一前面照明影像感測器中，諸如金屬互連電路之電路可插入於微透鏡陣列與影像感測器之光敏區域之間。在一背面照明影像感測器中，光敏區域插入於微透鏡陣列與影像感測器之金屬互連電路之間。
圖3展示用於製造包含諸如影像感測器16之影像感測器之影像感測器封裝之一繪示性方法100。在步驟102中，可提供一基板116及一晶圓118。晶圓118可由矽製成且可包含一或多個像素陣列122。各像素陣列可對應於一不同感測器。例如，一第一像素陣列可用於諸如圖2中之感測器#1之一第一影像感測器中，且一第二像素陣列可用於諸如圖2中之感測器#2之一第二影像感測器中。在圖3中，晶圓118經展示具有兩個像素陣列，但此實例僅為繪示性。晶圓118可具有一個像素陣列、兩個像素陣列、十個像素陣列、數百像素陣列或多於數百像素陣列。晶圓118可包含與像素陣列122在晶圓之同一側上之一影像感 測器積體電路或多個影像感測器積體電路。
基板116可由一透明玻璃片體、一清透塑膠層或其他適合透明部件形成。若需要，則基板116可為不透明的或可為僅部分透明的。例如，若需要，則基板116可傳輸特定範圍之波長而同時阻擋其他範圍之波長。在其中影像感測器16用於分析流體(例如，用於在一光化學反應期間捕捉一物質之影像)之配置中，可期望基板116完全或部分不透明(作為一實例)。一般而言，基板116可具有任何期望之傳輸光譜。其中基板116係透明的配置通常作為一繪示性實例在本文中加以描述。取決於該程序，基板116可呈晶圓形式或面板形式。
在步驟104中，壩120附接至基板116。可使用任何期望之方法或材料將壩120附接至基板116。例如，可使用黏著劑、膠、環氧樹脂、聚合物或任何其他預期材料將壩120附接至基板116。在特定實施例中，壩120可由一黏著劑材料形成。亦在步驟104中，通孔124可形成於晶圓118中。通孔124可提供完全通過晶圓118之一垂直電連接。在其中晶圓118由矽製成之實施例中，通孔124可被稱為穿矽通孔(TSV)。通孔124可電連接至一影像感測器積體電路。
壩120可由任何預期之材料形成且具有任何預期之尺寸。壩120可(例如)為可使用光微影技術施加且圖案化之一光可界定黏著劑，諸如一乾膜黏著劑。在圖3中，基板116經展示具有四個經附接壩。此實例僅為繪示性。基板116可附接至一個壩、兩個壩、十個壩、數百個壩或多於數百個壩。基板116可附接至用於晶圓118中之各感測器晶粒之任何預期數目之壩。例如，基板116可附接至用於晶圓118中之各感測器晶粒之兩個壩。
在步驟106中，晶圓118可經鋸切以形成感測器晶粒126及128。可以類似於圖2中描述之一方式鋸切晶圓118。各感測器晶粒可附接至壩120。各感測器晶粒可附接至兩個壩，其中在感測器晶粒之各側上附 接有一個壩。可使用黏著劑、膠、環氧樹脂、聚合物或任何其他預期材料將感測器晶粒附接至壩。在其中壩120由一黏著劑材料製成之實施例中，感測器晶粒可附接至壩而無需使用一額外材料。
在步驟108中，可執行一模製程序來填充感測器晶粒之間的間隙。模具130可填充感測器晶粒126與128之間的間隙且可填充至感測器晶粒126及128之側之區域。如圖3中所展示，感測器晶粒126可具有最靠近附接至壩120之基板116之一側。隨後被稱為頂部表面之距離基板116最遠之側在模製程序期間被曝露。因此，頂部表面上之通孔124之部分亦可在模製程序期間被曝露。壩120可防止模具130到達像素陣列122。
步驟108中之模製程序可由分配一液體化合物、壓縮模製或任何其他預期之模製程序組成。在其中一液體化合物用於模製之實施例中，該液體化合物可被倒入各感測器晶粒之間。該液體化合物可填充所有區域而不穿透通過壩120。該液體化合物可隨後經固化以提供防止外部材料到達像素陣列122之一密封。在其中使用壓縮模製之實施例中，諸如塑膠之一模具材料可在一適合溫度下經加熱一適合時間段。接著，該模具材料可在感測器晶粒之間經壓縮且經固化，從而有效地提供感測器晶粒之間的一密封。
在步驟110中，通孔124可具有重佈層125。儘管通孔可垂直延伸通過晶粒126及128，但重佈層125可為連接至通孔124且橫跨晶粒126及128之頂部表面水平延伸之導電層。重佈層125可水平延伸超過晶粒126及128之邊緣且至模具130上。重佈層125可形成有諸如一金屬之導電材料之一晶種層。該晶種層可為鈦、鈦鎢、銅或任何其他預期導電材料。接著，重佈層125可具有諸如電鍍於晶種層上之一金屬之一導電材料。電鍍之導電材料可為銅、鎳、鋁或任何其他預期之導電材料。鈍化層132可經形成以保護重佈層125。鈍化層132可由一聚合 物、聚醯亞胺(PI)、聚苯并噁唑(PBO)、苯并環丁烯(BCB)、焊料遮罩材料或任何其他預期之材料形成。重佈層125可增加可用於形成焊料連接之區域之量。重佈層125可具有隨後可接收焊料以形成至一印刷電路板之機械連接及電連接之焊料墊。該等焊料墊可為鍍錫鉛銅墊、鍍銀銅墊、鍍金銅墊或任何其他預期類型之焊料墊。
在步驟112中，焊料134可形成於重佈層125上。焊料球134形成於矽晶粒126及128之頂部表面上。在特定實施例中，焊料球134可用於將穿矽通孔124電連接至一印刷電路板上之接合墊。焊料球134可位於重佈層125上之焊料墊上。
在步驟114中，基板116及模具130可經切割以分離晶粒126與128。所得之影像感測器封裝136使用模具130及鈍化層132以確保一持久密封封裝。影像感測器封裝136可具有對置頂部及底部表面，其中第一及第二對置側表面連接頂部與底部表面。影像感測器封裝136之整個底部表面可由基板116形成。影像感測器封裝136之頂部表面可具有由重佈層125形成之部分、由鈍化層132形成之部分及由焊料134形成之部分。影像感測器封裝136之側表面可具有由基板116形成之部分、由模具材料130形成之部分及由鈍化層132形成之部分。
圖4展示用於製造包含諸如影像感測器16之影像感測器之影像感測器封裝之一繪示性方法200。在步驟202中，可提供一基板216及晶圓218。晶圓218可由矽製成且可包含一或多個像素陣列222。各像素陣列可對應於一不同感測器。例如，一第一像素陣列可用於諸如圖2中之感測器#1之一第一影像感測器中，且一第二像素陣列可用於諸如圖2中之感測器#2之一第二影像感測器中。在圖4中，晶圓218經展示具有兩個像素陣列，但此實例僅為繪示性。晶圓218可具有一個像素陣列、兩個像素陣列、十個像素陣列、數百像素陣列或多於數百像素陣列。晶圓218可包含與像素陣列222在晶圓之同一側上之一影像感測 器積體電路或多個影像感測器積體電路。
基板216可由一透明玻璃片體、一清透塑膠層或其他適合透明部件形成。若需要，則基板216可為不透明的或可為僅部分透明的。例如，若需要，則基板216可傳輸特定範圍之波長而同時阻擋其他範圍之波長。在其中影像感測器16用於分析流體(例如，用於在一光化學反應期間捕捉一物質之影像)之配置中，可期望基板216完全或部分不透明(作為一實例)。一般而言，基板216可具有任何期望之傳輸光譜。其中基板216係透明的配置通常作為一繪示性實例在本文中加以描述。
在步驟204中，壩220附接至基板216。可使用任何期望之方法或材料將壩220附接至基板216。例如，可使用黏著劑、膠、環氧樹脂、聚合物或任何其他預期材料將壩220附接至基板216。亦在步驟204中，通孔224可形成於晶圓218中。通孔224可提供完全通過晶圓218之一垂直電連接。在其中晶圓218由矽製成之實施例中，通孔224可被稱為穿矽通孔(TSV)。通孔224可電連接至一影像感測器積體電路。
在步驟204中，通孔224可具有重佈層225。儘管通孔224可垂直延伸通過晶圓218，但重佈層225可為連接至通孔224且橫跨晶圓218之頂部表面水平延伸之導電層。重佈層225可形成有諸如一金屬之導電材料之一晶種層。該晶種層可為鈦、鈦鎢、銅或任何其他預期導電材料。接著，重佈層225可具有諸如電鍍於晶種層上之一金屬之一導電材料。電鍍之導電材料可為銅、鎳、鋁或任何其他預期之導電材料。重佈層225可增加可用於形成焊料連接之區域之量。重佈層225可具有用於形成焊料連接之焊料墊。該等焊料墊可為鍍錫鉛銅墊、鍍銀銅墊、鍍金銅墊或任何其他預期類型之焊料墊。
壩220可由任何預期之材料形成且具有任何預期之尺寸。在圖4中，基板216經展示具有四個經附接壩。此實例僅為繪示性。基板216 可附接至一個壩、兩個壩、十個壩、數百個壩或多於數百個壩。基板216可附接至用於晶圓218中之各感測器晶粒之任何預期數目之壩。例如，基板216可附接至用於晶圓218中之各感測器晶粒之兩個壩。
在步驟206中，晶圓218可經鋸切以形成感測器晶粒226及228。可以類似於圖2中描述之一方式鋸切晶圓218。各感測器晶粒可附接至壩220。各感測器晶粒可附接至兩個壩，其中在感測器晶粒之各側上附接有一個壩。可使用黏著劑、膠、環氧樹脂、聚合物或任何其他預期材料將感測器晶粒附接至壩。在特定實施例中，壩220可由一黏著劑材料形成。在其中壩220由一黏著劑材料形成之實施例中，透明基板可附接至壩而無需使用一額外材料。類似地，感測器晶粒可附接至壩而無需使用一額外材料。
在步驟208中，可執行一模製程序以囊封感測器晶粒且填充感測器晶粒之間的間隙。模具230可填充感測器晶粒226與228之間的間隙且可填充至感測器晶粒226及228之側之區域。如圖4中所展示，感測器晶粒226可具有最靠近附接至壩220之基板216之一側。隨後被稱為頂部表面之距離基板216最遠之側在模製程序期間可完全由模具230覆蓋。類似地，重佈層225在模製程序期間可完全由模具230覆蓋。在步驟208之後，該模具可具有一平坦頂部表面。壩220可防止模具230到達像素陣列222。
步驟208中之模製程序可由分配一液體化合物、壓縮模製或任何其他預期之模製程序組成。在其中一液體化合物用於模製之實施例中，液體化合物可被倒入各感測器晶粒之間。液體化合物可填充所有區域而不穿透通過壩220。液體化合物可隨後經固化以提供防止外部材料到達像素陣列222之一密封。在其中使用壓縮模製之實施例中，諸如塑膠之一模具材料可在一適合溫度下經加熱一適合時間段。接著，模具材料可在感測器晶粒之間經壓縮且經固化，從而有效提供感 測器晶粒之間的一密封。
在步驟210中，模具通孔232可形成於模具230之頂部表面上。模具通孔232可將焊料墊曝露於重佈層225之頂部表面上。可使用一雷射鑽孔程序或任何其他預期程序形成模具通孔232。在該雷射鑽孔程序中，使用一雷射器來製造模具230中之通孔232。
在步驟212中，焊料234可形成於重佈層225上之模具通孔232中。焊料球234形成於矽晶粒226及228之頂部表面上。在特定實施例中，焊料球234可用於將穿矽通孔224電連接至一印刷電路板上之接合墊。焊料球234可位於重佈層225上之焊料墊上。
在步驟214中，基板216及模具230可經切割以分離晶粒226與228。所得之影像感測器封裝236使用模具230以確保一持久密封封裝。影像感測器封裝236可具有對置頂部及底部表面，其中第一及第二對置側表面連接頂部與底部表面。影像感測器封裝236之整個底部表面可由基板216形成。影像感測器封裝236之頂部表面可具有由模具材料230形成之部分及由焊料134形成之部分。影像感測器封裝236之側表面可具有由基板216形成之部分及由模具材料230形成之部分。
圖5展示用於製造包含諸如影像感測器16之影像感測器之影像感測器封裝之一繪示性方法300。在步驟302中，可提供一基板317及晶圓318。晶圓318可由矽製成且可包含一或多個像素陣列322。各像素陣列可對應於一不同感測器。例如，一第一像素陣列可用於諸如圖2中之感測器#1之一第一影像感測器中，且一第二像素陣列可用於諸如圖2中之感測器#2之一第二影像感測器中。在圖5中，晶圓318經展示具有兩個像素陣列，但此實例僅為繪示性。晶圓318可具有一個像素陣列、兩個像素陣列、十個像素陣列、數百像素陣列或多於數百像素陣列。晶圓318可包含與像素陣列322在晶圓之同一側上之一影像感測器積體電路或多個影像感測器積體電路。
基板317可由一透明玻璃片體、一清透塑膠層或其他適合透明部件形成。若需要，則基板317可為不透明的或可為僅部分透明的。例如，若需要，則基板317可傳輸特定範圍之波長而同時阻擋其他範圍之波長。在其中影像感測器16用於分析流體(例如，用於在一光化學反應期間捕捉一物質之影像)之配置中，可期望基板317完全或部分不透明(作為一實例)。一般而言，基板317可具有任何期望之傳輸光譜。其中基板317係透明的配置通常作為一繪示性實例在本文中加以描述。
在步驟304中，壩320附接至基板317。可使用任何期望之方法或材料將壩320附接至基板317。例如，可使用黏著劑、膠、環氧樹脂、聚合物或任何其他預期材料將壩320附接至基板317。亦在步驟304中，通孔324可形成於晶圓318中。通孔324可提供完全通過晶圓318之一垂直電連接。在其中晶圓318由矽製成之實施例中，通孔324可被稱為穿矽通孔(TSV)。通孔324可電連接至一影像感測器積體電路。
在步驟304中，通孔324可具有重佈層325。儘管通孔324可垂直延伸通過晶圓318，但重佈層325可為連接至通孔324且橫跨晶圓318之頂部表面水平延伸之導電層。重佈層325可形成有諸如一金屬之導電材料之一晶種層。該晶種層可為鈦、鈦鎢、銅或任何其他預期導電材料。接著，重佈層325可具有諸如電鍍於晶種層上之一金屬之一導電材料。電鍍之導電材料可為銅、鎳、鋁或任何其他預期之導電材料。重佈層325可增加可用於形成焊料連接之區域之量。重佈層325可具有用於形成焊料連接之焊料墊。該等焊料墊可為鍍錫鉛銅墊、鍍銀銅墊、鍍金銅墊或任何其他預期類型之焊料墊。
壩320可由任何預期之材料形成且具有任何預期之尺寸。在圖5中，基板317經展示具有四個經附接壩。此實例僅為繪示性。基板317可附接至一個壩、兩個壩、十個壩、數百個壩或多於數百個壩。基板 317可附接至用於晶圓318中之各感測器晶粒之任何預期數目之壩。例如，基板317可附接至用於晶圓318中之各感測器晶粒之兩個壩。
在步驟306中，晶圓318可附接至壩320。晶圓318可附接至壩320使得各感測器晶粒附接至兩個壩，其中在感測器晶粒之各側上附接有一個壩。可使用黏著劑、膠、環氧樹脂、聚合物或任何其他預期材料將晶圓318附接至壩。在步驟306中，晶圓318必須分離成個別感測器晶粒。在特定實施例中，壩320可由一黏著劑材料形成。在其中壩320由一黏著劑材料形成之實施例中，透明基板可附接至壩而無需使用一額外材料。類似地，感測器晶粒可附接至壩而無需使用一額外材料。在特定實施例中，基板317可為在一晶圓接合程序中與晶圓318接合之一晶圓。
在步驟308中，晶圓318及基板317可經分離以形成各附接至基板317之一單獨部分之感測器晶粒326及328。例如，感測器晶粒326可附接至基板317之部分337且感測器晶粒328可附接至基板317之部分338。在分離之後，基板部分337及338可附接至面板329。可藉由鋸切、切割或任何其他預期方法分離感測器晶粒326與328。面板329可暫時附接至基板部分337及338。面板329可由一聚合物或任何其他預期材料製成。取決於該程序，面板329可呈晶圓形式或面板形式。
在步驟310中，可執行一模製程序以囊封感測器晶粒且填充感測器晶粒之間的間隙。模具330可填充感測器晶粒326與328之間的間隙且可填充至感測器晶粒326及328之側之區域。類似地，模具330可填充基板部分337與338之間的間隙且可填充至基板部分337及338之側之區域。如圖5中所展示，感測器晶粒326可具有最靠近附接至壩320之基板337之一側。隨後被稱為頂部表面之距離基板337最遠之側在模製程序期間完全由模具330覆蓋。類似地，重佈層325在模製程序期間可完全由模具330覆蓋。在步驟310之後，該模具可具有一平坦頂部表 面。壩320可防止模具330到達像素陣列322。
步驟310中之模製程序可由分配一液體化合物、壓縮模製或任何其他預期之模製程序組成。在其中一液體化合物用於模製之實施例中，該液體化合物可被倒入各感測器晶粒之間。該液體化合物可填充所有區域而不穿透通過壩320。該液體化合物可隨後經固化以提供防止外部材料到達像素陣列322之一密封。在其中使用壓縮模製之實施例中，諸如塑膠之一模具材料可在一適合溫度下經加熱一適合時間段。接著，該模具材料可在感測器晶粒之間經壓縮且經固化，從而有效提供感測器晶粒之間的一密封。
在步驟312中，模具通孔332可形成於模具330之頂部表面上。模具通孔332可將焊料墊曝露於重佈層325之頂部表面上。可使用一雷射鑽孔程序或任何其他預期程序形成模具通孔332。在該雷射鑽孔程序中，使用一雷射器來製造模具330中之通孔332。
在步驟314中，焊料334可形成於重佈層325上之模具通孔332中。焊料球334形成於矽晶粒326及328之頂部表面上。在特定實施例中，焊料球334可用於將穿矽通孔324電連接至一印刷電路板上之接合墊。焊料球334可位於重佈層325上之焊料墊上。
在步驟316中，可移除面板329。可使用任何預期之程序移除面板329。接著，模具330可經切割以分離晶粒326與328。影像感測器封裝336可具有對置頂部及底部表面，其中第一及第二對置側表面連接頂部與底部表面。
在特定實施例中，影像感測器封裝336可經切塊使得無模製材料殘留於感測器晶粒326或基板部分337之左側及右側。在此等實施例中，影像感測器封裝336之整個底部表面可由基板部分337形成。影像感測器封裝336之頂部表面可具有由模具材料330形成之部分及由焊料334形成之部分。影像感測器封裝336之側表面可具有由基板337形成 之部分、由壩320形成之部分、由感測器晶粒326形成之部分、由重佈層325形成之部分及由模具材料330形成之部分。
在特定實施例中，在感測器晶粒326與328之間僅進行一次切割(例如圖5)。在此等實施例中，影像感測器封裝336之底部表面可具有由基板部分337形成之部分及由模具材料330形成之部分。影像感測器封裝336之頂部表面可具有由模具材料330形成之部分及由焊料334形成之部分。側表面可完全由模具材料330形成。
圖6展示用於製造包含諸如影像感測器16之影像感測器之影像感測器封裝之一繪示性方法400。在步驟402中，可提供一凹口基板417及一晶圓418。晶圓418可由矽製成且可包含一或多個像素陣列422。各像素陣列可對應於一不同感測器。例如，一第一像素陣列可用於諸如圖2中之感測器#1之一第一影像感測器中，且一第二像素陣列可用於諸如圖2中之感測器#2之一第二影像感測器中。在圖6中，晶圓418經展示具有兩個像素陣列，但此實例僅為繪示性。晶圓418可具有一個像素陣列、兩個像素陣列、十個像素陣列、數百像素陣列或多於數百像素陣列。晶圓418可包含與像素陣列422在晶圓之同一側上之一影像感測器積體電路或多個影像感測器積體電路。取決於該程序，凹口基板417可呈晶圓形式或面板形式。
凹口基板417可由一透明玻璃片體、一清透塑膠層或其他適合透明部件形成。若需要，則凹口基板417可為不透明的或可為僅部分透明的。例如，若需要，則凹口基板417可傳輸特定範圍之波長而同時阻擋其他範圍之波長。在其中影像感測器16用於分析流體(例如，用於在一光化學反應期間捕捉一物質之影像)之配置中，可期望凹口基板417完全或部分不透明(作為一實例)。一般而言，凹口基板417可具有任何期望之傳輸光譜。其中凹口基板417係透明的配置通常作為一繪示性實例在本文中加以描述。
凹口基板417可在無凹口部分處具有一第一厚度440。凹口基板417可在凹口部分處具有一第二厚度442。該第二厚度可小於該第一厚度。第一厚度及第二厚度可小於一微米、小於一毫米、小於一公分、大約一公分或任何其他預期之厚度。可藉由濕式蝕刻、乾式蝕刻、一雷射刻槽程序或任何其他預期之程序形成凹口基板417中之凹口。
在步驟404中，壩420附接至凹口基板417。可使用任何預期之方法或材料將壩420附接至凹口基板417。例如，可使用黏著劑、膠、環氧樹脂、聚合物或任何其他預期材料將壩420附接至凹口基板417。亦在步驟404中，通孔424可形成於晶圓418中。通孔424可提供完全通過晶圓418之一垂直電連接。在其中晶圓418由矽製成之實施例中，通孔424可被稱為穿矽通孔(TSV)。通孔424可電連接至一影像感測器積體電路。
壩420可由任何預期之材料形成且具有任何預期之尺寸。在圖6中，凹口基板417經展示具有四個經附接壩。此實例僅為繪示性。凹口基板417可附接至一個壩、兩個壩、十個壩、數百個壩或多於數百個壩。基板417可附接至用於晶圓418中之各感測器晶粒之任何預期數目之壩。例如，基板417可附接至用於晶圓418中之各感測器晶粒之兩個壩。
在步驟406中，晶圓418可附接至壩420。晶圓418可附接至壩420使得各感測器晶粒附接至兩個壩，其中在感測器晶粒之各側上附接有一個壩。可使用黏著劑、膠、環氧樹脂、聚合物或任何其他預期材料將晶圓418附接至壩。在步驟406中，晶圓418必須分離成個別感測器晶粒。在特定實施例中，壩420可由一黏著劑材料形成。在其中壩420由一黏著劑材料形成之實施例中，透明基板可附接至壩而無需使用一額外材料。類似地，感測器晶粒可附接至壩而無需使用一額外材料。
在步驟408中，晶圓418及凹口基板417可經分離以形成各附接至 凹口基板417之一單獨部分之感測器晶粒426及428。例如，感測器晶粒426可附接至凹口基板417之部分437且感測器晶粒428可附接至凹口基板417之部分438。在分離之後，基板部分437及438可附接至面板429。可藉由鋸切、切割或任何其他預期方法分離感測器晶粒426與428以及基板部分437與438。如圖6中所展示，可在具有一厚度442之一凹口部分切割基板417。凹口部分之較小厚度使得可更容易地切割基板417。面板429可暫時附接至基板部分437及438。面板429可由一聚合物或任何其他預期材料製成。取決於該程序，面板429可呈晶圓形式或面板形式。
在步驟410中，可執行一模製程序以填充感測器晶粒之間的間隙。模具430可填充感測器晶粒426與428之間的間隙且可填充至感測器晶粒426及428之側之區域。類似地，模具430可填充基板部分437與438之間的間隙且可填充至基板部分437及438之側之區域。如圖6中所展示，感測器晶粒426可具有最靠近附接至壩420之基板437之一側。隨後被稱為頂部表面之距離基板437最遠之側在模製程序期間被曝露。因此，通孔424在頂部表面上之部分在模製程序期間亦可被曝露。壩420可防止模具430到達像素陣列422。
步驟410中之模製程序可由分配一液體化合物、壓縮模製或任何其他預期之模製程序組成。在其中一液體化合物用於模製之實施例中，該液體化合物可被倒入各感測器晶粒之間。該液體化合物可填充所有區域而不穿透通過壩420。該液體化合物可隨後經固化以提供防止外部材料到達像素陣列422之一密封。在其中使用壓縮模製之實施例中，諸如塑膠之一模具材料可在一適合溫度下經加熱一適合時間段。接著，該模具材料可在感測器晶粒之間經壓縮且經固化，從而有效提供感測器晶粒之間的一密封。
在步驟412中，通孔424可具有重佈層425。儘管通孔可垂直延伸 通過晶粒426及428，但重佈層425可為連接至通孔424且橫跨晶粒426及428之頂部表面水平延伸之導電層。重佈層425可水平延伸超過晶粒426及428之邊緣且至模具430之上。重佈層425可形成有諸如一金屬之導電材料之一晶種層。該晶種層可為鈦、鈦鎢、銅或任何其他預期導電材料。接著，重佈層425可具有諸如電鍍於晶種層上之一金屬之一導電材料。電鍍之導電材料可為銅、鎳、鋁或任何其他預期之導電材料。重佈層425可增加用於形成焊料連接之區域之量。重佈層425可具有用於形成焊料連接之焊料墊。該等焊料墊可為鍍錫鉛銅墊、鍍銀銅墊、鍍金銅墊或任何其他預期類型之焊料墊。
在步驟414中，焊料434可形成於重佈層425上。焊料球434形成於矽晶粒426及428之頂部表面上。在特定實施例中，焊料球434可用於將通孔424電連接至一印刷電路板上之接合墊。焊料球434可位於重佈層425上之焊料墊上。
在步驟416中，可移除面板429。可使用任何預期之程序移除面板429。接著，模具430可經切割以分離晶粒426與428。影像感測器封裝436可具有對置頂部及底部表面，其中第一及第二對置側表面連接頂部與底部表面。在特定實施例中，在感測器晶粒426與428之間僅進行一次切割。在此等實施例中，影像感測器封裝436之底部表面可具有由基板部分437形成之部分及由模具材料430形成之部分。影像感測器封裝436之頂部表面可具有由模具材料430形成之部分、由重佈層425形成之部分及由焊料434形成之部分。側表面可完全由模具材料430形成。
圖7展示用於製造包含諸如影像感測器16之影像感測器之影像感測器封裝之一繪示性方法500。在步驟502中，可提供一凹口基板517及一晶圓518。晶圓518可由矽製成且可包含一或多個像素陣列522。各像素陣列可對應一不同感測器。例如，一第一像素陣列可用於諸如 圖2中之感測器#1之一第一影像感測器中，且一第二像素陣列可用於諸如圖2中之感測器#2之一第二影像感測器中。在圖7中，晶圓518經展示具有兩個像素陣列，但此實例僅為繪示性。晶圓518可具有一個像素陣列、兩個像素陣列、十個像素陣列、數百像素陣列或多於數百像素陣列。晶圓518可包含與像素陣列522在晶圓之同一側上之一影像感測器積體電路或多個影像感測器積體電路。取決於該程序，凹口基板517可呈晶圓形式或面板形式。
凹口基板517可由一透明玻璃片體、一清透塑膠層或其他適合透明部件形成。若需要，則凹口基板517可為不透明的或可為僅部分透明的。例如，若需要，則凹口基板517可傳輸特定範圍之波長而同時阻擋其他範圍之波長。在其中影像感測器16用於分析流體(例如，用於在一光化學反應期間捕捉一物質之影像)之配置中，可期望凹口基板517完全或部分不透明(作為一實例)。一般而言，凹口基板517可具有任何期望之傳輸光譜。其中凹口基板517係透明的配置通常作為一繪示性實例在本文中加以描述。
凹口基板517可在無凹口部分處具有一第一厚度540。凹口基板517可在凹口部分處具有一第二厚度542。該第二厚度可小於該第一厚度。第一厚度及第二厚度可小於一微米、小於一毫米、小於一公分、大約一公分或任何其他預期之厚度。可藉由濕式蝕刻、乾式蝕刻、一雷射刻槽程序或任何其他預期之程序形成凹口基板417中之凹口。
在步驟504中，壩520附接至凹口基板517。可使用任何預期之方法或材料將壩420附接至凹口基板517。例如，可使用黏著劑、膠、環氧樹脂、聚合物或任何其他預期材料將壩520附接至凹口基板517。亦在步驟504中，通孔524可形成於晶圓518中。通孔524可提供完全通過晶圓518之一垂直電連接。在其中晶圓518由矽製成之實施例中，通孔524可被稱為穿矽通孔(TSV)。通孔524可電連接至一影像感測器積體 電路。
在步驟504中，通孔524可具有重佈層525。儘管通孔524可垂直延伸通過晶圓518，但重佈層525可為連接至通孔524且橫跨晶圓518之頂部表面水平延伸之導電層。重佈層525可形成有諸如一金屬之導電材料之一晶種層。該晶種層可為鈦、鈦鎢、銅或任何其他預期導電材料。接著，重佈層525可具有諸如電鍍於晶種層上之一金屬之一導電材料。電鍍之導電材料可為銅、鎳、鋁或任何其他預期之導電材料。重佈層525可增加用於形成焊料連接之區域之量。重佈層525可具有用於形成焊料連接之焊料墊。該等焊料墊可為鍍錫鉛銅墊、鍍銀銅墊、鍍金銅墊或任何其他預期類型之焊料墊。
壩520可由任何預期之材料形成且具有任何預期之尺寸。在圖7中，凹口基板517經展示具有四個經附接壩。此實例僅為繪示性。凹口基板517可附接至一個壩、兩個壩、十個壩、數百個壩或多於數百個壩。基板517可附接至用於晶圓518中之各感測器晶粒之任何預期數目之壩。例如，基板517可附接至用於晶圓518中之各感測器晶粒之兩個壩。
在步驟506中，晶圓518可附接至壩520。晶圓518可附接至壩520使得各感測器晶粒附接至兩個壩，其中在感測器晶粒之各側上附接有一個壩。可使用黏著劑、膠、環氧樹脂、聚合物或任何其他預期材料將晶圓518附接至壩。在步驟506中，晶圓518必須分離成個別感測器晶粒。在特定實施例中，壩520可由一黏著劑材料形成。在其中壩520由一黏著劑材料形成之實施例中，透明基板可附接至該等壩而無需使用一額外材料。類似地，感測器晶粒可附接至該等壩而無需使用一額外材料。
在步驟508中，晶圓518及凹口基板517可經分離以形成各附接至凹口基板517之一單獨部分之感測器晶粒526及528。例如，感測器晶 粒526可附接至凹口基板517之部分537且感測器晶粒528可附接至凹口基板517之部分538。在分離之後，基板部分537及538可附接至面板529。可藉由鋸切、切割或任何其他預期方法分離感測器晶粒526與528以及基板部分537與538。如圖7中所展示，可在具有一厚度542之一凹口部分切割基板517。凹口部分之較小厚度使得可更容易地切割基板517。面板529可暫時附接至基板部分537及538。面板529可由一聚合物或任何其他預期材料製成。取決於該程序，面板529可呈晶圓形式或面板形式。
在步驟510中，可執行一模製程序以囊封感測器晶粒且填充感測器晶粒之間的間隙。模具530可填充感測器晶粒526與528之間的間隙且可填充至感測器晶粒526及528之側之區域。類似地，模具530可填充基板部分537與538之間的間隙且可填充至基板部分537及538之側之區域。如圖6中所展示，感測器晶粒526可具有最靠近附接至壩520之基板537之一側。隨後被稱為頂部表面之距離基板537最遠之側可在模製程序期間完全由模具530覆蓋。類似地，重佈層525在模製程序期間可完全由模具530覆蓋。在步驟510之後，該模具可具有一平坦頂部表面。壩520可防止模具530到達像素陣列522。
步驟510中之模製程序可由分配一液體化合物、壓縮模製或任何其他預期之模製程序組成。在其中一液體化合物用於模製之實施例中，該液體化合物可被倒入各感測器晶粒之間。該液體化合物可填充所有區域而不穿透通過壩520。該液體化合物可隨後經固化以提供防止外部材料到達像素陣列522之一密封。在其中使用壓縮模製之實施例中，諸如塑膠之一模具材料可在一適合溫度下經加熱一適合時間段。接著，該模具材料可在感測器晶粒之間經壓縮且經固化，從而有效提供感測器晶粒之間的一密封。
在步驟512中，模具通孔532可形成於模具530之頂部表面上。模 具通孔532可將焊料墊曝露於重佈層525之頂部表面上。可使用一雷射鑽孔程序或任何其他預期程序形成模具通孔532。在該雷射鑽孔程序中，使用一雷射器來製造模具530中之通孔532。
在步驟514中，焊料534可形成於重佈層525上之模具通孔532中。焊料球534形成於矽晶粒526及528之頂部表面上。在特定實施例中，焊料球534可用於將穿矽通孔524電連接至一印刷電路板上之接合墊。焊料球534可位於重佈層525上之焊料墊上。
在步驟516中，可移除面板529。可使用任何預期之程序移除面板529。接著，模具530可經切割以分離晶粒526與528。影像感測器封裝536可具有對置頂部及底部表面，其中第一及第二對置側表面連接頂部與底部表面。
在特定實施例中，影像感測器封裝536可經切塊使得無模製材料殘留於感測器晶粒526或基板部分537之左側及右側。在此等實施例中，影像感測器封裝536之底部表面可具有由基板部分537形成之部分及由模具材料530形成之部分。影像感測器封裝536之頂部表面可具有由模具材料530形成之部分及由焊料534形成之部分。影像感測器封裝536之側表面可具有由基板537形成之部分、由壩520形成之部分、由感測器晶粒526形成之部分、由重佈層525形成之部分及由模具材料530形成之部分。
在特定實施例中，在感測器晶粒526與528之間僅進行一次切割(例如圖7)。在此等實施例中，影像感測器封裝536之底部表面可具有由基板部分537形成之部分及由模具材料330形成之部分。影像感測器封裝536之頂部表面可具有由模具材料530形成之部分及由焊料534形成之部分。側表面可完全由模具材料530形成。
圖8以一簡化之形式展示包含一成像裝置612之一典型處理器系統600。成像裝置612可包含形成於一影像感測器封裝(諸如影像感測 器封裝136、影像感測器封裝236、影像感測器封裝336、影像感測器封裝436或影像感測器封裝536)上之一像素陣列614。非限制性地，此處理器系統600可包含一電腦系統，靜態或視訊相機系統、掃描器、機器視覺、車輛導航、視訊電話、監視系統、汽車聚焦系統、星追蹤系統、運動偵測系統、影像穩定系統及使用一成像裝置之其他系統。
可為一數位靜態或視訊相機系統之處理器系統600可包含當按下快門釋放按鈕602時用於將一影像聚焦至一像素陣列(諸如像素陣列614)上之一透鏡，諸如透鏡616。處理器系統600可包含一中央處理單元，諸如中央處理單元(CPU)604。CPU 604可為控制相機功能及一或多個影像流動功能且經由一匯流排(諸如匯流排618)與一或多個輸入/輸出(I/O)裝置610通信之一微處理器。成像裝置612亦可經由匯流排618與CPU 604通信。系統600可包含隨機存取記憶體(RAM)606及可抽換式記憶體608。可抽換式記憶體608可包含經由匯流排618與CPU 604通信之快閃記憶體。儘管匯流排618繪示為一單個匯流排，但可存在用於互連系統組件之一或多個匯流排或橋接器或其他通信路經。
已經描述繪示形成影像感測器封裝之方法之各種實施例。該方法可包含：將複數個壩結構附接至一透明基板；在具有第一影像感測器晶粒及第二影像感測器晶粒之一影像感測器晶圓中形成複數個導電通孔；將影像感測器晶圓附接至複數個壩結構；在將影像感測器晶圓附接至複數個壩結構之後將感測器晶圓分離成第一影像感測器晶粒及第二影像感測器晶粒；將該第一影像感測器晶粒及該第二影像感測器晶粒附接至一額外基板；及執行一模製程序。執行該模製程序可包含在該第一影像感測器晶粒與該第二影像感測器晶粒之間的額外基板上形成模具材料。
將影像感測器晶圓附接至複數個壩結構可包含將第一影像感測器晶粒附接至複數個壩結構之第一壩結構及第二壩結構且將第二影像 感測器晶粒附接至複數個壩結構之第三壩結構及第四壩結構。第一感測器晶粒可附接至一透明基板之一第一部分且第二感測器晶粒可附接至該透明基板之一第二部分。可藉由將透明基板之第一部分及第二部分附接至額外基板而將第一感測器晶粒及第二感測器晶粒附接至額外基板。在額外基板上形成模具材料可包含在透明基板之第一部分與第二部件之間形成模具材料。
該方法亦可包含在執行模製程序之後移除額外基板。在移除該額外基板之後，第一影像感測器晶粒與第二影像感測器晶粒可經分離以形成第一影像感測器封裝及第二影像感測器封裝。分離第一影像感測器晶粒與第二影像感測器晶粒可包含切割形成於第一感測器晶粒與第二影像感測器晶粒之間的模具材料。
該方法亦可包含在將感測器晶圓附接至複數個壩結構之前在該感測器晶圓之一表面上形成至少一個導電層。該至少一個導電層可電連接且機械連接至先前形成於影像感測器晶圓中之複數個導電通孔之至少一個導電通孔。透明基板可為一玻璃基板、一凹口透明基板或一凹口玻璃基板。在其中透明基板為一凹口透明基板且該凹口透明基板被切割之實施例中，可在一凹口處切割該凹口透明基板。
在特定實施例中，形成影像感測器封裝之方法可包含將一附接結構附接至一透明基板。該附接結構可具有第一部分、第二部分、第三部分及第四部分。該方法亦可包含在具有第一影像感測器晶粒及第二影像感測器晶粒之一影像感測器晶圓中形成複數個導電通孔且在該影像感測器晶圓之一表面上形成至少一個導電層。該方法可包含：在影像感測器晶圓之表面上形成至少一個導電層之後，將第一影像感測器晶粒附接至附接結構之第一部分及第二部分且將第二影像感測器晶粒附接至附接結構之第三部分及第四部分。可執行包含在第一影像感測器晶粒與第二影像感測器晶粒之間形成模具材料之一模製程序。模 具材料之頂部表面可覆蓋至少一個導電層及影像感測器晶圓之表面。
該方法亦可包含：在模具之頂部表面中形成至少一個洞以曝露至少一個導電層，該至少一個洞曝露該至少一導電層上之一焊料墊；及在該至少一個洞中形成焊料。可使用雷射鑽孔完成形成該至少一個洞。
在特定實施例中，形成影像感測器封裝之方法可包含將一第一壩、一第二壩、一第三壩及一第四壩附接至一透明基板且在包括第一影像感測器晶粒及第二影像感測器晶粒之一感測器晶圓中形成複數個導電通孔。第一影像感測器晶粒及第二影像感測器晶粒之各者可具有複數個導電通孔之至少一個導電通孔。該方法亦可包含：分離第一影像感測器晶粒與第二影像感測器晶粒；在分離第一影像感測器晶粒與第二影像感測器晶粒之後，將該第一影像感測器晶粒附接至第一壩及第二壩且將該第二影像感測器晶粒附接至第三壩及第四壩；及執行一模製程序。該模製程序可包含在第一影像感測器晶粒與第二影像感測器晶粒之間形成一模具材料。該方法亦可包含切割透明基板及模具材料以形成第一影像感測器封裝及第二影像感測器封裝。
在執行模製程序之後，複數個導電層可形成於第一影像感測器晶粒及第二影像感測器晶粒之上。複數個導電層之各者可電連接且機械連接至複數個導電通孔之各者。一鈍化層可形成於導電層之上。至少一個導電層可延伸至第一影像感測器晶粒與第二影像感測器晶粒之間的模具材料上。
上文僅繪示本發明之原則且熟習此項技術者可作出各種修改。可單獨或以任何組合之方式實施上述實施例。
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
508‧‧‧步驟
510‧‧‧步驟
512‧‧‧步驟
514‧‧‧步驟
516‧‧‧步驟
517‧‧‧凹口基板
518‧‧‧晶圓
520‧‧‧壩
522‧‧‧像素陣列
524‧‧‧通孔/穿矽通孔
525‧‧‧重佈層
526‧‧‧感測器晶粒
529‧‧‧面板
530‧‧‧模具
532‧‧‧模具通孔
534‧‧‧焊料/焊料球
536‧‧‧影像感測器封裝
537‧‧‧基板部分
538‧‧‧基板部分
540‧‧‧第一厚度
542‧‧‧第二厚度

Claims (19)

  1. 一種形成影像感測器封裝之方法，其包括：將複數個壩(dam)結構附接至一透明基板；在具有一第一影像感測器晶粒及一第二影像感測器晶粒之一影像感測器晶圓中形成複數個導電通孔；將該影像感測器晶圓附接至該複數個壩結構；在將該影像感測器晶圓附接至該複數個壩結構之後，將該影像感測器晶圓分離成該第一影像感測器晶粒及該第二影像感測器晶粒，將該第一影像感測器晶粒及該第二影像感測器晶粒附接至一額外(additional)基板，其中將該第一影像感測器晶粒及該第二影像感測器晶粒附接至該額外基板包括將該透明基板之一第一部分及一第二部分接觸至該額外基板，其中該第一影像感測器晶粒具有一第一表面及相對之一第二表面，及其中該第二表面係插入(interposed)於該透明基板及該第一表面之間；形成接觸該複數個導電通孔之一導電通孔之一重佈層(redistribution layer)，其中該重佈層係形成於該第一影像感測器晶粒之該第一表面上；及在將該第一影像感測器晶粒及該第二影像感測器晶粒附接至該額外基板之後，藉由形成在該第一影像感測器晶粒與該第二影像感測器晶粒之間直接接觸該額外基板之模具材料而執行一模製程序，其中執行該模製程序包括形成與該第一影像感測器晶粒之該第一表面直接接觸之模具材料，及其中執行該模製程序包括形成與該重佈層直接接觸之模具材料。
  2. 如請求項1之方法，其中將該影像感測器晶圓附接至該複數個壩 結構包括：將該第一影像感測器晶粒附接至該複數個壩結構之第一壩結構及第二壩結構且將該第二影像感測器晶粒附接至該複數個壩結構之第三壩結構及第四壩結構。
  3. 如請求項2之方法，其中該第一影像感測器晶粒藉由該第一壩結構及該第二壩結構附接至該透明基板之該第一部分，其中該第二影像感測器晶粒藉由該第三壩結構及該第四壩結構附接至該透明基板之該第二部分，且其中將該第一影像感測器晶粒及該第二影像感測器晶粒附接至該額外基板包括將該透明基板之該第一部分及該第二部分附接至該額外基板。
  4. 如請求項1之方法，其進一步包括：在執行該模製程序之後移除該額外基板。
  5. 如請求項4之方法，其進一步包括：在移除該額外基板之後，分離該第一影像感測器晶粒與該第二影像感測器晶粒以形成第一影像感測器封裝及第二影像感測器封裝。
  6. 如請求項5之方法，其中分離該第一影像感測器晶粒與該第二影像感測器晶粒以形成第一影像感測器封裝及第二影像感測器封裝包括：切割形成於該第一感測器晶粒與該第二影像感測器晶粒之間的該模具材料。
  7. 如請求項1之方法，其中將該複數個壩結構附接至該透明基板包括：將該複數個壩結構附接至一玻璃基板。
  8. 如請求項1之方法，其中將該複數個壩結構附接至該透明基板包括：將該複數個壩結構附接至一凹口玻璃基板。
  9. 如請求項8之方法，其中將該影像感測器晶圓分離成第一影像感測器晶粒及第二影像感測器晶粒包括：在該凹口玻璃基板中之一凹口處切割該凹口玻璃基板。
  10. 如請求項1之方法，其中該透明基板之該第一部分係通過該複數個壩結構之一第一部分而附接至該第一影像感測器晶粒，且其中該透明基板之該第二部分係通過該複數個壩結構之一第二部分而附接至該第二影像感測器晶粒。
  11. 如請求項1之方法，其中該重佈層具有平行於該第一影像感測器晶粒之該第一表面的一表面，及其中形成與該重佈層直接接觸之模具材料包括形成與該重佈層之該表面直接接觸之模具材料。
  12. 如請求項11之方法，其進一步包括：藉由移除與該重佈層直接接觸之該模具材料之至少一部分而形成一模具通孔於該重佈層上；及形成焊料於該重佈層上之該模具通孔中，其中該焊料直接接觸該重佈層。
  13. 如請求項12之方法，形成於該重佈層上之該模具通孔包括雷射鑽孔與該重佈層直接接觸之該模具材料之至少該部分。
  14. 如請求項1之方法，其中該透明基板之該第一部分及該第二部分直接接觸該額外基板而沒有任何介入(intervening)結構。
  15. 一種形成影像感測器封裝之方法，其包括：將複數個壩結構附接至一透明基板；在具有一第一影像感測器晶粒及一第二影像感測器晶粒之一影像感測器晶圓中形成複數個導電通孔；將該影像感測器晶圓附接至該複數個壩結構；在將該影像感測器晶圓附接至該複數個壩結構之後，將該影像感測器晶圓分離成該第一影像感測器晶粒及該第二影像感測器晶粒；將該第一影像感測器晶粒及該第二影像感測器晶粒附接至一 額外基板，其中將該第一影像感測器晶粒及該第二影像感測器晶粒附接至該額外基板包括將該透明基板之一第一部分及一第二部分接觸至該額外基板，其中該透明基板之該第一部分及該第二部分直接接觸該額外基板而沒有任何介入壩結構；將該第一影像感測器晶粒及該第二影像感測器晶粒附接至該額外基板之後，藉由形成與在該第一影像感測器晶粒與該第二影像感測器晶粒之間直接接觸且與該透明基板直接接觸的模具材料而執行一模製程序；在執行該模製程序之後，移除該額外基板；及在移除該額外基板之後，分離該第一影像感測器晶粒與該第二影像感測器晶粒以形成一第一影像感測器封裝及一第二影像感測器封裝，其中分離該第一影像感測器晶粒與該第二影像感測器晶粒以形成該第一影像感測器封裝及該第二影像感測器封裝包括切割形成在該第一影像感測器晶粒與該第二影像感測器晶粒之間的該模具材料。
  16. 如請求項15之方法，其中該模具材料直接接觸該複數個壩結構。
  17. 如請求項15之方法，其中將該影像感測器晶圓分離為該第一影像感測器晶粒及該第二影像感測器晶粒包括將該透明基板完全分離為該透明基板之該第一部分及該第二部分。
  18. 如請求項17之方法，其中該透明基板之該第一部分係通過該複數個壩結構之一第一部分而附接至該第一影像感測器晶粒，且其中該透明基板之該第二部分係通過該複數個壩結構之一第二部分而附接至該第二影像感測器晶粒。
  19. 如請求項15之方法，其中該第一影像感測器晶粒具有一第一表面及相對之一第二表面，及其中該第二表面係插入於該透明基 板及該第一表面之間，該方法進一步包括：在執行該模製程序之前，形成接觸該複數個導電通孔之一導電通孔之一重佈層，其中該重佈層係形成於該第一影像感測器晶粒之該第一表面上，其中執行該模製程序包括形成與該第一影像感測器晶粒之該第一表面接觸之模具材料，及其中執行該模製程序包括形成與該重佈層直接接觸之模具材料。
TW104131921A 2014-12-30 2015-09-25 形成影像感測器積體電路封裝之方法 TWI686937B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/586,225 2014-12-30
US14/586,225 US9634059B2 (en) 2014-12-30 2014-12-30 Methods of forming image sensor integrated circuit packages

Publications (2)

Publication Number Publication Date
TW201635507A TW201635507A (zh) 2016-10-01
TWI686937B true TWI686937B (zh) 2020-03-01

Family

ID=55947356

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109104622A TWI701825B (zh) 2014-12-30 2015-09-25 形成影像感測器積體電路封裝之方法
TW104131921A TWI686937B (zh) 2014-12-30 2015-09-25 形成影像感測器積體電路封裝之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109104622A TWI701825B (zh) 2014-12-30 2015-09-25 形成影像感測器積體電路封裝之方法

Country Status (4)

Country Link
US (3) US9634059B2 (zh)
KR (1) KR20160082456A (zh)
CN (1) CN205248278U (zh)
TW (2) TWI701825B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6645520B2 (ja) * 2016-02-01 2020-02-14 株式会社ニコン 撮像素子の製造方法、撮像素子、および撮像装置
CN106449549A (zh) * 2016-11-08 2017-02-22 华天科技（昆山）电子有限公司 表面传感晶片封装结构及其制作方法
EP3333892A1 (en) * 2016-12-09 2018-06-13 ams AG Method to produce a ruggedized package of an image sensor
US9960197B1 (en) * 2017-01-13 2018-05-01 Semiconductor Components Industries, Llc Molded image sensor chip scale packages and related methods
CN107958881A (zh) * 2017-11-28 2018-04-24 华进半导体封装先导技术研发中心有限公司 一种cis器件封装结构及封装方法
CN107948495B (zh) * 2018-01-12 2020-11-20 信利光电股份有限公司 一种分区成像感光芯片及摄像模组、摄像装置
US11942503B2 (en) 2018-05-08 2024-03-26 Eastern Blue Technologies, Inc. Module and methods of assembly for large area flat panel detectors
US10861895B2 (en) * 2018-11-20 2020-12-08 Ningbo Semiconductor International Corporation Image capturing assembly and packaging method thereof, lens module and electronic device
US11444111B2 (en) * 2019-03-28 2022-09-13 Semiconductor Components Industries, Llc Image sensor package having a light blocking member
US11289522B2 (en) * 2019-04-03 2022-03-29 Semiconductor Components Industries, Llc Controllable gap height for an image sensor package
KR20210012302A (ko) 2019-07-24 2021-02-03 삼성전자주식회사 이미지 센서 칩을 포함하는 반도체 패키지 및 이의 제조 방법
KR20210027578A (ko) * 2019-08-28 2021-03-11 삼성전자주식회사 반도체 패키지
US11056529B2 (en) * 2019-10-11 2021-07-06 Omnivision Technologies, Inc. Image-sensor chip-scale package and method for manufacture
KR20220018698A (ko) 2020-08-07 2022-02-15 삼성전자주식회사 언더필이 구비된 이미지 센서 패키지 및 이를 포함하는 이미지 센서 모듈
KR20220063964A (ko) 2020-11-11 2022-05-18 삼성전자주식회사 이미지 센서 패키지

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027296A1 (en) * 1999-12-10 2002-03-07 Badehi Avner Pierre Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
US20040077121A1 (en) * 2002-04-22 2004-04-22 Hiroshi Maeda Solid-state imaging device and method of manufacturing said solid-state imaging device
TWI268607B (en) * 2003-11-04 2006-12-11 Sony Corp Solid-state imaging device and method for manufacturing the same
JP4463193B2 (ja) * 2005-12-27 2010-05-12 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法
US20110227181A1 (en) * 2010-03-17 2011-09-22 Fujifilm Corporation Photoelectric conversion film-stacked solid-state imaging device without microlenses, its manufacturing method, and imaging apparatus
KR101120341B1 (ko) * 2001-10-04 2012-02-24 소니 주식회사 고체 촬상 장치 및 그의 제조 방법
JP2012079984A (ja) * 2010-10-04 2012-04-19 Sharp Corp 半導体デバイスの実装方法、半導体モジュール、および電子情報機器
JP2012114189A (ja) * 2010-11-24 2012-06-14 Sony Corp 固体撮像装置とその製造方法、並びに電子機器
KR101155873B1 (ko) * 2009-08-31 2012-06-20 가부시키가이샤 사무코 고체 촬상 소자용 반도체 웨이퍼의 박막화 제어 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100790B1 (ko) * 2006-09-15 2012-01-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
TW200836331A (en) * 2007-02-16 2008-09-01 Siliconware Precision Industries Co Ltd Sensor-type semiconductor device and manufacturing method thereof
KR100866619B1 (ko) * 2007-09-28 2008-11-03 삼성전기주식회사 웨이퍼 레벨의 이미지센서 모듈 및 그 제조방법, 그리고카메라 모듈
KR101046060B1 (ko) 2008-07-29 2011-07-01 주식회사 동부하이텍 이미지센서 제조방법
JP5091066B2 (ja) * 2008-09-11 2012-12-05 富士フイルム株式会社 固体撮像装置の製造方法
TWI398949B (zh) * 2009-07-29 2013-06-11 Kingpak Tech Inc 模造成型之影像感測器封裝結構製造方法及封裝結構
TWI437700B (zh) * 2010-05-31 2014-05-11 Kingpak Tech Inc 晶圓級影像感測器構裝結構之製造方法
US8692358B2 (en) 2010-08-26 2014-04-08 Yu-Lung Huang Image sensor chip package and method for forming the same
US9252172B2 (en) * 2011-05-31 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
US8759930B2 (en) * 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027296A1 (en) * 1999-12-10 2002-03-07 Badehi Avner Pierre Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
KR101120341B1 (ko) * 2001-10-04 2012-02-24 소니 주식회사 고체 촬상 장치 및 그의 제조 방법
US20040077121A1 (en) * 2002-04-22 2004-04-22 Hiroshi Maeda Solid-state imaging device and method of manufacturing said solid-state imaging device
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
TWI268607B (en) * 2003-11-04 2006-12-11 Sony Corp Solid-state imaging device and method for manufacturing the same
JP4463193B2 (ja) * 2005-12-27 2010-05-12 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法
KR101155873B1 (ko) * 2009-08-31 2012-06-20 가부시키가이샤 사무코 고체 촬상 소자용 반도체 웨이퍼의 박막화 제어 방법
US20110227181A1 (en) * 2010-03-17 2011-09-22 Fujifilm Corporation Photoelectric conversion film-stacked solid-state imaging device without microlenses, its manufacturing method, and imaging apparatus
JP2012079984A (ja) * 2010-10-04 2012-04-19 Sharp Corp 半導体デバイスの実装方法、半導体モジュール、および電子情報機器
JP2012114189A (ja) * 2010-11-24 2012-06-14 Sony Corp 固体撮像装置とその製造方法、並びに電子機器

Also Published As

Publication number Publication date
US10418395B2 (en) 2019-09-17
US9634059B2 (en) 2017-04-25
US20160190204A1 (en) 2016-06-30
TWI701825B (zh) 2020-08-11
US20190363121A1 (en) 2019-11-28
CN205248278U (zh) 2016-05-18
TW201635507A (zh) 2016-10-01
US20170186792A1 (en) 2017-06-29
TW202025473A (zh) 2020-07-01
KR20160082456A (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
TWI686937B (zh) 形成影像感測器積體電路封裝之方法
US9373653B2 (en) Stepped package for image sensor
US9041840B2 (en) Backside illuminated image sensors with stacked dies
JP4198072B2 (ja) 半導体装置、光学装置用モジュール及び半導体装置の製造方法
KR101466450B1 (ko) 센서 모듈을 위한 방법 및 장치
US7919410B2 (en) Packaging methods for imager devices
US20120194719A1 (en) Image sensor units with stacked image sensors and image processors
US9635228B2 (en) Image sensors with interconnects in cover layer
JP5721370B2 (ja) 光センサの製造方法、光センサ及びカメラ
US9530818B2 (en) Image sensor integrated circuit package with reduced thickness
JP2009088459A (ja) ウェハーレベルのイメージセンサモジュール、その製造方法、及びカメラモジュール
US11282879B2 (en) Image sensor packaging method, image sensor packaging structure, and lens module
CN107534027B (zh) 半导体装置、电子设备和制造方法
US20160218129A1 (en) Photosensitive module and method for forming the same
US9368535B2 (en) Imaging systems with flip chip ball grid arrays
CN112166504A (zh) 摄像装置
JP7389029B2 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
JP2009176949A (ja) 裏面照射型固体撮像装置及びその製造方法
US9219091B2 (en) Low profile sensor module and method of making same
KR101232886B1 (ko) 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법
US10622391B2 (en) Imaging systems with through-oxide via connections
WO2023053503A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
US20230411419A1 (en) Fan-out package structure of image sensing device and manufacturing method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees