KR101100790B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101100790B1
KR101100790B1 KR1020097004725A KR20097004725A KR101100790B1 KR 101100790 B1 KR101100790 B1 KR 101100790B1 KR 1020097004725 A KR1020097004725 A KR 1020097004725A KR 20097004725 A KR20097004725 A KR 20097004725A KR 101100790 B1 KR101100790 B1 KR 101100790B1
Authority
KR
South Korea
Prior art keywords
solid
semiconductor device
state imaging
gold
adhesive
Prior art date
Application number
KR1020097004725A
Other languages
English (en)
Other versions
KR20090038490A (ko
Inventor
도시유키 혼다
Original Assignee
후지쯔 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 세미컨덕터 가부시키가이샤 filed Critical 후지쯔 세미컨덕터 가부시키가이샤
Publication of KR20090038490A publication Critical patent/KR20090038490A/ko
Application granted granted Critical
Publication of KR101100790B1 publication Critical patent/KR101100790B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

소형·경량의 반도체 장치를 형성한다.
고체 촬상 소자(2)의 전극 패드 상에 금 범프(5)를 배설(配設)하고, 당해 금 범프(5)에 접착제(9)를 피복 형성하며, 당해 금 범프(5)에 의해 투명 기판(10)을 지지하면서 접착제에 의해 고착(固着)한다. 당해 금 범프(5)에는 배선 기판의 전극·배선 패턴으로부터 금 와이어(8)가 접속된다. 이때, 금 와이어(8)는 금 범프(5)와의 접속부 근방에서, 회로 기판(3)에 대해서 거의 평행해져, 그 접속부 상에 투명 기판(10)을 배설하는 것을 용이하게 하고 있다. 금 범프(5)와 금 와이어(8)의 접속부에 접착제(9)를 배설함으로써, 고체 촬상 소자(2)를 소형·경량화할 수 있고, 그 결과, 더욱 소형·경량의 반도체 장치(1)가 형성된다.
Figure R1020097004725
반도체 장치, 고체 촬상 소자, 금 범프, 회로 기판, 와이어 본딩

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 특히 CCD(Charge Coupled Device) 이미지 센서 또는 CMOS (Complementary Metal Oxide Semiconductor) 이미지 센서 등의 고체 촬상 소자를 구비한 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 휴대 전화 또는 휴대형 PC(핸디 PC) 등, CCD 이미지 센서 또는 CMOS 이미지 센서 등의 고체 촬상 소자를 사용한 카메라를 탑재하는 전자 기기가 증가하고 있다.
휴대 전화 또는 핸디 PC 등의 소형·경량화에 따라, 당해 고체 촬상 소자를 수용한 반도체 장치도 더욱 소형·경량화가 요구되고 있다.
고체 촬상 소자를 수용한 반도체 장치에 관해서는, 종래, 몇 가지가 제안되어 있다(예를 들면, 특허문헌 1참조).
여기서, 종래의 고체 촬상 소자를 수용한 반도체 장치의 일례를 도 40에 나타낸다.
도 40에 나타낸 반도체 장치(200)는 고체 촬상 소자(201)가 회로 기판(202) 상에 탑재·실장된 구조를 갖고 있다.
고체 촬상 소자(201)는 복수의 수광 소자(포토 센서)를 포함하는 수광 영역(203)이 형성된 반도체 기판 상에 마이크로 렌즈(도시 생략)가 배설(配設)되고, 당해 마이크로 렌즈 상에는, 소정 굴절율의 접착제(204)를 통해서 글래스판(205)이 배설되어 있다.
고체 촬상 소자(201)의 수광 영역(203)의 외측에는 전극 단자(206)가 설치되고, 또한 상기 회로 기판(202)에는 배선 패턴(207)이 형성되어 있다.
그리고, 고체 촬상 소자(201)의 전극 단자(206)와 회로 기판(202)의 배선 패턴(207) 사이는 금 와이어(208)에 의해 접속되고, 당해 금 와이어(208), 및 고체 촬상 소자(201)의 외주(外周) 부분은 밀봉재(209)에 의해 밀봉되어 있다.
이러한 반도체 장치(200)에서, 고체 촬상 소자(201)가 실장된 회로 기판(202)에서의 배선 패턴(207)의 일부는 외부 접속 단자(210)를 구성한다. 그리고, 당해 반도체 장치(200)가 전자 기기의 머더보드에 탑재된 때에는, 이 외부 접속 단자(210)는 전자 기기의 머더보드(211)의 배선 패턴(212)에 접속된다.
특허문헌 1: 일본 공개특허 2003-197885호 공보
상기 종래의 반도체 장치 구조에서는, 다음과 같은 문제점이 있었다.
도 40에 나타낸 구성에서, 글래스판(205)은 고체 촬상 소자(201)의 수광 영역(203)의 상방에 접착제(204)에 의해 접착되지만, 이때 글래스판(205)을 고체 촬상 소자(201)에 접착하기 위한 영역이, 수광 영역(203) 상 및 당해 수광 영역(203)과 전극 단자(206) 사이에 설치될 필요가 있다.
즉, 당해 반도체 장치(200)를 구성할 때에는, 수광 영역(203)과 전극 단자(206) 사이에, 글래스판(205)의 접착에 이용하는 접착제 전용의 스페이스를 확보해둘 필요가 있었다.
이 때문에, 전극 단자(206)보다 내측에, 이러한 스페이스를 확보할 수 있는 고체 촬상 소자(201)를 이용해야만 했다.
한편, 고체 촬상 소자(201)가 대형화되면, 당해 고체 촬상 소자(201)가 수용되는 반도체 장치의 소형화·경량화를 도모하는 것이 어려워진다.
이러한 문제는, 다양한 고체 촬상 소자에 대해서, 글래스판 등의 투명 기판과 대향시키는 구성으로 할 경우에도 마찬가지로 일어날 수 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로서, 고체 촬상 소자를 수용한 소형·경량의 반도체 장치, 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 과제를 해결하기 위해서, 수광 영역을 갖는 고체 촬상 소자와, 상기 고체 촬상 소자의 상기 수광 영역의 주위에 배설된 금 범프와, 상기 수광 영역 상을 덮고, 또한 상기 금 범프에 지지된 투명 기판을 갖는 것을 특징으로 하는 반도체 장치가 제공된다.
또한, 본 발명에서는, 배선 패턴이 형성된 기판 상에, 촬상 영역 주변에 범프를 갖는 고체 촬상 소자를 배치하는 공정과, 상기 배선 패턴과 상기 범프를 와이어 배선으로 접속하는 공정과, 상기 범프와 상기 와이어 배선의 접속부에 접착제를 형성하고, 상기 접착제에 의해 상기 고체 촬상 소자에 대향해서 투명 기판을 접착하는 공정과, 상기 고체 촬상 소자의 측면, 상기 투명 기판의 측면 및 상기 와이어 배선을 수지로 밀봉하는 밀봉부를 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명에서는, 배선 기판 상에 반도체 소자를 복수 개 탑재하는 공정과, 상기 반도체 소자 상에 배설된 금 범프 상에 투명 기판을 고착(固着)하는 공정과, 인접하는 상기 반도체 소자간을 수지로 밀봉하여 밀봉부를 형성하는 공정과, 상기 배선 기판 및 상기 투명 기판을 일괄적으로 절단하여, 반도체 소자를 포함하는 개개의 반도체 장치로 분리하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명에서는, 고체 촬상 소자 등의 반도체 소자의 전극 단자부에 금 범프를 배설하고, 당해 금 범프와 반도체 소자가 탑재되는 기판의 배선 패턴을 금 와이어에 의해 접속하며, 또한 당해 금 범프부에 접착제를 배설해서 반도체 소자 상에 글래스판 등의 투명 기판을 고착한다.
이에 따라, 반도체 소자의 소형화·경량화를 도모할 수 있고, 반도체 소자와 당해 반도체 소자 상에 배설된 투명 기판을 구비하는 반도체 장치의 소형·경량화, 및 저단가화를 도모할 수 있다.
본 발명의 상기 및 다른 목적, 특징 및 이점은 본 발명의 예로서 바람직한 실시예를 나타내는 첨부한 도면과 관련된 이하의 설명에 의해 명백해질 것이다.
도 1은 제 1 실시예의 반도체 장치의 단면 모식도.
도 2는 제 1 실시예의 반도체 장치의 효과를 설명하는 도면으로서, (a)는 금 와이어의 접속부로부터 내측에 접착제를 형성한 반도체 장치의 단면 모식도, (b)는 금 범프와 금 와이어의 접속부에 접착제를 형성한 반도체 장치의 단면 모식도.
도 3은 제 1 실시예의 반도체 장치의 효과를 설명하는 도면으로서, (a)는 도 2의 (a)의 G부 확대도, (b)는 도 2의 (b)의 H부 확대도.
도 4는 제 1 실시예의 반도체 장치의 효과를 설명하는 도면으로서, (a)는 금 와이어의 접속부로부터 내측에 접착제를 형성한 반도체 장치의 평면 모식도, (b)는 금 범프와 금 와이어의 접속부에 접착제를 형성한 반도체 장치의 평면 모식도.
도 5는 제 1 실시예의 반도체 장치의 효과를 설명하는 도면으로서, (a)는 금 와이어의 접속부로부터 내측에 접착제를 형성한 반도체 장치의 밀봉 상태를 나타내는 도면, (b)는 금 범프와 금 와이어의 접속부에 접착제를 형성한 반도체 장치의 밀봉 상태를 나타내는 도면.
도 6은 제 1 실시예의 다이스 부가 공정의 요부 단면 모식도.
도 7은 제 1 실시예의 금 범프 형성 공정의 요부 단면 모식도.
도 8은 제 1 실시예의 금 와이어 형성 공정의 요부 단면 모식도.
도 9는 제 1 실시예의 글래스판 탑재 공정의 요부 단면 모식도.
도 10은 제 1 실시예의 접착제경화 공정의 요부 단면 모식도.
도 11은 제 1 실시예의 수지 밀봉 공정의 요부 단면 모식도.
도 12는 제 1 실시예의 솔더 볼 형성 공정의 요부 단면 모식도.
도 13은 제 1 실시예의 솔더 볼 형성 후의 전체 사시도.
도 14는 도 13의 I부 확대 사시도.
도 15는 도 14의 J-J 단면 모식도.
도 16은 홀더의 단면 모식도.
도 17은 제 1 실시예의 반도체 장치를 이용한 광 모듈의 단면 모식도.
도 18은 제 1 실시예의 반도체 장치를 이용한 다른 광 모듈의 단면 모식도.
도 19는 제 2 실시예의 반도체 장치의 단면 모식도.
도 20은 제 2 실시예의 반도체 장치의 사시도.
도 21은 제 2 실시예의 반도체 장치를 이용한 광 모듈의 단면 모식도.
도 22는 제 2 실시예의 제 1 홈 형성 공정의 요부 사시도.
도 23은 제 2 실시예의 제 2 홈 형성 공정의 요부 사시도.
도 24는 제 2 실시예의 반도체 장치 분리 공정의 요부 사시도.
도 25는 도 24의 K-K 단면 모식도.
도 26은 단차부의 설명도로서, (a)는 금 와이어의 접속부로부터 내측에 접착제를 형성한 반도체 장치에 단차부를 형성한 경우의 단면 모식도, (b)는 금 범프와 금 와이어의 접속부에 접착제를 형성한 반도체 장치에 단차부를 형성한 경우의 단면 모식도.
도 27은 제 3 실시예의 반도체 장치의 단면 모식도.
도 28은 제 3 실시예의 반도체 장치를 이용한 광 모듈의 단면 모식도.
도 29는 제 4 실시예의 반도체 장치의 모식도로서, (a)는 평면 모식도, (b)는 (a)의 L-L 단면 모식도.
도 30은 제 4 실시예의 반도체 장치를 이용한 광 모듈의 단면 모식도.
도 31은 제 5 실시예의 반도체 장치의 단면 모식도.
도 32는 제 5 실시예의 반도체 장치의 사시도.
도 33은 제 5 실시예의 글래스판 탑재 공정의 요부 단면 모식도.
도 34는 제 5 실시예의 접착제 경화 공정의 요부 단면 모식도.
도 35는 제 5 실시예의 수지 밀봉 공정의 요부 단면 모식도.
도 36은 제 5 실시예의 솔더 볼 형성 공정의 요부 단면 모식도.
도 37은 제 5 실시예의 솔더 볼 형성 후의 전체 사시도.
도 38은 제 5 실시예의 반도체 장치 분리 공정의 요부 사시도.
도 39는 도 38의 N-N 단면 모식도.
도 40은 종래의 고체 촬상 소자를 실장한 반도체 장치의 예를 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
1, 1a, 40, 50, 70, 100, 130…반도체 장치 2, 2a…반도체 칩
3, 3a…회로 기판 4, 4a…수광 영역
5…금 범프 6, 6a…다이스 부가재
7, 7a…배선 패턴 8, 8a…금 와이어
9, 9a…접착제 10, 10a, 131…글래스판
11, 11a…밀봉용 수지 12, 12a…솔더 볼
20, 20a, 80, 110…홀더 21, 21a, 81, 111…하우징
21b, 81a, 111a…하단부 22, 22a, 82, 112…렌즈
23, 23a, 83, 113…배럴 24, 24a, 84, 114…IR 필터
25, 25a, 85, 115…접착제 30, 30a, 90, 120…광 모듈
31…머더보드 41, 41a, 101…단차부
71…경사부 42, 43…홈
60, 140…블레이드
이하, 본 발명의 실시예를 도면을 참조해서 상세하게 설명한다.
(제 1 실시예)
본 발명에 의한 반도체 장치의 제 1 실시예를 도 1에 나타낸다.
당해 본 발명에 의한 반도체 장치(1)는 고체 촬상 소자(2)가 회로 기판(3)에 실장되어 있다.
당해 고체 촬상 소자(2)는 실리콘 등으로 이루어지는 반도체 기판의 한쪽의 주면(主面)에 어레이 형상으로 형성된 다수의 수광 소자(포토 센서)로 이루어지는 수광 영역(4)을 포함하고, 당해 수광 소자 상에는 마이크로 렌즈(도시 생략)가 배설되어 있다.
당해 수광 영역(4)의 외측의 영역에는 전극 패드(도시 생략)가 배설되어 있고, 당해 전극 패드 상에는, 금(Au) 볼 범프로 이루어지는 금 범프(5)가 배설되어 있다.
당해 고체 촬상 소자(2)는 수광 영역(4) 및 금 범프(5) 등이 형성된 면과는 반대측의 주면(이면(裏面))이, 필름 형상 접착제(다이스 부가재(材))(6)에 의해 회로 기판(3)에 고정되어 있다.
상기 회로 기판(3)에는, 그 양면 또는 필요에 따라 내부에 소정의 배선 패턴(7)이 형성되어 있고, 고체 촬상 소자(2) 탑재측의 전극·배선 패턴(7)과, 당해 고체 촬상 소자(2) 상의 금 범프(5)가, 금(Au) 와이어로 이루어지는 금 와이어(8)에 의해 접속되어 있다.
이러한 금 와이어(8)를 이용한 접속은, 회로 기판(3)측의 전극·배선 패턴에 퍼스트 본딩을 행하고, 금 범프(5)측에 세컨드 본딩을 행함으로써 형성한다. 이때, 금 와이어(8)는 그 종단(終端)이 접속되는 금 범프(5)의 근방에서는, 회로 기판(3)의 주면에 대하여 거의 평행 방향으로 연장하도록 배설된다.
그리고, 당해 금 범프(5)와 금 와이어(8)의 접속부에는, 당해 접속부를 피복하고 접착제(9)가 배설된다. 당해 접착제(9)에 의해, 고체 촬상 소자(2)의 수광 영역(4)을 덮는 판 형상의 투명 기판, 예를 들면 글래스판(10)이 고착된다. 당해 접착제(9)는, 후술하는 바와 같이, 상기 접속부 상호간에도 배설되어서 연속하고, 상기 수광 영역(4)을 둘러싸는 프레임 형상의 평면 형상을 갖는다.
또한, 고체 촬상 소자(2)의 상면의 상기 접착제(9)가 배설된 영역의 외측, 및 당해 고체 촬상 소자(2)의 측면, 글래스판(10)의 측면, 및 금 와이어(8)가 밀봉용 수지(11)에 의해 밀봉되어 있다.
한편, 상기 회로 기판(3)의 고체 촬상 소자(2)의 탑재면과는 반대측의 주면(이면)에 형성된 배선 패턴(7)에는, 이 반도체 장치(1)를 머더보드 등에 실장할 때 에 이용하는 외부 접속 단자(12)로서 솔더 볼이 배설되어 있다.
이렇게, 본 발명에 의한 반도체 장치(1)에서는, 고체 촬상 소자(2) 상에 글래스판(10)을 접착제(9)에 의해 고착할 때, 접착제(9)를 금 범프(5)와 금 와이어(8)의 접속부에 배설하고, 당해 접착제(9)에 의해 글래스판(10)을 접착한다.
이러한 구성을 갖는 반도체 장치(1)에 의해 얻어지는 효과에 대해서, 도 2 내지 도 5를 참조해서 설명한다.
여기서는, 금 범프와 금 와이어의 접속부보다 내측에 접착제를 배설한 반도체장치를 비교예로 하여, 이것을, 도 2의 (a)에 반도체 장치(1a)로서 나타낸다.
또한, 여기서는, 도 2의 (a), (b)에 나타낸 바와 같이, 2개의 반도체 장치(1, 1a)에서, 양자의 고체 촬상 소자(2, 2a)의 수광 영역(4, 4a)이 동일한 치수(C)를 갖는 것으로 한다.
또한, 도 3의 (a)는 도 2의 (a)의 G부의 확대도, 또한 도 3의 (b)는 도 2의 (b)의 H부의 확대도이다.
반도체 장치(1a)는 수광 영역(4a)을 갖는 고체 촬상 소자(2a)가 소정의 배선 패턴(7a)이 형성된 회로 기판(3a) 상에 실장된 구성을 갖고 있다. 고체 촬상 소자(2a)는 다이스 부가재(6a)에 의해 회로 기판(3a)에 고정되어 있다.
이러한 구성에서, 고체 촬상 소자(2a)의 전극 패드와 회로 기판(3)의 배선 패턴(7a) 사이는, 금 와이어(8a)에 의해 접속되어 있다. 금 와이어(8a)의 접속은, 고체 촬상 소자(2a)의 전극 패드측을 퍼스트 본딩으로 하고, 배선 패턴(7a)측을 세컨드 본딩으로 하는, 일반적인 와이어 본딩법에 의해 행해져 있다.
그리고, 당해 반도체 장치(1a)에서는, 전극 패드와 금 와이어(8a)의 접속부와 수광 영역(4a) 사이의 영역에 접착제(9a)가 배설되고, 이 접착제(9a)에 의해 수광 영역(4a) 상을 덮고 글래스판(10a)이 고착되어 있다.
또한, 상기 금 와이어(8a)가 배설되어 있는 개소는 밀봉용 수지(11a)에 의해 밀봉되어 있다.
그리고, 회로 기판(3a)의, 고체 촬상 소자(2a)의 실장측과 반대측의 면의 배선 패턴(7a)에는 솔더 볼(12a)이 부착되어 있다.
한편, 도 2의 (b)에 나타낸 부분의 본 발명의 제 1 실시예를 따르는 반도체 장치(1)에서는, 상기 접착제(9)는 금 범프(5)와 금 와이어(8)의 접속부를 덮어서 배설되어 있다.
도 2의 (a) 및 도 3의 (a)에 나타낸 바와 같이, 반도체 장치(1a)에서는, 금 와이어(8a)의 접속부와 수광 영역(4a) 사이에 접착제(9a)의 형성 스페이스를 확보하는 동시에, 고체 촬상 소자(2a)의 에지(edge)로부터 접착제(9a)까지의 영역(D)에 금 와이어(8a)의 접속부가 설치될 필요가 있다.
이에 대하여, 본 발명의 제 1 실시예를 따르는 반도체 장치(1)에서는, 도 2의 (b) 및 도 3의 (b)에 나타낸 바와 같이, 금 범프(5)와 금 와이어(8)의 접속부에 이것을 피복해서 접착제(9)를 배설한다.
따라서, 본 발명의 제 1 실시예를 따르는 반도체 장치(1)에서는, 고체 촬상 소자(2)를, 상기 고체 촬상 소자(2a)에 비하여, 도 3의 (a)에서의 영역(D)에 해당하는 폭만큼 작게 하는 것이 가능해진다.
또한, 도 4의 (a)는 도 2의 (a)에 나타낸 반도체 장치의 평면 형상을 나타내고, 도 4의 (b)는 도 2의 (b)에 나타낸 본 발명의 제 1 실시예를 따르는 반도체 장치의 평면 형상을 나타낸다.
또한, 도 4의 (a), (b)에서는, 글래스판(10a, 10), 및 밀봉용 수지(11a, 11)에 대해서는, 도시를 생략하고 있다.
도 4의 (a)에 나타낸 반도체 장치(1a)에서는, 고체 촬상 소자(2a)의 수광 영역(4a)의 외주에 전극 패드가 배설되고, 당해 전극 패드는 금 와이어(8a)에 의해 회로 기판(3a)의 배선 패턴(7a)에 접속되어 있다. 그리고, 접착제(9a)는 수광 영역(4a)과 전극 패드에 접속된 금 범프(5a) 사이의 영역에 배설된다(도 4의 (a) 사선부).
한편, 도 4의 (b)에 나타낸 본 발명의 제 1 실시예를 따르는 반도체 장치(1)에서는, 고체 촬상 소자(2)의 수광 영역(4)의 주위에는 금 범프(5)가 형성되고, 당해 금 범프(5)에는 회로 기판(3)의 배선 패턴(7)과의 사이를 접속하는 금 와이어(8)가 접속되어 있다. 그리고, 당해 금 범프(5)와 금 와이어(8)의 접속부를 피복하고, 또한 인접하는 접속부간을 매립하도록 접착제(9)가 배설된다 (도 4의 (b) 사선부).
이러한, 당해 도 4의 (b)에 나타낸 반도체 장치(1)에서는, 금 범프(5)의 배설 위치를, 도 4의 (a)에 나타낸 반도체 장치(1a)에서 접착제(9a)가 배설되어 있던 위치까지 이동하게 할 수 있다.
즉, 반도체 장치(1)에서는, 반도체 장치(1a)에 비하여, 영역(D)만큼 고체 촬상 소자(2)를 소형화하는 것이 가능해지고, 따라서 그 외형 크기(사이즈)를 작게 할 수 있다.
한편, 도 5의 (a)는 금 와이어와의 접속부로부터 내측에 접착제(9a)를 배설한 반도체 장치(1a)의 밀봉시의 상태를 나타내고, 도 5의 (b)는 금 범프와 금 와이어의 접속부에 접착제(9)를 배설한 본 발명의 제 1 실시예를 따르는 반도체 장치(1)의 밀봉시의 상태를 나타낸다.
반도체 장치(1a)를 형성하는 경우, 고체 촬상 소자(2a)의 전극 패드와 회로 기판(3a) 사이를 금 와이어(8a)에 의해 접속한 후, 글래스판(10a)을 접착제(9a)에 의해 접착하고, 그 후, 금 와이어(8a) 등이 배설되어 있는 부분을 소정의 금형(金型)을 이용하여, 밀봉용 수지(11a)에 의해 밀봉한다.
이때, 전극 패드와 금 와이어(8a)의 접속부와 수광 영역(4a) 사이에 접착제(9a)를 배설하는 구성이기 때문에, 밀봉용 수지(11a)에 의해 밀봉할 때의 조건, 및 접착제(9a)의 재질에 따라서는, 금형 압력에 의해 글래스판(10a)이 고체 촬상 소자(2a)측에 밀려, 접착제(9a)가 크게 변형할 가능성이 있다(도 5의 (a) 참조).
고체 촬상 소자(2a)와 글래스판(10a) 사이에는, 반도체 장치(1a)의 종(縱)방향의 사이즈를 억제하면서, 수지제(製)의 마이크로 렌즈와 굴절율이 상이하도록 글래스판(10a)과의 사이에 공기층을 남기기 위해, 간극(隙間)이 필요해진다.
그러나, 전술한 바와 같이, 금형 압력에 의해 접착제(9a)가 변형한 경우에는, 고체 촬상 소자(2a)와 글래스판(10a)의 간극이 작아지거나, 또는 접착제(9a)가 수광 영역(4a)측에 흘러서 원하는 광학 특성을 얻을 수 없는 상태를 발생시킨다.
이에 대하여, 도 5의 (b)에 나타낸 본 발명의 제 1 실시예를 따르는 반도체 장치(1)에서는, 글래스판(10)과 고체 촬상 소자(2) 사이에는 금 범프(5)와 금 와이어(8)의 접속부가 존재한다.
그리고, 금 범프(5)의 사이즈(높이)를 제어함으로써, 고체 촬상 소자(2)와 글래스판(10)의 간극을 제어할 수 있다. 또한, 당해 금 범프(5)는 금속이기 때문에 그 기계적 강도도 높다.
따라서, 밀봉용 수지(11)를 이용해서 밀봉할 때, 글래스판(10)에 금형 압력이 가해져도, 금 범프(5)와 금 와이어(8)의 접속부가, 접착제(9)의 일정 이상의 변형 또는 고체 촬상 소자(2)와 글래스판(10)의 간극의 변동을 효과적으로 억제한다.
이에 따라, 글래스판(10)과 고체 촬상 소자(2) 사이에 소정의 간극을 확보하고, 유지할 수 있다.
따라서, 당해 반도체 장치(1)는 광학 특성을 손상하지 않고 소형·경량화를 실현할 수 있다.
다음으로, 상기 반도체 장치(1)의 제조 방법에 관하여 설명한다.
먼저, 고체 촬상 소자(2) 복수 개와, 소정의 배선 패턴(7)이 형성된 대판(大判)(대형)의 회로 기판(3)을 준비하고, 당해 회로 기판(3) 상의 소정 위치에, 다이스 부가재(6)를 이용하여, 복수의 고체 촬상 소자(2)를 고착한다(도 6 참조).
도 6에서는, 회로 기판 상에 이 고체 촬상 소자가 고착된 상태를 나타내고 있다.
다음으로, 상기 고체 촬상 소자(2)의 수광 영역(4)의 형성면측에 설치된 전극 패드(도시 생략)에 금 범프(5)를 배설한다(도 7 참조).
당해 금 범프(5)는 와이어 본딩법을 이용해서 형성할 수 있다.
예를 들면, 전극 패드에 소위 와이어 본딩법을 적용해서 금 선을 접속하고, 이것에 소정의 전류를 흘려서 선단부를 달구어서 끊고, 소정의 압력과 열의 조건에서 초음파를 인가해(초음파 압축), 금 범프(5)를 형성한다. 그때, 금선에 흘리는 전류, 초음파 압축시의 압력, 열 및 초음파를 제어함으로써, 금 범프(5)의 사이즈를 제어할 수 있다.
또한, 후술하는 바와 같이, 금 범프(5)의 사이즈를 제어함으로써, 당해 고체 촬상 소자(2)와 당해 촬상 소자(2) 상에 배설되는 글래스판 사이의 간격을 제어하는 것이 가능하다.
다음으로, 고체 촬상 소자(2)에 형성한 금 범프(5)와 회로 기판(3)의 전극·배선 패턴(7) 사이를, 금 와이어(8)에 의해 접속한다(도 8 참조).
이때, 금 와이어(8)는 회로 기판(3) 상의 전극·배선 패턴(7)에 대하여 퍼스트 본딩을 행하고, 고체 촬상 소자(2) 상의 금 범프(5)에 대하여 세컨드 본딩을 행한다. 이러한 본딩법을 적용함으로써, 당해 금 와이어(8)의 본딩 후의 형태를, 상기 금 범프(5)의 근방에서 상기 회로 기판(3)에 대하여 거의 평행 방향으로 연장하도록 형성할 수 있다.
당해 금 와이어(8)는 일정한 두께(높이)를 갖는 금 범프(5)에 대하여 접속되고, 또한 회로 기판(3)의 표면에 대하여 거의 평행 방향으로 연장하는 형상이기 때문에, 고체 촬상 소자(2)의 가장자리부에 접촉해서 만곡, 단선 등의 사태를 발생시키지 않는다.
또한, 금 와이어(8)의 종단은 고체 촬상 소자(2)의 전극 패드상의 금 범프(5)에 대하여 접속이 행해지기 때문에, 당해 전극 패드에 대하여 손상을 주는 경우는 없다.
다음으로, 한쪽의 주면에 선택적으로 접착제(9)가 배설된 글래스판(10)을 개개의 고체 촬상 소자(2) 상에 탑재한다(도 9 참조).
여기서는, 미리 고체 촬상 소자(2)에 대응한 치수로 형성된 글래스판(10)을 이용한다.
당해 글래스판(10)에는 고체 촬상 소자(2)에 접합했을 때에, 금 범프(5)와 금 와이어(8)의 접속부에 대응하는 영역에 접착제(9)를 도포해두고, 그 도포면을 고체 촬상 소자(2)의 금 범프(5)와 금 와이어(8)의 접속부에 접합시킨다.
또한, 고체 촬상 소자(2)의 금 범프(5)와 금 와이어(8)와의 접속부에 미리 접착제(9)을 도포해두고, 이것에 글래스판(10)을 접합시키는 것도 물론 가능하다.
어떤 경우에도, 당해 접착제(9)는 고체 촬상 소자(2)의 수광 영역(4)을 둘러싸고 배설된다.
고체 촬상 소자(2)와 글래스판(10)의 접착에 이용하는 접착제(9)로서는, 예를 들면 UV 경화형 아크릴계 접착제 또는 열 경화형 에폭시계 접착제 등을 이용할 수 있다. 접착제(9)는 접착력, 내열성, 경도 등을 기준으로 선정된다.
다음으로, 상기 접착제(9)를, 그 재질에 따른 소정의 방법에 의해 경화시킨다. 이에 따라, 상기 글래스판(10)은 금 범프(5)와 금 와이어(8)의 접속부 상에 고착된다(도 10 참조).
다음으로, 상기 글래스판(10) 상을 제외하고, 인접하는 고체 촬상 소자(2)간의 금 와이어(8) 등이 배설되어 있는 영역을 밀봉용 수지(11)에 의해 밀봉한다(도 11 참조).
이때, 글래스판(10) 하에는, 금 범프(5)와 금 와이어(8)의 접속부가 존재하고 있기 때문에, 금형 압력이 가해져도, 고체 촬상 소자(2)와 글래스판(10)의 사이에는, 금 범프(5)와 금 와이어(8)의 접속부의 두께(높이)에 해당하는 간극이 확보된다.
다음으로, 회로 기판(3)의 고체 촬상 소자(2)의 실장면과는 반대측의 면(이면)에 형성되어 있는 배선 패턴(7)에, 외부 접속용 단자(12)로서 솔더 볼을 부착한다(도 12 참조).
이러한 제조 공정에 의해, 대판의 회로 기판(1) 상에 복수 개의 고체 촬상 소자(2)가 배치되고, 또한 각각의 고체 촬상 소자(2) 상에 글래스판(10)이 배설되어서 이루어지는 반도체 장치(1)의 집합체를 얻을 수 있다. 이러한 상태를 도 13에 나타낸다.
그런 후, 블레이드(도시 생략)를 이용하여, X 방향, Y 방향 모두, 인접하는 고체 촬상 소자(2)간의 위치(도 15에서의 점선 X-X'의 위치)에서, 밀봉용 수지(11) 및 회로 기판(3)을 그 적층방향을 따라 절단(다이싱)하고, 개개의 반도체 장치(1)로 분리한다(도 14, 도 15 참조).
이러한 반도체 장치(1)에, 렌즈 및 IR(적외선) 필터 등을 유지하는 홀더를 탑재함으로써, 광 모듈이 구성된다.
즉, 상기 반도체 장치(1)를 전자 기기에 탑재할 때에는, 상기 수광 영역(4) 에 대하여 광을 효과적으로 인도하기 위해서, 당해 반도체 장치(1) 상에는, 광학 렌즈를 구비한 홀더가 배설된다.
당해 홀더의 구성의 일례를 도 16에 나타낸다. 또한, 당해 홀더를 반도체 장치(1)에 장착한 상태를 도 17에 나타낸다.
도 16에 나타낸 바와 같이, 홀더(20)는, 하우징(21)에, 렌즈(22)가 부착된 배럴(barrel)(23)이 고정된 구조를 갖고 있다. 또한, 당해 하우징(21) 내에는, IR(적외선) 필터(24)가 고정되어 있다.
그리고, 도 17에 나타낸 바와 같이, 홀더(20)의 하우징(21)의 하단부에 접착제(25)를 도포하고, 그 하단부(21b)를 반도체 장치(1)의 수지(11)가 형성된 밀봉부에 접착한다. 이때, 반도체 장치(1)의 수광 영역(4)과 홀더(20)에서의 렌즈(22)의 광축 맞춤을 따라, 홀더(20)를 반도체 장치(1)의 밀봉부에 접착한다. 이에 따라, 광 모듈(30)을 구성한다.
당해 광 모듈(30)은 반도체 장치(1)의 소형·경량화가 도모되어 있기 때문에, 거기에 탑재하는 홀더(20)도 소형화된 것을 이용할 수 있고, 그 결과, 보다 소형·경량의 광 모듈(30)이 형성된다.
또한, 여기서는, 반도체 장치(1) 상에 직접 탑재하는 형태의 홀더(20)를 예시했지만, 당해 홀더는 다양한 변형·선택이 가능하다.
예를 들면, 도 18에 나타낸 바와 같이, 반도체 장치(1)를 솔더 볼(12)을 통해서 머더보드(31)에 실장한 후, 당해 반도체 장치(1)을 덮고, 또한 머더보드(31)에 고정되는 형태의 홀더(20a)를 이용하는 것도 가능하다.
이러한 구성에서, 홀더(20a)는 반도체 장치(1)를 덮는 사이즈의 하우징(21a)에, 렌즈(22a)가 부착된 배럴(23a)이 고정되고, 하우징(21a) 내에는 IR(적외선) 필터(24a)가 고정되어 있다.
그리고, 당해 홀더(20a)의 하우징(21a)의 하단부는, 접착제(25a)에 의해 머더보드(31) 상에 고정된다. 이에 따라, 광 모듈(30a)이 구성된다.
이렇게 반도체 장치(1)를 덮는 형태의 홀더(20a)를 이용하는 경우에는, 반도체 장치(1) 상에 직접 탑재하는 홀더(20)를 이용한 광 모듈(30)에 비해서, 광 모듈(30a)이 대형화한다.
(제 2 실시예)
다음으로, 본 발명의 제 2 실시예에 대해서 도 19, 도 20을 이용하여 설명한다.
또한, 상기 제 1 실시예에서 서술한 요소와 동일한 요소에 대해서는 동일한 부호를 첨부하고, 상세한 설명은 생략한다.
당해 본 발명의 제 2 실시예에서의 반도체 장치(40)에서는, 금 와이어(8) 등이 배설되어 있는 부분을 밀봉하는 밀봉용 수지(11)의 상면에, 단차부(41)가 설치되어 있다.
당해 반도체 장치(40)의 단차부(41)는 상기 도 16에 나타낸 홀더(20)를 탑재할 때에 이용한다.
당해 제 2 실시예에서의 반도체 장치(40)를 이용한 광 모듈을 도 21에 나타 낸다.
즉, 당해 반도체 장치(40)의 단차부(41)에, 홀더(20)의 하우징(21)의 하단부(21b)를 끼워 맞춤으로써, 당해 홀더(20)를 위치 어긋남 없이 반도체 장치(40)에 탑재할 수 있다.
따라서, 고체 촬상 소자(2)의 수광 영역(4)과, 홀더(20)의 렌즈(22) 사이의 광축 및 거리를 고려한 단차부(41) 및 하우징(21)의 형성을 행함으로써, 광축 어긋남이 없는 광 모듈(50)을 형성할 수 있다.
또한, 반도체 장치(40)의 단차부(41)와, 이것에 대응하는 홀더(20)의 하우징(21)의 하단부(21b)의 배설에 의해, 양자간의 접촉 면적이 증가하고, 반도체 장치(40)와 홀더(20) 사이로의 수분 등의 침입을 효과적으로 방지할 수 있다.
당해 본 발명의 제 2 실시예에서의 반도체 장치(40)의 제조 방법에 관하여 설명한다.
당해 반도체 장치(40)를 형성할 경우에도, 상기 제 1 실시예에서의 도 6 내지 도 12에 나타낸 공정은 마찬가지로 적용된다.
여기서는, 그 이후의 공정에 관하여 설명한다.
회로 기판(3)의 이면에 대한 솔더 볼(12)의 부착 후, 소정의 날 폭, 예를 들면 0.8㎜~1.0㎜ 정도의 날 폭을 갖는 블레이드(60)를 이용하여, 인접하는 고체 촬상 소자(2)간(인접 글래스판(10)간)의 수지(11)에 한 방향(X 방향)으로 홈(42)을 형성한다(도 22 참조).
홈(42)의 깊이는, 예를 들면 300㎛ 정도로 한다.
다음으로, 블레이드(60)를 이용하여, 인접하는 고체 촬상 소자(2)간의 수지(11)에, 상기 홈(42)과 직교하는 방향(Y 방향)으로 홈(43)을 형성한다(도 23 참조).
홈(43)의 깊이는 앞서 형성한 홈(42)과 같은 깊이, 예를 들면 300㎛ 정도로 한다.
다음으로, 도 24, 도 25에 나타낸 바와 같이, 상기 홈(42, 43) 내의 중앙부(도 25 중에서의 점선 X-X'의 위치)에서 다이싱을 행하여 분할함으로써, 밀봉용 수지(11)의 상면에 단차부(41)가 형성된 개개의 반도체 장치(40)를 형성한다. 또한, 도 25는 도 24의 K-K 단면을 나타낸다.
여기서, 반도체 장치(40)의 단차부(41)와 금 와이어의 형태의 관계에 대해서, 도 26을 참조해서 설명한다.
상기 도 2의 (a) 또는 도 3의 (a)에 나타낸 바와 같이, 고체 촬상 소자(2a)의 전극 패드(도시 생략)에 대하여 금 와이어(8a)를 접속하고, 당해 접속부로부터 내측에 접착제(9a)를 배설하는 구성에서는, 금 와이어(8a)는 보통 퍼스트 본딩으로서 접속되기 때문에, 수지(11a) 내에서 어느 정도의 루프 높이를 갖는다.
이러한 형상의 금 와이어(8a)가 배설되어 있는 수지(11a)에, 블레이드(60)를 이용하여 단차부(41a)를 형성하려고 하면, 단차부(41)의 깊이 및 금 와이어(8a)의 루프 높이에 따라서는, 도 26의 (a)에 나타낸 바와 같이, 금 와이어(8a)의 단선을 발생시킨다.
한편, 본 발명의 제 2 실시예와 같이, 금 범프(5)에 대하여 금 와이어(8)의 단부를 접속하고, 당해 접속부에 접착제(9)를 피복 형성한 반도체 장치(40)에서는, 도 26의 (b)에 나타낸 바와 같이, 상기 제 1 실시예의 반도체 장치(1)와 마찬가지로, 금 와이어(8)를, 금 범프(5)의 근방에서 회로 기판(3)에 대하여 거의 평행 방향으로 연장하도록 형성할 수 있다. 즉, 당해 금 와이어(8)의 루프 높이를 억제할 수 있다.
따라서, 밀봉용 수지(11)에 단차부(41)을 배설해도, 당해 금 와이어(8)에 단선을 초래하지 않는다.
그리고, 당해 단차부(41)를 이용하여, 홀더(20)를 위치 어긋남 없이 배치·고정할 수 있다.
(제 3 실시예)
다음으로, 본 발명의 제 3 실시예에 대해서 도 27을 사용하여 설명한다.
또한, 상기 제 1 실시예에서의 반도체 장치와 동일한 요소에 대해서는 동일한 부호를 첨부하고, 상세한 설명은 생략한다.
당해 본 발명의 제 3 실시예에서의 반도체 장치(70)는 금 와이어(8) 등이 배설되어 있는 부분을 밀봉하는 수지(11)의 표면에, 글래스판(10)측으로부터 반도체 장치(70) 외측면을 향해서 경사지는 경사부(71)가 배설되어 있다.
당해 반도체 장치(70)의 경사부(71)는 상기 제 2 실시예와 마찬가지로, 개편화(個片化) 전의 인접하는 고체 촬상 소자(2)간의 밀봉용 수지(11)에 대하여, 블레이드를 이용해서 형성할 수 있다.
즉, 소정 각도를 갖는 V자 형상의 날을 갖는 블레이드를 이용하여, 인접하는 고체 촬상 소자(2)간의 수지(11)에 단면 V자 형상의 홈을 형성한다. 그리고, 개편화시에는, 당해 홈의 저부(底部)에 대하여, 날 두께가 얇은 블레이드를 이용하여 다이싱 처리를 행한다.
이러한 수단에 의해, 개개의 반도체 장치(70)의 밀봉부에, 표면이 경사진 경사부(71)를 형성한다.
이렇게 하여 형성되는 반도체 장치의 경사부(71)는 렌즈를 유지하는 홀더를 탑재할 때에 이용된다.
당해 제 3 실시예의 반도체 장치를 이용한 광 모듈의 구성을 도 28에 나타낸다.
즉, 이러한 광 모듈에서는, 반도체 장치(70)에 탑재되는 홀더(80)는 그 하우징(81)의 반도체 장치(70)에 접착되는 하단부(81a)가, 당해 반도체 장치(70)의 경사부(71)의 형상·경사각에 대응한 경사면으로 되어 있다.
또한, 당해 하우징(81)에는, 렌즈(82)를 지지하는 배럴(83), 및 IR(적외선) 필터(84)가 고정되어 있다.
하우징(81)의 경사진 하단부에 접착제(85)를 도포하고, 당해 하단부를 반도체 장치(70)의 밀봉부 표면의 경사부(71)에 접착함으로써, 도 28에 나타내는 광 모듈(90)이 구성된다.
이렇게, 반도체 장치(70)에 경사진 경사부(71)를 배설하고, 당해 경사부에 대응시켜서 홀더(80)의 하단부(81a)를 경사진 형상으로 함으로써, 당해 홀더(80)를 반도체 장치(70)에 대하여 위치 어긋남 없이 탑재할 수 있고, 따라서 반도체 장 치(70)와 홀더(80) 사이의 광축 맞춤을 용이하게 행할 수 있다.
따라서, 고체 촬상 소자(2)의 수광 영역(4)과, 홀더(80)의 렌즈(82) 사이의 광축 및 거리를 고려한 경사부(71) 및 하우징(81)을 배설함으로써, 광축 어긋남이 없는 광 모듈(90)을 형성할 수 있다.
또한, 반도체 장치(70)의 경사부(71)와, 이에 대응하는 홀더(80)의 하우징(81)의 하단부(81a)의 배설에 의해, 양자간의 접촉 면적이 증가하고, 반도체 장치(70)와 홀더(80) 사이로의 수분 등의 침입을 효과적으로 방지할 수 있다.
(제 4 실시예)
다음으로, 본 발명의 제 4 실시예에 대해서, 도 29를 이용하여 설명한다.
또한, 상기 제 1 실시예에서 서술한 요소와 동일한 요소에 대해서는, 동일한 부호를 첨부하고, 상세한 설명은 생략한다.
또한, 도 29의 (b)는 평면도 (a)에서의 L-L 단면을 나타낸다.
당해 제 4 실시예에서의 반도체 장치(100)에서는, 금 와이어(8) 등이 형성되어 있는 부분을 밀봉하는 수지(11)에, 단면 오목 형상의 단차부(101)가 형성되어 있다.
당해 오목 형상의 단차부(101)는 상기 제 2 실시예와 마찬가지로, 개편화 전의 인접하는 고체 촬상 소자(2)간의 밀봉용 수지(11)에 블레이드(60)를 이용해서 형성한다. 즉, X 방향, Y 방향 모두, 인접 고체 촬상 소자(2)간의 밀봉용 수지(11)에 평행하게 2개의 홈을 형성하고, 개편화시에는, 그 평행한 2개의 홈 사이의 위치에서 다이싱 처리를 행한다.
이에 따라, 오목 형상의 단차부(101)를 갖는 개개의 반도체 장치(100)를 얻는다.
이렇게 하여 형성되는 오목 형상의 단차부(101)는 렌즈를 유지하는 홀더를 탑재할 때에 이용된다.
당해 제 4 실시예의 반도체 장치를 이용한 광 모듈을 도 30에 나타낸다.
즉, 단면이 오목 형상의 단차부(101)를 구비하는 반도체 장치(100)에 탑재되는 홀더(110)는, 그 하우징(111)의 반도체 장치(100)에 고정되는 하단부(111a)가 반도체 장치(100)의 오목 형상의 단차부(101)에 대응시킨 단면 볼록 형상으로 되어 있다.
또한, 당해 하우징(111)에는, 렌즈(112)를 지지하는 배럴(113), 및 IR(적외선) 필터(114)가 고정되어 있다.
하우징(111)의 볼록 형상의 하단부(111a)에 접착제(115)를 도포하고, 당해 선단부를 반도체 장치(100)의 오목 형상의 단차부(101)에 끼워 맞추고 접착함으로써, 도 30에 나타낸 광 모듈(120)이 구성된다.
이에 따라, 렌즈(112)를 유지하는 홀더(110)를 위치 어긋남 없이, 반도체 장치(100)에 탑재할 수 있다.
이렇게, 고체 촬상 소자(2)의 수광 영역(4)과 홀더(110)의 렌즈(112) 사이의, 광축 및 거리를 고려한 단차부(101) 및 하우징(111)을 배설함으로써, 광축 어긋남이 없는 광 모듈(120)을 형성할 수 있다.
또한, 반도체 장치(100)의 오목 형상의 단차부(101)와, 이에 대응하는 홀 더(110)의 하우징(111)의 볼록 형상의 하단부(111a)의 배설에 의해, 양자간의 접촉 면적이 증가하고, 당해 반도체 장치(100)와 홀더(110) 사이로의 수분 등의 침입을 효과적으로 방지할 수 있다.
(제 5 실시예)
다음으로, 제 5 실시예에 대해서 도 31, 도 32를 이용하여 설명한다.
당해 제 5 실시예의 반도체 장치의 단면을 도 31에 나타내고, 외관을 도 32에 나타낸다.
또한, 상기 제 1 실시예에서 서술한 요소와 동일한 요소에 대해서는 동일한 부호를 첨부하고 있다.
당해 제 5 실시예에서의 반도체 장치(130)는 그 상표면(上表面)(외부 접속 단자(12)의 배설면과는 반대의 면) 전체에 글래스판(131)이 배설되어 있다.
즉, 당해 반도체 장치(130)에서는, 고체 촬상 소자(2)의 수광 영역(4)의 상방(上方)에, 회로 기판(3)과 동등한 치수를 갖는 글래스판(131)이 배치되는 동시에, 고체 촬상 소자(2)의 외측부에서, 당해 글래스판(131)과 회로 기판(3) 사이에 밀봉용 수지(11)에 의해 밀봉부가 구성되어 있다.
이러한 구성을 갖는 반도체 장치(130)에서도, 상기 제 1 실시예의 반도체 장치(1)와 동일한 효과를 얻을 수 있고, 당해 반도체 장치(130)를 이용한 소형·경량의 광 모듈을 형성할 수 있다.
이어서, 상기 구성을 갖는 반도체 장치(130)의 제조 방법에 대하여 설명한다.
회로 기판(3) 상에 고체 촬상 소자를 탑재·고정하고, 당해 고체 촬상 소자의 전극 단자와 회로 기판(3)의 배선·전극 패턴을 금 와이어에 의해 접속하는 공정은, 상기 제 1 실시예에서 도 6 내지 도 8에 나타낸 공정과 동일하므로, 상세한 설명은 생략한다.
본 실시예에서는, 회로 기판(3) 상에 탑재된 모든 고체 촬상 소자(2)가 덮이는 치수, 즉, 적어도 당해 회로 기판(3)과 동등한 치수를 갖는 글래스판(131)을 준비한다(도 33 참조).
당해 글래스판(131)에는, 고체 촬상 소자(2)에 접합시켰을 때의, 개개의 고체촬상 소자(2)에서의 금 범프(5)와 금 와이어(8)의 접속부에 대응하는 영역에, 미리 접착제(9)를 도포해두고, 그 도포면을 회로 기판(3)의 고체 촬상 소자(2)측에 접합시킨다.
또한, 개개의 고체 촬상 소자(2)에서의 금 범프(5)와 금 와이어(8)의 접속부에 대하여, 접착제(9)를 도포해두고, 이것들에 글래스판(131)을 접합시켜도 된다.
다음으로, 상기 접착제(9)를 그 재질에 따른 소정의 방법에 의해 경화시키고, 금 범프(5)와 금 와이어(8)의 접속부가 접착제(9)에 의해 피복되며, 또한 글래스판(131)이 당해 접속부에 의해 지지된 상태를, 당해 고체 촬상 소자(2) 상에 고착된 상태라고 한다(도 34 참조).
다음으로, 상기 글래스판(131)과 회로 기판(3) 사이에서의 고체 촬상 소자(2)간에 밀봉용 수지(11)를 주입하고, 고화(固化)시킨다(도 35 참조).
당해 밀봉용 수지(11)의 주입은 소정의 금형을 이용한 수지 몰드법이 적용된 다.
다음으로, 상기 회로 기판(3)의 고체 촬상 소자(2)의 탑재면과는 반대측의 주면에 형성되어 있는 배선 패턴(7)에, 외부 접속 단자(12)로서 솔더 볼을 배설한다(도 36 참조).
이러한 제조 공정에 의해, 1매의 회로 기판(3) 상에 복수 개의 고체 촬상 소자(2)가 배치되고, 당해 복수 개의 고체 촬상 소자(2) 상에 1매의 글래스판(131)이 배설되어 이루어지는, 개편화 전의 반도체 장치(130)의 집합체를 얻을 수 있다(도 37 참조).
그리고, 이것을, 도 38 및 도 39에 나타낸 바와 같이, 블레이드(140)를 이용하여 X 방향, Y 방향 모두에, 인접 고체 촬상 소자(2)간의 위치(도 39에서의 점선 X-X'의 위치)에서, 글래스판(131), 밀봉용 수지(11) 및 회로 기판(3)을, 그 적층 방향을 따라 절단(다이싱)하여, 개개의 반도체 장치(130)로 분리한다.
또한, 이상의 실시 형태에서는, 고체 촬상 소자(2)의 전극 패드 상에 형성하는 범프로서 금 범프(5)를 예시했지만, 이러한 볼 범프 이외의 범프를 배설해도 된다.
예를 들면, 패드를 제외하는 고체 촬상 소자(2) 상을 적당한 레지스트 등으로 마스크해두고, 노출하는 패드 상에 도금층을 형성하며, 그 후 그 마스크를 제거함으로써, 패드 상에 소위 도금 범프를 배설하는 것도 가능하다. 이 경우, 마스크의 두께 또는 도금 처리 조건을 제어함으로써, 그 사이즈(면적·두께)를 선택할 수 있다.
또한, 이상에서 설명한 반도체 장치의 구조는, 전술과 같은 고체 촬상 소자에 한하지 않고, 지문 센서 소자 등에도 적용할 수 있다.
상기에 대해서는 단지 본 발명의 원리를 나타내는 것이다. 또한, 다수의 변형, 변경이 당업자에 있어 가능하며, 본 발명은 상기에 나타내고 설명한 정확한 구성 및 응용예에 한정되는 것은 아니고, 대응하는 모든 변형예 및 균등물은 첨부한 청구항 및 그 균등물에 의한 본 발명의 범위로 간주된다.

Claims (18)

  1. 수광 영역을 갖는 고체 촬상 소자와,
    상기 고체 촬상 소자를 탑재하는 기판과,
    상기 고체 촬상 소자의 상기 수광 영역의 주위에 배설(配設)된 금 범프와,
    상기 기판 상에 형성된 전극과 상기 금 범프를 접속하는 와이어 배선과,
    상기 수광 영역 상을 덮고, 또한 상기 금 범프에 지지된 투명 기판과,
    상기 고체 촬상 소자의 측면, 상기 투명 기판의 측면 및 상기 와이어 배선을 밀봉하고, 단차부를 갖는 밀봉부와,
    상기 단차부에 끼워 맞춰지고, 렌즈를 유지하는 홀더를 갖는 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 단차부는, 상기 밀봉부의 표면이 외측으로 향하여 경사지는 형상인 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 단차부는, 상기 밀봉부의 단면이 오목 형상으로 되는 형상인 것을 특징으로 하는 반도체 장치.
  5. 배선 패턴이 형성된 기판 상에, 촬상 영역 주변에 범프를 갖는 고체 촬상 소자를 배치하는 공정과,
    상기 배선 패턴과 상기 범프를 와이어 배선으로 접속하는 공정과,
    상기 범프와 상기 와이어 배선의 접속부에 접착제를 형성하고, 상기 접착제에 의해 상기 고체 촬상 소자에 대향해서 투명 기판을 접착하는 공정과,
    상기 고체 촬상 소자의 측면, 상기 투명 기판의 측면 및 상기 와이어 배선을 수지로 밀봉하고, 단차부를 갖는 밀봉부를 형성하는 공정과,
    렌즈를 유지하는 홀더를 상기 단차부에 끼워 맞춤으로써 고정하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 삭제
  7. 삭제
  8. 배선 기판 상에, 금 범프가 배설된 반도체 소자를 복수 개 탑재하는 공정과,
    복수의 상기 반도체 소자의 금 범프 상에, 복수의 투명 기판을 각각 고착(固着)하는 공정과,
    인접하는 상기 반도체 소자간을 수지로 밀봉하여, 홈을 갖는 밀봉부를 형성하는 공정과,
    상기 밀봉부의 상기 홈이 형성되어 있는 영역에서, 상기 배선 기판 및 상기 투명 기판을 일괄적으로 절단하여, 반도체 소자를 포함하는 개개의 반도체 장치로 분리하는 공정과,
    상기 홈이 형성되어 있는 영역을 절단함으로써 형성된 상기 개개의 반도체 장치의 단차부에, 렌즈를 유지하는 홀더를 끼워 맞춤으로써 고정하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020097004725A 2006-09-15 2006-09-15 반도체 장치 및 그 제조 방법 KR101100790B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/318400 WO2008032404A1 (en) 2006-09-15 2006-09-15 Semiconductor device and method for manufacturing same

Publications (2)

Publication Number Publication Date
KR20090038490A KR20090038490A (ko) 2009-04-20
KR101100790B1 true KR101100790B1 (ko) 2012-01-02

Family

ID=39183475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004725A KR101100790B1 (ko) 2006-09-15 2006-09-15 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7939361B2 (ko)
JP (1) JP5218058B2 (ko)
KR (1) KR101100790B1 (ko)
CN (1) CN101512765A (ko)
WO (1) WO2008032404A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190013773A (ko) * 2016-04-28 2019-02-11 닝보 써니 오포테크 코., 엘티디. 촬영 모듈 및 그 몰딩 감광 어셈블리, 몰딩 감광 어셈블리의 반제품과 제조 방법 및 전자 기기
KR20190113856A (ko) * 2017-02-08 2019-10-08 닝보 써니 오포테크 코., 엘티디. 촬영모듈 및 그 몰드감광 어셈블리와 제조방법, 및 전자장치
KR20220088275A (ko) * 2020-12-18 2022-06-27 어주어웨이브 테크놀로지스, 인코퍼레이티드 휴대용 전자 디바이스와 그것의 맞춤식 이미지 캡처링 모듈

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100058345A (ko) * 2008-11-24 2010-06-03 삼성전자주식회사 카메라 모듈 형성방법
JP5595066B2 (ja) * 2009-03-25 2014-09-24 京セラ株式会社 撮像装置および撮像モジュール
JP5332834B2 (ja) * 2009-04-06 2013-11-06 大日本印刷株式会社 撮像素子モジュール
KR101640417B1 (ko) 2010-01-22 2016-07-25 삼성전자 주식회사 반도체 패키지 및 이의 제조 방법
JP5658466B2 (ja) * 2010-02-05 2015-01-28 キヤノン株式会社 固体撮像装置の製造方法
JP2012009816A (ja) * 2010-05-28 2012-01-12 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5541088B2 (ja) * 2010-10-28 2014-07-09 ソニー株式会社 撮像素子パッケージ、撮像素子パッケージの製造方法、及び、電子機器
JP2012174800A (ja) * 2011-02-18 2012-09-10 Sony Corp 半導体装置、製造装置、及び製造方法
FR2973573A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Grenoble 2 Boitier semi-conducteur comprenant un dispositif semi-conducteur optique
JP5746919B2 (ja) * 2011-06-10 2015-07-08 新光電気工業株式会社 半導体パッケージ
JP5634380B2 (ja) 2011-10-31 2014-12-03 アオイ電子株式会社 受光装置およびその製造方法
KR101362348B1 (ko) * 2012-05-15 2014-02-13 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
US8890269B2 (en) * 2012-05-31 2014-11-18 Stmicroelectronics Pte Ltd. Optical sensor package with through vias
JP6057282B2 (ja) * 2012-10-04 2017-01-11 セイコーインスツル株式会社 光学デバイス及び光学デバイスの製造方法
JP2016027586A (ja) * 2012-11-29 2016-02-18 パナソニック株式会社 光学装置および光学装置の製造方法
EP2884242B1 (en) 2013-12-12 2021-12-08 ams International AG Sensor Package And Manufacturing Method
JP6100195B2 (ja) * 2014-04-09 2017-03-22 富士フイルム株式会社 撮像装置
US9735135B2 (en) * 2014-12-04 2017-08-15 Pixart Imaging (Penang) Sdn. Bhd. Optical sensor package and optical sensor assembly
US9634059B2 (en) * 2014-12-30 2017-04-25 Semiconductor Components Industries, Llc Methods of forming image sensor integrated circuit packages
JP2018085353A (ja) * 2015-03-24 2018-05-31 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
WO2017049318A1 (en) * 2015-09-18 2017-03-23 Synaptics Incorporated Optical fingerprint sensor package
KR102126418B1 (ko) * 2015-11-03 2020-06-24 삼성전기주식회사 이미지 센서 패키지
KR20170082358A (ko) * 2016-01-06 2017-07-14 하나 마이크론(주) 스마트 기기의 트랙패드 반도체 패키지 및 그 제조 방법
CN107591420B (zh) * 2016-07-06 2020-02-18 胜丽国际股份有限公司 感测器封装结构
EP3267485B1 (en) 2016-07-06 2020-11-18 Kingpak Technology Inc. Sensor package structure
US10692917B2 (en) * 2016-07-06 2020-06-23 Kingpak Technology Inc. Sensor package structure
EP3267486B1 (en) 2016-07-06 2020-12-30 Kingpak Technology Inc. Sensor package structure
WO2018092318A1 (ja) * 2016-11-21 2018-05-24 オリンパス株式会社 内視鏡用撮像モジュール、および内視鏡
JP6850661B2 (ja) * 2017-03-31 2021-03-31 旭化成エレクトロニクス株式会社 光デバイス
CN106946215A (zh) * 2017-04-13 2017-07-14 华天科技（昆山）电子有限公司 带盖板的引线键合型芯片封装结构及其制作方法
US10340250B2 (en) * 2017-08-15 2019-07-02 Kingpak Technology Inc. Stack type sensor package structure
CN109411487B (zh) * 2017-08-15 2020-09-08 胜丽国际股份有限公司 堆叠式感测器封装结构
CN108134898B (zh) * 2018-01-30 2020-04-10 维沃移动通信有限公司 一种摄像头模组、摄像头模组的组装方法及移动终端
JP7368081B2 (ja) * 2018-10-23 2023-10-24 旭化成エレクトロニクス株式会社 光デバイス
WO2020098211A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
WO2020098214A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
KR20200092665A (ko) * 2019-01-25 2020-08-04 삼성전자주식회사 생체신호 측정용 텍스쳐 인터페이스 및 이를 포함한 생체신호 측정장치
US11444111B2 (en) * 2019-03-28 2022-09-13 Semiconductor Components Industries, Llc Image sensor package having a light blocking member
EP3971947A4 (en) 2019-05-15 2022-07-13 Sony Semiconductor Solutions Corporation SEMICONDUCTOR PACKAGE, MANUFACTURING PROCESS FOR SEMICONDUCTOR PACKAGE AND ELECTRONIC DEVICE
KR102650997B1 (ko) 2019-05-20 2024-03-25 삼성전자주식회사 이미지 센서 패키지
CN114651324A (zh) * 2019-11-14 2022-06-21 株式会社T-Able 图像传感器模块以及图像传感器模块的制造方法
US20220415937A1 (en) * 2019-12-04 2022-12-29 Sony Semiconductor Solutions Corporation Imaging apparatus and manufacturing method of the same
TWI721815B (zh) * 2020-03-10 2021-03-11 勝麗國際股份有限公司 感測器封裝結構
KR102567061B1 (ko) * 2020-05-08 2023-08-16 (주)에이피텍 와이어 본딩을 이용한 카메라 패키징 장치
TWI769780B (zh) * 2021-04-12 2022-07-01 勝麗國際股份有限公司 感測器封裝結構
JP2022189647A (ja) * 2021-06-11 2022-12-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098912A1 (en) * 2001-11-29 2003-05-29 Shigeru Hosokai Solid-state image pickup apparatus and fabricating method thereof
JP2006025852A (ja) * 2004-07-12 2006-02-02 Texas Instr Japan Ltd 内視鏡用撮像モジュール
US20060220232A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Semiconductor device module and manufacturing method of semiconductor device module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3582634B2 (ja) * 1998-04-10 2004-10-27 松下電器産業株式会社 固体撮像装置
US6342406B1 (en) * 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
JP3675402B2 (ja) 2001-12-27 2005-07-27 セイコーエプソン株式会社 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
JP4435461B2 (ja) 2002-03-05 2010-03-17 富士フイルム株式会社 固体撮像装置
JP4542768B2 (ja) 2003-11-25 2010-09-15 富士フイルム株式会社 固体撮像装置及びその製造方法
JP4089629B2 (ja) * 2004-01-27 2008-05-28 カシオ計算機株式会社 光センサモジュール
TWI296154B (en) 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
JP2005252183A (ja) 2004-03-08 2005-09-15 Sony Corp 固体撮像素子及びその製造方法
JP4606063B2 (ja) * 2004-05-14 2011-01-05 パナソニック株式会社 光学デバイスおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098912A1 (en) * 2001-11-29 2003-05-29 Shigeru Hosokai Solid-state image pickup apparatus and fabricating method thereof
JP2006025852A (ja) * 2004-07-12 2006-02-02 Texas Instr Japan Ltd 内視鏡用撮像モジュール
US20060220232A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Semiconductor device module and manufacturing method of semiconductor device module

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190013773A (ko) * 2016-04-28 2019-02-11 닝보 써니 오포테크 코., 엘티디. 촬영 모듈 및 그 몰딩 감광 어셈블리, 몰딩 감광 어셈블리의 반제품과 제조 방법 및 전자 기기
KR102147896B1 (ko) * 2016-04-28 2020-08-25 닝보 써니 오포테크 코., 엘티디. 촬영 모듈 및 그 몰딩 감광 어셈블리, 몰딩 감광 어셈블리의 반제품과 제조 방법 및 전자 기기
KR20190113856A (ko) * 2017-02-08 2019-10-08 닝보 써니 오포테크 코., 엘티디. 촬영모듈 및 그 몰드감광 어셈블리와 제조방법, 및 전자장치
US10979610B2 (en) 2017-02-08 2021-04-13 Ningbo Sunny Opotech Co., Ltd. Camera module, molding photosensitive assembly thereof, manufacturing method and electronic device
KR102405359B1 (ko) * 2017-02-08 2022-06-07 닝보 써니 오포테크 코., 엘티디. 촬영모듈 및 그 몰드감광 어셈블리와 제조방법, 및 전자장치
KR20220088275A (ko) * 2020-12-18 2022-06-27 어주어웨이브 테크놀로지스, 인코퍼레이티드 휴대용 전자 디바이스와 그것의 맞춤식 이미지 캡처링 모듈
KR102486282B1 (ko) * 2020-12-18 2023-01-10 어주어웨이브 테크놀로지스, 인코퍼레이티드 휴대용 전자 디바이스와 그것의 맞춤식 이미지 캡처링 모듈
US11647273B2 (en) 2020-12-18 2023-05-09 Azurewave Technologies, Inc. Customized image-capturing module partially disposed inside receiving space of circuit substrate, and portable electronic device using the same

Also Published As

Publication number Publication date
JP5218058B2 (ja) 2013-06-26
CN101512765A (zh) 2009-08-19
KR20090038490A (ko) 2009-04-20
US7939361B2 (en) 2011-05-10
JPWO2008032404A1 (ja) 2010-01-21
US20090166784A1 (en) 2009-07-02
WO2008032404A1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
KR101100790B1 (ko) 반도체 장치 및 그 제조 방법
US9258467B2 (en) Camera module
KR100735446B1 (ko) 촬상 장치 및 그 제조 방법
KR102472566B1 (ko) 반도체 패키지
US7759751B2 (en) Module for optical apparatus and method of producing module for optical apparatus
US7494292B2 (en) Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure
KR100753896B1 (ko) 반도체 장치 모듈 및 반도체 장치 모듈의 제조방법
KR100824812B1 (ko) 초소형 카메라 모듈 및 그 제조 방법
JP5746919B2 (ja) 半導体パッケージ
US9455358B2 (en) Image pickup module and image pickup unit
JP4486005B2 (ja) 半導体撮像装置およびその製造方法
US7884875B2 (en) Camera module having lower connection portions defining a chip region and engaging upper connection portions of a lens structure and method of fabricating the same
KR100603918B1 (ko) 고체 촬상 장치 및 그 제조 방법
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
US20050139848A1 (en) Image sensor package and method for manufacturing the same
JP2008263550A (ja) 固体撮像装置およびその製造方法
US20080272473A1 (en) Optical device and method of manufacturing the same
WO2020079997A1 (ja) 固体撮像装置および電子機器
US20110083322A1 (en) Optical device and method for manufacturing the same
KR100956381B1 (ko) 웨이퍼 레벨 카메라 모듈의 제조 방법
JP2006005612A (ja) 撮像モジュール
JP2008263551A (ja) 固体撮像装置およびその製造方法
KR20100027857A (ko) 웨이퍼 레벨 카메라 모듈 및 이의 제조방법
US20090212400A1 (en) Semiconductor device and manufacturing method and mounting method thereof
JP2008263552A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9