JP2018085353A - 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 - Google Patents

固体撮像装置、固体撮像装置の製造方法、及び、電子機器 Download PDF

Info

Publication number
JP2018085353A
JP2018085353A JP2015060784A JP2015060784A JP2018085353A JP 2018085353 A JP2018085353 A JP 2018085353A JP 2015060784 A JP2015060784 A JP 2015060784A JP 2015060784 A JP2015060784 A JP 2015060784A JP 2018085353 A JP2018085353 A JP 2018085353A
Authority
JP
Japan
Prior art keywords
substrate
resin
semiconductor component
module
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015060784A
Other languages
English (en)
Inventor
大一 関
Daiichi Seki
大一 関
豪 浅山
Takeshi Asayama
豪 浅山
陽春 桃崎
Akiharu Momozaki
陽春 桃崎
麗 高森
Rei Takamori
麗 高森
馬場　雅和
Masakazu Baba
雅和 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015060784A priority Critical patent/JP2018085353A/ja
Priority to US15/558,916 priority patent/US11177300B2/en
Priority to PCT/JP2016/056510 priority patent/WO2016152431A1/ja
Publication of JP2018085353A publication Critical patent/JP2018085353A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】実際の製品において、樹脂モールドを利用した撮像モジュールの低背化や小面積化等の小型化を実現する。
【解決手段】 基板と、チップサイズパッケージングで作成された半導体素子の第１の面を板状透光部材に沿って配設固定し、前記半導体素子の第２の面を前記基板に対向させて固定した半導体部品と、前記半導体部品を囲繞するように前記基板上に形成された樹脂製の枠部と、前記半導体部品と前記基板との間を充填する樹脂製の介装材と、を備え、前記介装材を前記枠部に連結固定して一体化させたモジュール。
【選択図】図１

Description

本技術は、固体撮像装置、固体撮像装置の製造方法、及び、電子機器に関する。
従来、デジタルスチルカメラやカメラ付き携帯電話等の撮像装置においては、製品全体の薄型化の要請により、撮像モジュールの低背化も重要になっている。撮像モジュールを低背化するための技術として、例えば、特許文献１が開示されている。
特許文献１に記載の技術は、配線基板上に固体撮像素子を載置し、固体撮像素子の撮像面を覆うように透光性の覆部を設けるとともに、固体撮像素子の縁部と配線基板とを接続するワイヤを樹脂モールドにし、覆部の上面縁部にモールド樹脂を張り出し状に延設することで反射光の侵入を抑制する構成である。これにより、遮光封止部材の厚みを大きくせずにフレア対策が実現でき、遮光封止部材の厚みを従来よりも小さく抑えることが可能となる。
特開２０１１−１８７４８２号公報
しかしながら、撮像装置においては薄型化のみならず小面積化の要請もあり、モジュール全体の小型化も重要であるところ、上述した特許文献１には低背化のため技術が提案されているものの小面積化の提案はなく、モジュール全体としての小型化が十分ではない。しかも、上述した従来の技術は、樹脂モールドにより撮像モジュールの低背化を実現する技術であるが、実際には熱膨張率や弾性率の違いによる樹脂の剥離の問題があり、この問題を解決したとの記載は見当たらない。このように、樹脂モールドにより撮像モジュールを小型化する提案はされているが、本願発明者が把握する限り、実際に樹脂モールドで低背化した撮像モジュールが製品化された事例は皆無である。
本技術は、前記課題に鑑みてなされたもので、樹脂モールドを利用した撮像モジュールの低背化や小面積化等の小型化について実際に製品化に耐えうる各種工夫を提案するものである。
本技術の態様の１つは、基板と、チップサイズパッケージングで作成された半導体素子の第１の面を板状透光部材に沿って配設固定し、前記半導体素子の第２の面を前記基板に対向させて固定した半導体部品と、前記半導体部品を囲繞するように前記基板上に形成された樹脂製の枠部と、前記半導体部品と前記基板との間を充填する樹脂製の介装材と、を備え、前記介装材を前記枠部に連結固定して一体化させたモジュールである。
また、本技術の他の態様の１つは、チップサイズパッケージングで作成された半導体素子の第１の面を板状透光部材に沿って配設固定した半導体部品を、前記半導体素子の第２の面を前記基板に対向させて固定する工程と、前記半導体部品を囲繞するように前記基板上に樹脂製の枠部を形成する工程と、前記半導体部品と前記基板との間に樹脂を充填固化して介装材を形成し、当該介装材を前記枠部に連結固定して一体化させる工程と、を含むモジュールの製造方法である。
また、本技術の他の態様の１つは、基板と、チップサイズパッケージングで作成された半導体素子の第１の面を板状透光部材に沿って配設固定し、前記半導体素子の第２の面を前記基板に対向させて固定した半導体部品と、前記半導体部品を囲繞するように前記基板上に形成された樹脂製の枠部と、前記半導体部品と前記基板との間を充填する樹脂製の介装材と、を有し、前記介装材を前記枠部に連結固定して一体化させたモジュールを備える電子機器である。
なお、以上説明したモジュールや電子機器は、他の機器に組み込まれた状態で実施されたり、前記モジュールや電子機器を備えるシステムとして実施されたり、他の方法とともに実施されたりする等の各種の態様を含む。また、本技術は、上述した製造方法が他の方法の一環として実施されたり、前記製造方法の各工程に対応する手段を備えた製造装置として実施されたり、当該製造装置の制御プログラム、当該制御プログラムを記録したコンピュータ読取可能な記録媒体等として実施されたりする等の各種の態様を含む。
本技術によれば、実際の製品において、樹脂モールドを利用した撮像モジュールの低背化や小面積化等の小型化を実現することができる。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。
本実施形態に係るモジュールの構成を模式的に示す図である。 半導体部品の埋設深さの他の例を示す図である。 半導体部品の埋設深さの他の例を示す図である。 半導体部品と枠部の間に設ける介装材の構成の他の例を示す図である。 モジュールの製造方法の１例を示す図である。 モジュールの製造方法の１例を示す図である。 側面端子の形状を説明する図である。 側面端子の形状を説明する図である。 モジュールの製造方法の他の１例を示す図である。 モジュールの製造方法の他の１例を示す図である。 モジュールの製造方法の更に他の１例を示す図である。 モジュールの製造方法の更に他の１例を示す図である。 第５の実施形態に係るモジュールの概略構成を示す図である。 第６の実施形態に係るモジュールを搭載した撮像装置の一例の概略構成を示すブロック図である。 モジュールにおける配線の他の例を模式的に示す図である。
以下、下記の順序に従って本技術を説明する。
（Ａ）第１の実施形態：
（Ｂ）第２の実施形態：
（Ｃ）第３の実施形態：
（Ｄ）第４の実施形態：
（Ｅ）第５の実施形態：
（Ｆ）第６の実施形態：
（Ａ）第１の実施形態：
図１は、本実施形態に係るモジュール１００の構成を模式的に示す図である。モジュール１００は、基板１０、半導体部品２０、枠部３０、半導体部品２０と基板１０との間を充填接着する樹脂製の介装材４０、及び、枠部３０と半導体部品２０の間を充填接着する樹脂製の介装材５０を備えている。本実施形態においては、介装材４０は介装材５０を介した連結固定により枠部３０に一体化されている。基板１０は、有機基板により構成される。なお、本実施形態で使用する有機基板の語は、樹脂等の有機物のみで形成された基板に限らず、金属やセラミック等の他の材料を含む「有機物を含む基板」をも含む概念である。また、枠部３０と介装材４０と介装材５０の何れか又は組み合わせは、同一材料で形成してもよいし、同じ工程で一体的に形成されても構わない。
基板１０は、樹脂等の有機基板によって構成できるため配線の狭ピッチ化が可能であり、配線の自由度が高く、セラミック基板に比べて安価である。また、基板１０は、有機基板によって構成することにより、上述した樹脂製の枠部３０や樹脂製の介装材４０との親和性が高く、基板１０から枠部３０や介装材４０が剥離しにくくなる。また、樹脂等の有機基板によって構成した基板１０は、介装材５０を基板１０と接合する場合には介装材５０との親和性も高い。
半導体部品２０は、平板薄板状の半導体素子２１と板状透光部材としてのガラス２２と有し、半導体素子２１の第１の面としての表面２１Ｆをガラス２２に沿うように配設し、樹脂製接着剤などで固定してある。半導体部品２０は、半導体素子２１の第２の面としての裏面２１Ｂを基板１０に対向させて基板１０に固定される。半導体部品２０は、半導体素子２１にガラス２２を積層して接着剤等により一体化させてあるため、半導体素子２１とガラス２２が各々単体の場合に比べて剛性が向上し、反りや撓みに対する耐性が向上する。なお、半導体素子２１とガラス２２の間は樹脂等で全面的に接着されることが好ましい。
光学機能フィルタ６０（赤外線カットフィルタ等）は、半導体部品２０の上に配設されている。光学機能フィルタ６０は、半導体素子２１へ入射する入射光から赤外線等の不要光をカットしたり、半導体素子２１へ入射する入射光を調光したりする。なお、半導体部品２０を構成するガラス２２に光学フィルタ機能を持たせる場合は、光学機能フィルタ６０を半導体部品２０の上に設けない場合もある。
枠部３０は、半導体部品２０を囲繞する部位と形状で基板１０上に設けられた樹脂製の部材である。なお、図１に示す例では、枠部３０を上面に近づくほど内側面がせり出すオーバーハング形状としてある。枠部３０は、モジュール１００に想定される使用状況下においてモジュール１００に要求される用途に適合する一定以上の剛性を有しており、この枠部３０によって囲繞される基板１０の一定範囲Ｒは枠部３０により支持されることになる。このため、枠部３０が囲繞する基板１０の一定範囲Ｒが枠部３０の剛性による支持力によって反りや撓みが発生しにくい略平坦な状態に維持される。これにより、基板１０として、コアレス基板やフレキシブル基板等の薄い基板を用いることが可能となる。
基板１０の一定範囲Ｒには、上述した半導体部品２０が、その裏面２１Ｂを基板１０に対面させた状態で介装材４０を介して固定される。すなわち、本実施形態では、枠部３０の剛性により略平坦な状態に支持された基板１０上にガラス２２との貼り合せにより剛性を向上した半導体素子２１を固定してあり、基板１０と半導体素子２１の隙間に介装材４０を充填固化してある。
基板１０と半導体素子２１との間に樹脂製の介装材４０を充填して中実化することにより、基板１０と半導体素子２１との間を中空化した場合に比べて、放熱性が向上する。また後述するように、半導体素子２１の裏面２１Ｂに設けられた金属製の複数の接続端子２１Ｃを介して半導体素子２１と基板１０を接続した場合には、半導体素子２１と基板１０の間の熱パスが増加して半導体素子２１の放熱性が向上する。
半導体素子２１と基板１０の間に配設される介装材４０は枠部３０に連結固定して一体化されている。本実施形態においては、介装材４０は、基板１０の表面付近において枠部３０に接着され、介装材５０を介して枠部３０に連結されている。これにより、基板１０、半導体素子２１、ガラス２２のそれぞれに要求される剛性が低下し、各部材を薄くすることが可能となり、モジュール１００全体として低背化を進めることができる。
具体的には、半導体素子２１として、各種のチップサイズパッケージング（ＣＳＰ）を使用可能となる。ＣＳＰとしては、例えば、半導体素子を形成するウェハ（シリコンウェハ）を切り出す前に端子の形成や配線などを行ってからウェハのダイシングを行う方法によって形成されたウェハーレベルチップサイズパッケージング（ＷＬＣＳＰ）がある。また、基板１０として、例えば、フレキシブル基板や、ビルドアップ基板からコア層（ガラス・エポキシ樹脂を用いた支持体層）を取り除いたコアレス基板等を使用可能となる。また、ガラス２２として、例えば、数百μｍの厚みの薄板ガラスや数十μｍの厚みの超薄板ガラス等を使用可能となる。
また、枠部３０と介装材４０を別々に設けることにより、枠部３０と介装材４０を互いに異なる樹脂製とすることができる。例えば、枠部３０については剛性の高い半導体封止用の熱硬化性樹脂（トランスファーモールド樹脂等）製としつつ、介装材４０については半導体部品２０と基板１０の間の接続端子２１Ｃが微細な場合にも対応できる応力信頼性の高い樹脂製とすることができる。介装材４０に応力信頼性の高い樹脂を用いることにより、基板１０と半導体素子２１の接続端子２１Ｃとの接続に用いる接合用金属（半田等）の剥離可能性を低下できる。
更に、介装材５０と介装材４０の樹脂についても互いに異なる樹脂材料を用いることができる。すなわち、半導体素子２１の裏面２１Ｂ、接続端子２１Ｃ、接続端子２１Ｃを基板１０に電気的に接続する接合用金属、等に接合する介装材４０を形成する樹脂と、半導体部品２０に接合して半導体部品２０を枠部３０に連結して一体化する樹脂と、を異なる樹脂材料で構成することができる。
半導体部品２０と枠部３０との間には、半導体部品２０の側面の少なくとも一部に接合する介装材５０が樹脂の充填固化により設けてある。介装材５０は、枠部３０と介装材４０の少なくとも一方に接続している。介装材４０と介装材５０の少なくとも一方は枠部３０に連結されている。これにより、半導体部品２０は、介装材５０によって側面から支持されることとなり、ひいては枠部３０、介装材４０、介装材５０等の樹脂内に埋設状態となるため、全体としてモジュール１００の接続部分における剥離やクラック等の接続異常に対する応力信頼性が向上する。これにより、モジュール１００の上に取り付け部分が樹脂製の光学系等を設ける場合に、その取り付けが容易化し、取り付け部分の応力信頼性が向上して安定化する効果もある。
枠部３０は、非透光性の樹脂で遮光性の部材として形成してある。このように、遮光性の枠部３０で半導体部品２０を囲繞することにより、モジュール１００に入射する光の散乱が抑制され、半導体素子２１のセンサ素子２１Ｓへの入射光のフレアやゴーストを抑制できる。一方、介装材５０は、フレアやゴーストの抑制程度に応じて、非透光性の樹脂で遮光性の部材として形成してもよいし、透光性の樹脂で透光性の部材として形成してもよい。
なお、半導体部品２０の埋設深さ（枠部３０や介装材５０の高さ）は様々に変更可能である。図２、図３は、半導体部品２０の埋設深さの他の例を示す図である。図２に示す例では、半導体部品２０のみならず、その上に配設される光学機能フィルタ６０も含めて全体的に埋設してある。図３に示す例では、半導体部品２０の下部のみを埋設状態としてあり、より具体的には半導体部品２０の下部を構成する半導体素子２１のみを埋設状態としてある。
また、介装材４０、介装材５０は、接合対象部位に応じて、使用する樹脂を適宜に選択可能である。例えば、図４に示すように、介装材５０については、半導体部品２０を構成する各部材に接合する部位毎に異なる樹脂を用いて形成してもよい。より具体的な一例を挙げると、半導体素子２１に接合する部位に使用する樹脂５１と、ガラス２２に接合する部位に使用する樹脂５３と、半導体素子２１とガラス２２の間を接着する樹脂に接合する部位に使用する樹脂５２とで、互いに異なる樹脂材料を用いて形成してもよい。
このように接合対象部位に応じて使用する樹脂を適宜に選択した場合、半導体部品２０と基板１０の間、及び半導体部品２０と枠部３０の間で、介装材４０や介装材５０が多層化する。介装材５０の多層化の方向は、介装材４０を構成する各樹脂層が略水平方向に延びる構成として略垂直方向に積層する多層化の構成としてもよいし、介装材５０を構成する各樹脂層が略垂直方向に延びる構成として略水平方向に積層する多層化の構成としてもよい。また、略垂直方向の積層と略水平方向の積層とを組み合わせて多層化してもよい。このように、半導体部品２０の構成要素に対応させて接合樹脂を適宜に選択することで、半導体部品２０の構成要素に対応する層構造を有する介装材５０が形成されることとなり、モジュール１００内で剥離が発生する可能性を可及的に低減することができる。
更に、本実施形態に係るモジュール１００においては、枠部３０の内部に、基板１０に実装される抵抗、容量、チップ等の各種の回路部品７０の少なくとも一部が埋設されている。これにより、枠部３０内に埋設された回路部品７０が枠部３０を構成する樹脂内で構造材として機能して枠部３０の剛性が向上するとともに、基板１０上の実装スペースが低減化してモジュール１００の低背化や小面積化等の小型化に大きく寄与する。
また、モジュール１００は、枠部３０の上面、ガラス２２の上面、及び、枠部３０とガラス２２との間に充填固化された介装材５０の上面が面一に形成されている。このため、ガラス２２の表面と枠部３０との間を接続する配線の形成が容易になる。また、図１５に示すように、ガラス２２にビアを形成して、ガラス表面の配線と半導体素子２１の表面の配線とを接続し、枠部３０の表面又は内部のモールド配線を通して基板１０の回路に接続することも可能である。これにより、図１５に示すように、半導体素子２１の接続端子２１Ｃを不要化することが可能である。半導体素子２１の接続端子２１Ｃを無くすことにより、半導体素子２１と基板１０の隙間が小さくなり、モジュール１００を低背化することができる。
次に、図１に示すモジュール１００の電気的接続に係る構成について説明する。
モジュール１００において、半導体素子２１の表面２１Ｆには、ＣＣＤ（Charge Coupled Devices）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のイメージセンサを構成するフォトダイオード等のセンサ素子２１ＳがＷＬＣＳＰの技術により設けられる。センサ素子２１Ｓの上には、センサ素子２１Ｓの各位置に対応するように設けられた複数のカラーフィルタで構成されるカラーフィルタ層が設けてある。
半導体素子２１には、表面２１Ｆと裏面２１Ｂの間を貫通するビア２０Ｖが設けられており、裏面２１Ｂには複数の接続端子２１Ｃ（バンプ等）が設けられている。半導体素子２１の表面２１Ｆに設けられた上述したセンサ素子２１Ｓを含む回路は、ビア２０Ｖと接続端子２１Ｃを介して基板１０に設けられた回路と電気的に接続されている。このように、基板１０はセラミック基板に比べて狭ピッチ化可能であり、ＷＬＣＳＰの技術により形成される接続端子２１Ｃのピッチに応じたピッチで配線可能である。バンプ等の接続端子２１Ｃを狭ピッチ化すると接続端子２１Ｃの厚み方向のサイズも低背化可能であるため、モジュール１００全体の低背化にも寄与する。
また、ビア２０Ｖと接続端子２１Ｃを介した接続を採用することにより、半導体素子２１の側面を回り込むように金属配線（ワイヤ）を引き回す必要がなくなり、半導体部品２０の実装面積が縮小し、部品点数の削減、製造工程の効率化等のメリットがある。また、半導体素子２１の表面２１Ｆと基板１０の間の配線長が短縮されるため電気的特性が向上するとともに、基板１０において微細且つ自由な設計が可能になる。これにより、信号の伝送品質を向上することが可能であり、モジュール１００の出力信号を利用した後段の各種信号処理の品質（例えば画像処理における画質）を向上することができる。
（Ｂ）第２の実施形態：
次に、上述した第１の実施形態に係るモジュール１００の製造方法について説明する。図５，図６は、モジュール１００の製造方法の１例を示す図である。
本実施形態に係る製造方法においては、まず、基板１０を用意し（図５（ａ）参照）、この基板１０の上に回路部品７０を実装する（図５（ｂ）参照）。ここで実装される回路部品７０の少なくとも一部は、後の工程で形成される枠部３０の形成範囲内に実装される。ただし、基板１０には複数のモジュール１００が同時に作成されて最終的にモジュール１００毎に切断して個片化されるため、切断ラインＣＬ上には切断可能な回路部品（例えば、端子部品等）以外の回路部品７０を実装しない。
次に、基板１０の一定範囲Ｒに半導体部品２０を実装する（図５（ｃ）参照）。半導体部品２０は、ＷＬＣＳＰで作成された薄手の半導体素子２１の表面２１Ｆにガラス２２を貼り合せて一体化し、半導体素子２１の裏面２１Ｂにバンプ等の接続端子２１Ｃを設けた構成である。半導体部品２０は、裏面２１Ｂを基板１０に向けて接続端子２１Ｃを接合用金属で基板１０上のランド等の接続部に接続される。
次に、半導体部品２０と基板１０の間に樹脂の注入や吐出等の方法で樹脂を充填固化して介装材４０を形成する（図６（ｄ）参照）。この介装材４０は接続端子２１Ｃや接合用金属を内包して半導体部品２０と基板１０とを接着固化するため、接続端子２１Ｃと基板１０の間を接続する接合用金属の剥がれを防止できる。また、半導体部品２０と基板１０の間の全体に亘って介装材４０を形成するため、介装材４０が半導体部品２０及び基板１０を補強し、且つ半導体部品２０の発熱を基板１０へ伝導する熱パスが増えて放熱効率が向上する。
次に、半導体部品２０の側面に沿って樹脂を付着固化して介装材５０を形成する（図５（ｅ）参照）。介装材５０は、半導体部品２０の側面の略全面に亘って当接しつつ、介装材４０に当接して形成されている。
次に、半導体部品２０の側方に熱硬化性樹脂を充填して硬化させて枠部３０を形成する（図６（ｆ）参照）。枠部３０は、その上面が半導体部品２０の上面と略面一となる高さに形成される。このとき、熱硬化性樹脂は、基板１０上の枠部３０が形成される範囲内に実装された回路素子を内包することになる。また、枠部３０は、介装材５０を介して半導体部品２０の側面に連結して一体化し、介装材４０（及び介装材４０）を介して半導体素子２１の裏面２１Ｂや接続端子２１Ｃ、これを基板１０に接続する接合用金属と連結して一体化する。
次に、半導体部品２０のガラス２２の上及び枠部３０の上に、光学機能フィルタ６０を積載して固定し（図６（ｇ）参照）、最後に、枠部３０及び基板１０を所定の切断ラインＣＬに沿って切断することでモジュール１００毎に個片化する（図６（ｈ）参照）。これにより、上述した第一の実施形態に係るモジュール１００が作成される。
このようにして切断して個片化されたモジュール１００の切断面には、必要に応じて側面端子８０が形成されている。図７、図８は、側面端子の形状を説明する図である。
図７に示す例では、モジュール１００は、その側面に上下方向に沿って伸びる溝状の凹部内に金属が埋設された側面端子８０を有する。この側面端子８０は、モジュール１００を個片化する前に、切断ラインＣＬ上に上下方向に沿って金属を埋め込んで切断することにより個片化後のモジュール１００の側面に現れるように形成してもよいし、個片化した後のモジュール１００の側面に形成した溝状の凹部内に金属を埋め込み形成してもよい。
図８に示す例では、モジュール１００は、その側面の基板１０と枠部３０の境界付近に側面端子８０を有する。この側面端子８０は、枠部３０を形成する前に、基板１０上の切断ラインＣＬを横切るように金属配線を設けておき、モジュール１００を個片化するべく切断ラインＣＬに沿って切断することにより、その切断面に現れる。このため、モジュール１００の側面において、側面端子８０の下境界は基板１０に隣接し、上と左右の境界は枠部３０の樹脂層に隣接している。このように、基板１０上に予め形成した金属配線を切断して形成する側面端子８０は、基板１０の配線限界に応じて狭幅化、狭ピッチ化することができる。
（Ｃ）第３の実施形態：
次に、上述した第１の実施形態に係るモジュール１００の他の製造方法について説明する。図９，図１０は、モジュール１００の製造方法の他の１例を示す図である。
本実施形態に係る製造方法においては、まず、基板１０を用意し（図９（ａ）参照）、この基板１０の上に回路部品７０を実装する（図９（ｂ）参照）。ここで実装される回路部品７０の少なくとも一部は、後の工程で形成される枠部３０の形成範囲内に実装される。また、基板１０には複数のモジュール１００が同時に作成されて最終的にモジュール１００毎に切断して個片化されるため、切断ラインＣＬ上には切断可能な回路部品（例えば、端子部品等）以外の回路部品７０を実装しない。
次に、基板１０の一定範囲Ｒに半導体部品２０を実装する（図９（ｃ）参照）。半導体部品２０は、ＷＬＣＳＰで作成された薄手の半導体素子２１の表面２１Ｆにガラス２２を貼り合せて一体化し、半導体素子２１の裏面２１Ｂにバンプ等の接続端子２１Ｃを設けた構成である。半導体部品２０は、裏面２１Ｂを基板１０に向けて接続端子２１Ｃを接合用金属で基板１０上のランド等の接続部に接続される。
次に、半導体部品２０と基板１０の間に注入等の方法によって樹脂を充填固化して介装材４０が形成される（図９（ｄ）参照）。この介装材４０は接続端子２１Ｃや接合用金属を内包して半導体部品２０と基板１０とを接着固化するため、接続端子２１Ｃと基板１０の間を接続する接合用金属の剥がれを防止できる。また、半導体部品２０と基板１０の間の全体に亘って介装材４０が形成されるため、介装材４０が半導体部品２０及び基板１０を補強し、半導体部品２０の発熱を基板１０へ伝導する熱パスが増えて放熱効率が向上する。
次に、半導体部品２０の側面に沿って樹脂を付着固化して介装材５０が形成される（図８（ｅ）参照）。介装材５０は、半導体部品２０の側面の略全面に亘って当接しつつ、介装材４０に当接している。
次に、半導体部品２０のガラス２２の上及び枠部３０の上に、光学機能フィルタ６０を積載して固定する（図１０（ｆ）参照）。
次に、半導体部品２０及びガラス２２の側方に熱硬化性樹脂を充填して硬化させて枠部３０を形成する（図１０（ｇ）参照）。枠部３０は、その上面がガラス２２の上面と略面一となる高さに形成される。このとき、熱硬化性樹脂は、基板１０上に実装された回路素子を内包する。また、枠部３０は、介装材５０を介して半導体部品２０の側面に連結して一体化し、介装材４０（及び介装材４０）を介して半導体素子２１の裏面２１Ｂや接続端子２１Ｃ、これを基板１０に接続する接合用金属と連結して一体化する。
最後に、枠部３０及び基板１０を所定の切断ラインＣＬに沿って切断することでモジュール１００毎に個片化する（図１０（ｈ）参照）。これにより、上述した第一の実施形態に係るモジュール１００が作成される。このようにして切断して個片化されたモジュール１００の切断面にも、必要に応じて上述した図７，図８に示すような側面端子８０が形成されている
（Ｄ）第４の実施形態：
次に、上述した第１の実施形態に係るモジュール１００の更に他の製造方法について説明する。図１１，図１２は、モジュール１００の製造方法の更に他の１例を示す図である。
本実施形態に係る製造方法においては、まず、基板１０を用意し（図１１（ａ）参照）、この基板１０の上に回路部品７０を実装する（図１１（ｂ）参照）。ここで実装される回路部品７０の少なくとも一部は、後の工程で形成される枠部３０の形成範囲内に実装される。また、基板１０には複数のモジュール１００が同時に作成されて最終的にモジュール１００毎に切断して個片化されるため、切断ラインＣＬ上には切断可能な回路部品（例えば、端子部品等）以外の回路部品７０を実装しない。
次に、半導体部品２０の側方に熱硬化性樹脂を積層して固化させて枠部３０を形成する（図１１（ｃ）参照）。熱硬化性樹脂は、基板１０上に実装された回路部品７０の少なくとも一部を内包する。
次に、枠部３０及び基板１０を所定の切断ラインＣＬに沿って切断して基板１０を個片化する（図１１（ｄ）参照）。このようにして切断して個片化されたモジュール１００の切断面には、必要に応じて、図７、図８に示すような側面端子８０が形成されている。
次に、基板１０の枠部３０に囲繞された一定範囲Ｒに半導体部品２０を実装する（図１１（ｅ）参照）。半導体部品２０は、裏面２１Ｂを基板１０に向けて接続端子２１Ｃを接合用金属で基板１０上のランド等の接続部に接続される。
次に、半導体部品２０と基板１０の間に注入等の方法によって樹脂を充填固化して介装材４０が形成される（図１２（ｆ）参照）。
次に、半導体部品２０のガラス２２の上及び枠部３０の上に、光学機能フィルタ６０を積載して固定する（図１２（ｇ）参照）。これにより、上述した第１の実施形態に係るモジュール１００が作成される。なお、本実施形態で作成したモジュール１００では介装材５０を設けていないが、むろん、半導体部品２０と枠部３０の間に樹脂を充填して介装材５０を設けてもよい。
（Ｅ）第５の実施形態：
次に、レンズなどの光学系を一体化したモジュール５００について説明する。図１３は、本実施形態に係るモジュール５００の概略構成を示す図である。同図に示すモジュール５００は、モジュール１００の上方にレンズユニットを一体化した構成である。従って、以下ではレンズユニット以外の構成についての詳細な説明を省略する。
レンズユニット５１０は、１又は複数のレンズ５１１がケース５１２内に配設されており、レンズ５１１の側面に配設されたボイスコイルモータ等の駆動モーター５１３がレンズ５１１を駆動する構成である。ケース５１２の下端は枠部３０に固定されており、これによりレンズユニット５１０とモジュール１００が一体化したモジュール５００が製造される。モジュール１００の枠部３０は樹脂で形成されているため、通常、樹脂製のケース５１２との親和性が高く、固定力が高い。
駆動モーター５１３を駆動するための駆動ドライバ（不図示）は、例えば、基板１０上に実装される。駆動ドライバを基板１０上に実装する場合、その駆動ドライバの回路部品は枠部３０内に埋設してもよい。この場合、枠部３０内のモールド配線を用いて駆動モーター５１３と駆動ドライバとを接続してもよい。
（Ｆ）第６の実施形態：
図１４は、本実施形態に係るモジュール５００を搭載した撮像装置６００の一例の概略構成を示すブロック図である。撮像装置６００は、デジタルスチルカメラ、デジタルビデオカメラ、カメラ付き携帯電話等である。
撮像装置６００は、モジュール５００、カメラ信号処理部６１０と、画像処理部６２０、表示部６３０、リーダ／ライタ６４０、演算処理部６５０、操作入力部６６０、及びレンズ駆動制御部６７０を備えている。
モジュール５００は、撮像機能を担う構成要素であり、撮像レンズとしてのレンズ５１１を含む光学系５３０、ＣＣＤ（Charge Coupled Devices）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）等の撮像素子５４０とを有している。撮像素子５４０は、光学系５３０が形成する光学像を電気信号に変換し、光学像に応じた撮像信号（画像信号）を出力する。
カメラ信号処理部６１０は、撮像素子５４０が出力する画像信号に対してアナログ／デジタル変換、ノイズ除去、画質補正、輝度・色差信号への変換等の各種の信号処理を行う。
画像処理部６２０は、画像信号の記録再生処理を行うものであり、所定の画像データフォーマットに基づく画像信号の圧縮符号化・伸張復号化処理や解像度等のデータ仕様の変換処理等を行う。
表示部６３０は、操作入力部６６０に対する操作入力に応じた表示や撮影した画像等の各種のデータを表示する機能を有している。
リーダ／ライタ６４０は、メモリーカード等の外部記憶媒体に対するデータ書き込み及び外部記憶媒体からのデータ読み出しを行うものであり、例えば、画像処理部６２０が符号化した画像データを外部記憶媒体へ書き込んだり、外部記憶媒体が記憶する画像データを読み出して画像処理部６２０へ出力したりする。
演算処理部６５０は、撮像装置６００の各回路ブロックを制御する制御部として機能する構成要素であり、操作入力部６６０からの操作入力信号等に基づいて各回路ブロックを制御する。演算処理部６５０からの制御信号に基づいて、モジュール５００の駆動ドライバはレンズ丸を駆動する駆動モーター等を制御する。
操作入力部６６０は、ユーザが所要の操作を行うためのスイッチやタッチパネル等からなり、例えば、シャッタ操作を行うためのシャッタレリーズ操作要素や、動作モードを選択するための選択操作要素等によって構成され、ユーザが行った操作入力に応じた操作入力信号を演算処理部６５０に出力する。
なお、本技術は上述した各実施形態に限られず、上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
そして、本技術は、以下のような構成を取ることができる。
（１）
基板と、
チップサイズパッケージングで作成された半導体素子の第１の面を板状透光部材に沿って配設固定し、前記半導体素子の第２の面を前記基板に対向させて固定した半導体部品と、
前記半導体部品を囲繞するように前記基板上に形成された樹脂製の枠部と、
前記半導体部品と前記基板との間を充填する樹脂製の介装材と、
を備え、
前記介装材を前記枠部に連結固定して一体化させたモジュール。
（２）
前記基板は、コアレス基板である
前記（１）に記載のモジュール。
（３）
前記半導体素子の第１の面に形成された回路と前記基板に形成された回路とは、前記半導体素子の第１の面と第２の面の間を貫通するビアを介して接続されている
前記（１）又は前記（２）に記載のモジュール。
（４）
前記枠部と前記半導体素子との間に樹脂が充填されている
前記（１）〜前記（３）の何れか１つに記載のモジュール。
（５）
前記枠部と前記板状透光部材との間に樹脂が充填されている
前記（１）〜前記（４）の何れか１つに記載のモジュール。
（６）
前記枠部と前記半導体部品との間に樹脂が充填されている
前記（１）〜前記（５）の何れか１つに記載のモジュール。
（７）
前記半導体部品と前記枠部の間、及び前記半導体部品と前記基板の間に充填される樹脂は、複数の樹脂層で構成されており、各樹脂層は前記半導体部品の構成要素に対応する位置に形成されている
前記（４）〜前記（６）の何れか１つに記載のモジュール。
（８）
前記枠部、前記板状透光部材、及び、前記枠部と前記板状透光部材との間に充填固化された樹脂は面一である
前記（１）〜前記（７）の何れか１つに記載のモジュール。
（９）
前記半導体部品の側面に対面して配設される樹脂は非透光性である
前記（１）〜前記（８）の何れか１つに記載のモジュール。
（１０）
前記枠部の中は、前記基板に実装される素子が埋設されている
前記（１）〜前記（９）の何れか１つに記載のモジュール。
（１１）
前記半導体素子はバンプを介して前記基板と接続されており、
前記介装材は、前記半導体素子と前記基板の間で前記バンプによる接続の隙間を充填している
前記（１）〜前記（１０）の何れか１つに記載のモジュール。
（１２）
チップサイズパッケージングで作成された半導体素子の第１の面を板状透光部材に沿って配設固定した半導体部品を、前記半導体素子の第２の面を前記基板に対向させて固定する工程と、
前記半導体部品を囲繞するように前記基板上に樹脂製の枠部を形成する工程と、
前記半導体部品と前記基板との間に樹脂を充填固化して介装材を形成し、当該介装材を前記枠部に連結固定して一体化させる工程と、
を含むモジュールの製造方法。
（１３）
基板と、
チップサイズパッケージングで作成された半導体素子の第１の面を板状透光部材に沿って配設固定し、前記半導体素子の第２の面を前記基板に対向させて固定した半導体部品と、
前記半導体部品を囲繞するように前記基板上に形成された樹脂製の枠部と、
前記半導体部品と前記基板との間を充填する樹脂製の介装材と、
を有し、
前記介装材を前記枠部に連結固定して一体化させたモジュールを備える電子機器。
１０…基板、２０…半導体部品、２０Ｖ…ビア、２１…半導体素子、２１Ｂ…裏面、２１Ｃ…接続端子、２１Ｆ…表面、２１Ｓ…センサ素子、２２…ガラス、３０…枠部、４０…介装材、５０…介装材、５１…樹脂、５２…樹脂、５３…樹脂、６０…光学機能フィルタ、７０…回路部品、８０…側面端子、１００…モジュール、５００…モジュール、５１０…レンズユニット、５１１…レンズ、５１２…ケース、５１３…駆動モーター、５３０…光学系、５４０…撮像素子、６００…撮像装置、６１０…カメラ信号処理部、６２０…画像処理部、６３０…表示部、６４０…リーダ／ライタ、６５０…演算処理部、６６０…操作入力部、６７０…レンズ駆動制御部、Ｒ…一定範囲、ＣＬ…切断ライン

Claims (13)

  1. 基板と、
    チップサイズパッケージングで作成された半導体素子の第１の面を板状透光部材に沿って配設固定し、前記半導体素子の第２の面を前記基板に対向させて固定した半導体部品と、
    前記半導体部品を囲繞するように前記基板上に形成された樹脂製の枠部と、
    前記半導体部品と前記基板との間を充填する樹脂製の介装材と、
    を備え、
    前記介装材を前記枠部に連結固定して一体化させたモジュール。
  2. 前記基板は、コアレス基板である
    請求項１に記載のモジュール。
  3. 前記半導体素子の第１の面に形成された回路と前記基板に形成された回路とは、前記半導体素子の第１の面と第２の面の間を貫通するビアを介して接続されている
    請求項１に記載のモジュール。
  4. 前記枠部と前記半導体素子との間に樹脂が充填されている
    請求項１に記載のモジュール。
  5. 前記枠部と前記板状透光部材との間に樹脂が充填されている
    請求項１に記載のモジュール。
  6. 前記枠部と前記半導体部品との間に樹脂が充填されている
    請求項１に記載のモジュール。
  7. 前記半導体部品と前記枠部の間、及び前記半導体部品と前記基板の間に充填される樹脂は、複数の樹脂層で構成されており、各樹脂層は前記半導体部品の構成要素に対応する位置に形成されている
    請求項４に記載のモジュール。
  8. 前記枠部、前記板状透光部材、及び、前記枠部と前記板状透光部材との間に充填固化された樹脂は面一である
    請求項１に記載のモジュール。
  9. 前記半導体部品の側面に対面して配設される樹脂は非透光性である
    請求項１に記載のモジュール。
  10. 前記枠部の中は、前記基板に実装される素子が埋設されている
    請求項１に記載のモジュール。
  11. 前記半導体素子はバンプを介して前記基板と接続されており、
    前記介装材は、前記半導体素子と前記基板の間で前記バンプによる接続の隙間を充填している
    請求項１に記載のモジュール。
  12. チップサイズパッケージングで作成された半導体素子の第１の面を板状透光部材に沿って配設固定した半導体部品を、前記半導体素子の第２の面を前記基板に対向させて固定する工程と、
    前記半導体部品を囲繞するように前記基板上に樹脂製の枠部を形成する工程と、
    前記半導体部品と前記基板との間に樹脂を充填固化して介装材を形成し、当該介装材を前記枠部に連結固定して一体化させる工程と、
    を含むモジュールの製造方法。
  13. 基板と、
    チップサイズパッケージングで作成された半導体素子の第１の面を板状透光部材に沿って配設固定し、前記半導体素子の第２の面を前記基板に対向させて固定した半導体部品と、
    前記半導体部品を囲繞するように前記基板上に形成された樹脂製の枠部と、
    前記半導体部品と前記基板との間を充填する樹脂製の介装材と、
    を有し、
    前記介装材を前記枠部に連結固定して一体化させたモジュールを備える電子機器。
JP2015060784A 2015-03-24 2015-03-24 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 Pending JP2018085353A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015060784A JP2018085353A (ja) 2015-03-24 2015-03-24 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US15/558,916 US11177300B2 (en) 2015-03-24 2016-03-02 Solid-state image pickup apparatus, method of manufacturing solid-state image pickup apparatus, and electronic apparatus
PCT/JP2016/056510 WO2016152431A1 (ja) 2015-03-24 2016-03-02 固体撮像装置、固体撮像装置の製造方法、及び、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060784A JP2018085353A (ja) 2015-03-24 2015-03-24 固体撮像装置、固体撮像装置の製造方法、及び、電子機器

Publications (1)

Publication Number Publication Date
JP2018085353A true JP2018085353A (ja) 2018-05-31

Family

ID=56978006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015060784A Pending JP2018085353A (ja) 2015-03-24 2015-03-24 固体撮像装置、固体撮像装置の製造方法、及び、電子機器

Country Status (3)

Country Link
US (1) US11177300B2 (ja)
JP (1) JP2018085353A (ja)
WO (1) WO2016152431A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020084973A1 (ja) * 2018-10-24 2020-04-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2024122177A1 (ja) * 2022-12-05 2024-06-13 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、および、半導体パッケージの製造方法
US12028597B2 (en) 2020-01-27 2024-07-02 Olympus Corporation Image pickup apparatus and endoscope

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6976751B2 (ja) * 2017-07-06 2021-12-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法、並びに、電子機器
CN109461748B (zh) * 2018-11-05 2021-12-24 中芯集成电路（宁波）有限公司 一种光学元件的封装结构及封装方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3957271B2 (ja) 2002-01-22 2007-08-15 オリンパス株式会社 カプセル型医療装置
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6995462B2 (en) 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
JP2007142058A (ja) 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法
JP4714598B2 (ja) * 2006-02-22 2011-06-29 富士通株式会社 半導体装置及びその製造方法
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
JP5218058B2 (ja) 2006-09-15 2013-06-26 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2008130738A (ja) 2006-11-20 2008-06-05 Fujifilm Corp 固体撮像素子
JP2008235686A (ja) * 2007-03-22 2008-10-02 Matsushita Electric Ind Co Ltd 光学デバイス、カメラモジュール、携帯電話、デジタルスチルカメラ、および医療用内視鏡スコープ
JP4873375B2 (ja) 2007-08-07 2012-02-08 コニカミノルタオプト株式会社 撮像装置及び携帯端末
JP5284235B2 (ja) * 2008-09-29 2013-09-11 日本特殊陶業株式会社 半導体パッケージ
JP2010147200A (ja) * 2008-12-18 2010-07-01 Panasonic Corp 固体撮像装置及びその製造方法
JP2010206158A (ja) 2009-02-04 2010-09-16 Panasonic Corp デバイス
JP5162607B2 (ja) 2010-02-10 2013-03-13 株式会社ＡＡＣ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｊａｐａｎ Ｒ＆Ｄ Ｃｅｎｔｅｒ カメラモジュールの組み立て方法
JP2011187482A (ja) 2010-03-04 2011-09-22 Sharp Corp 固体撮像装置、光学装置用モジュール、及び固体撮像装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020084973A1 (ja) * 2018-10-24 2020-04-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US12040338B2 (en) 2018-10-24 2024-07-16 Sony Semiconductor Solutions Corporation Imaging apparatus
US12028597B2 (en) 2020-01-27 2024-07-02 Olympus Corporation Image pickup apparatus and endoscope
WO2024122177A1 (ja) * 2022-12-05 2024-06-13 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、および、半導体パッケージの製造方法

Also Published As

Publication number Publication date
US20180083056A1 (en) 2018-03-22
WO2016152431A1 (ja) 2016-09-29
US11177300B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
WO2016152431A1 (ja) 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP6380396B2 (ja) 撮像装置、製造方法、電子機器
US9088705B1 (en) Camera module package with stiffener-mounted image sensor die
JP4304163B2 (ja) 撮像モジュールおよびその製造方法
WO2017077792A1 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
JP5491628B2 (ja) 配線基板および撮像装置ならびに撮像装置モジュール
JP5982380B2 (ja) 撮像素子モジュール及びその製造方法
JP5709435B2 (ja) 撮像モジュール及びカメラ
WO2017135062A1 (ja) 半導体装置および製造方法、撮像装置、並びに電子機器
JP5324667B2 (ja) 撮像装置
JP5721370B2 (ja) 光センサの製造方法、光センサ及びカメラ
JP2020509580A (ja) 撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用
CN1956505A (zh) 图像传感器模块与使用该图像传感器模块的照相机组件以及制造照相机组件的方法
WO2016203923A1 (ja) モジュール、モジュールの製造方法、及び、電子機器
JP6939561B2 (ja) 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法
JP2015115522A (ja) 固体撮像装置および製造方法、並びに電子機器
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
WO2017134972A1 (ja) 撮像素子パッケージ及び撮像装置
US9865641B2 (en) Solid-state imaging device, manufacturing method therefor, and imaging apparatus
KR20200063107A (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
CN114730785A (zh) 成像设备及其制造方法
JP4923967B2 (ja) 固体撮像装置及び電子機器
JP2008166521A (ja) 固体撮像装置
JP5152695B2 (ja) 撮像装置の製造方法
JP4578168B2 (ja) 固体撮像装置の製造方法