JP2007142058A - 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法 - Google Patents

半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法 Download PDF

Info

Publication number
JP2007142058A
JP2007142058A JP2005332247A JP2005332247A JP2007142058A JP 2007142058 A JP2007142058 A JP 2007142058A JP 2005332247 A JP2005332247 A JP 2005332247A JP 2005332247 A JP2005332247 A JP 2005332247A JP 2007142058 A JP2007142058 A JP 2007142058A
Authority
JP
Japan
Prior art keywords
semiconductor
region
imaging device
imaging
optical member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005332247A
Other languages
English (en)
Inventor
Masanori Nano
匡紀 南尾
Tomoko Komatsu
智子 駒津
Seiichi Itoi
清一 糸井
Toshiyuki Fukuda
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005332247A priority Critical patent/JP2007142058A/ja
Priority to US11/540,753 priority patent/US7834926B2/en
Priority to CNA2006101447925A priority patent/CN1967856A/zh
Publication of JP2007142058A publication Critical patent/JP2007142058A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Abstract

【課題】小型、薄型で、容易に作製でき、かつ光学的な雑音を確実に防止した半導体撮像素子およびその製造方法並びに半導体撮像装置およびその製造方法を提供する。
【解決手段】撮像領域１３と周辺回路領域１４とこの周辺回路領域１４内の複数の電極部１５とを含み、かつ撮像領域１３に複数のマイクロレンズ１６が設けられた半導体素子１１と、少なくとも撮像領域１４を覆う形状を有し、マイクロレンズ１６上に透明接着部材２０で接着された光学部材１８とを備え、光学部材１８の側面領域には、この側面領域から反射光又は散乱光が撮像領域へ照射されるのを防止する遮光膜１９が形成されている構成からなる。
【選択図】図１

Description

本発明は、撮像領域に光学部材を直接貼り付けた半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法に関し、特に光学部材の側面から入射する光を遮光する構成に関する。
近年、電子器機の小型化、薄型化、かつ軽量化とともに半導体装置の高密度実装化の要求が強くなっている。さらに、微細加工技術の進歩による半導体素子の高集積化とあいまって、チップサイズパッケージあるいはベアチップの半導体素子を直接実装する、いわゆるチップ実装技術が提案されている。このような動向は、半導体撮像装置においても同様であり、種々の構成が示されている。
例えば、パッケージ構成において、スルーホールを設けることによる製造工程が複雑となることを防止するために、スルーホール導通部を有せず、薄型化することができ、かつ一括して製造することができる半導体パッケージの製造方法が示されている（例えば、特許文献1参照）。
この方法は、一の面にデバイス領域を有するとともに、このデバイス領域に接続される接続パッドを有する半導体基板と、この半導体基板の一の面側に設けられた支持基板と、半導体基板の他の面側に設けられた外部電極と、一部が半導体基板の周囲に延出され、接続パッドと外部電極とを電気的に接続する接続手段とを具備する構成からなる。この構成により、一方の面に撮像領域を有するとともに、この撮像領域に接続される接続パッドを有する半導体基板の一方の面側に支持基板を設け、他の面側に柱状電極を設けているので、薄型化することができ、また接続パッドと柱状電極とを電気的に接続する接続手段の一部を半導体基板の周囲に延出させているのでスルーホール導通部を有しない構造とすることができる。また、複数の半導体基板に対して接続手段および柱状電極の形成を一括して行なうことができるので、生産性を向上することができるとしている。
さらに、透明樹脂で封止する構造でありながらも、フレアやスミア等の発生がなく、かつ耐湿性や機械的強度等の信頼性の高い固体撮像装置とその製造方法も示されている（例えば、特許文献２参照）。
この例の固体撮像装置は、リードフレーム上で配線された固体撮像素子全体を、透明樹脂で封止し、上記透明樹脂の外周面のうち、少なくとも有効画素領域に対応する面以外を、黒色樹脂で覆ったものからなる。また、その製造方法は、リードフレーム上で配線された固体撮像素子全体を、透明樹脂で樹脂封止する工程と、上記透明樹脂全体を黒色樹脂で覆う工程と、固体撮像素子の有効画素領域上方の上記黒色樹脂を除去する工程とからなる。
このような構成により、透明樹脂で封止された固体撮像素子の少なくとも有効画素領域に対応する面以外が黒色樹脂で覆われているので、受光面以外の光は上記黒色樹脂により遮断される。したがって、固体撮像装置の映像に悪影響を及ぼすフレアやスミア等が防止される。また、透明樹脂にて固体撮像素子を一体封止し、さらにこの透明樹脂を黒色樹脂で覆い、有効画素領域上方の黒色樹脂を除去して受光面を形成することにより、信頼性の高い樹脂封止型の固体撮像装置を容易に製造できるとしている。
特開２００４−１１１７９２号公報 特開平０５−１０２４４９号公報
上記第１の例の半導体撮像装置は、透明エポキシ樹脂からなる透明接着層を用いて、半導体基板の少なくとも撮像領域面とガラス基板等の光学部材とを接着している。しかしながら、このような構成においては、半導体撮像素子表面の接続用配線に入射光があたり、その反射光が透明接着層と光学部材に反射して撮像領域に入射する場合がある。このような現象が生じると、光学的雑音が生じて、半導体撮像装置の品質を著しく低下させる。
また、上記第２の例の半導体撮像装置では、リードフレーム上で配線された固体撮像素子全体を、透明樹脂で封止し、上記透明樹脂の外周面のうち、少なくとも有効画素領域に対応する面以外を、黒色樹脂で覆っているが、撮像面側は金属細線である金線部分まで含めて透明樹脂層が露出している。これは、黒色樹脂を全面に覆った後に、撮像面側を研磨することによる。しかし、この構造においては、透明樹脂面から入射した光が金線に当たって反射し、反射光は撮像領域に入射する。これにより、画像のフレアやスミアが生じる場合があり、確実にフレアやスミアを防止することができないという課題があった。
本発明は、小型、薄型で、容易に作製でき、かつ光学的な雑音を確実に防止した半導体撮像素子およびその製造方法並びに半導体撮像装置およびその製造方法を提供することを目的とする。
上記課題を解決するために本発明の第１の半導体撮像素子は、撮像領域と周辺回路領域とこの周辺回路領域内の複数の電極部とを備え、かつ撮像領域に複数のマイクロレンズが設けられた半導体素子と、少なくとも撮像領域を覆う形状を有し、マイクロレンズ上に透明接着部材で接着された光学部材とを備え、光学部材の側面領域には、この側面領域から反射光又は散乱光が撮像領域へ照射されるのを防止する遮光部としての遮光膜および遮光パターンの少なくともどちらかが形成されている構成からなる。
このような構成とすることにより、光学部材の側面領域には遮光膜および遮光パターンの少なくともどちらかが形成されているので、光学部材の側面領域から反射光や散乱光が撮像領域に入射することがない。この結果、フレアやスミア等の光学的雑音を確実に防止できる。また、撮像領域のマイクロレンズ上に、光学部材を透明接着部材で直接接着しているので、薄型、小型の半導体撮像素子を実現できる。なお、透明接着部材としては、例えば紫外線硬化または熱硬化あるいはこれらの両方の特性を有する材料を用いることができ、描画法や印刷法等により形成することができる。
また、本発明の第２の半導体撮像素子は、撮像領域と複数の電極部とを備え、かつ撮像領域に複数のマイクロレンズが設けられた半導体素子と、少なくとも前記撮像領域を覆う形状を有し、マイクロレンズに透明接着部材で接着された光学部材と、透明接着部材の露出領域および光学部材の側面領域の上でかつ、周辺回路領域の面上に、電極部を開口するように形成された遮光部材とを備えた構成からなる。この構成において、遮光部材は少なくとも可視光を遮光する樹脂からなるものを用いてもよい。
このような構成とすることにより、透明接着部材の露出領域および光学部材の側面領域を含み、周辺回路領域の面上に、電極部を除いて遮光部材が形成されているので、光学部材の側面領域から反射光や散乱光が撮像領域に入射することがない。この結果、フレアやスミア等の光学的雑音を確実に防止できる。また、撮像領域のマイクロレンズ上に、光学部材を透明接着部材で直接接着しているので、薄型、小型の半導体撮像素子を実現できる。なお、透明接着部材としては、例えば紫外線硬化または熱硬化あるいはこれらの両方の特性を有する材料を用いることができ、描画法や印刷法等により形成することができる。
また、上記構成において、光学部材の側面領域の形状を、受光面に対して傾斜させてもよい。あるいは、光学部材の側面領域を粗面化してもよい。このような構成とすることにより、光学部材の側面領域からの反射光や散乱光の撮像領域への入射をさらに確実に防止することができる。
また、上記構成において、光学部材の材質が、パイレックス(登録商標)ガラス、テレックスガラス、石英、アクリル樹脂またはエポキシ樹脂からなるものであってもよい。このような構成とすることにより、比較的硬質の材料を用いることができるので、撮像領域と平行度よく接着することができる。また、光の吸収が少ないので、外部光を効率よく撮像領域へ入射させることができる。
また、上記構成において、半導体素子の記電極部の面上にバンプが形成されていてもよい。このような構成とすることにより、実装基板にフェースダウン実装して、さらに小型、薄型の半導体撮像装置を実現することもできる。
また、本発明の第１の半導体撮像素子の製造方法は、撮像領域と周辺回路領域とこの周辺回路領域内に配置された複数の電極部とを備え、かつ撮像領域に複数のマイクロレンズが設けられた半導体素子がアレー状に配列された半導体ウエハを準備する工程と、少なくとも撮像領域を覆う形状の光学部材の側面に、遮光膜および遮光パターンの少なくともどちらかを形成する工程と、半導体ウエハ上のそれぞれの半導体素子の撮像領域上に透明接着部材を形成する工程と、光学部材を撮像領域に位置合せして、透明接着部材を用いて光学部材を半導体素子に接着する工程と、半導体ウエハを切断して、半導体素子を個片化する工程とを含む方法からなる。
このような方法とすることにより、光学部材の側面領域からの反射光や散乱光を撮像領域へ入射することを防止する構成の半導体撮像素子を歩留まりよく、かつ簡略な工程で製造することができる。なお、透明接着部材としては、例えば紫外線硬化または熱硬化あるいはこれらの両方の特性を有する材料を用いることができ、描画法や印刷法等により形成することができる。そして、光学部材は透明接着部材を用いて、光学部材の上面と撮像領域面の平行度を保持しながら、紫外線照射もしくは加熱あるいは両方法の併用により接着することができる。
なお、半導体ウエハ上のそれぞれの半導体撮像素子に光学部材を接着する場合には、電気的検査等を行い、良品と判断されたもののみとしてもよい。接着後に、さらに検査を行うこともできる。
また、本発明の第２の半導体撮像素子の製造方法は、撮像領域と複数の電極部とを備え、かつ撮像領域に複数のマイクロレンズが設けられた半導体素子がアレー状に配列された半導体ウエハを準備する工程と、少なくとも撮像領域を覆う形状の光学部材を形成する工程と、半導体ウエハのそれぞれの半導体素子の撮像領域上に透明接着部材を形成する工程と、光学部材を撮像領域に位置合せして、透明接着部材を用いて光学部材を半導体素子に接着する工程と、それぞれの半導体素子上の透明接着部材の露出領域および光学部材の側面領域の上でかつ、電極部を開口するように遮光部材を形成する工程と、半導体ウエハを切断して、半導体素子を個片化する工程とを含む方法からなる。
このような方法とすることにより、光学部材の側面領域からの反射光や散乱光を撮像領域へ入射することを防止する構成の半導体撮像素子を歩留まりよく、かつ簡略な工程で製造することができる。なお、透明接着部材としては、例えば紫外線硬化または熱硬化あるいはこれらの両方の特性を有する材料を用いることができ、描画法や印刷法等により形成することができる。そして、光学部材は透明接着部材を用いて、光学部材の上面と撮像領域面の平行度を保持しながら、紫外線照射もしくは加熱あるいは両方法の併用により接着することができる。また、遮光部材は、ペースト状の樹脂材料を描画等により形成することができる。さらに、紫外線照射もしくは加熱あるいは両方法の併用で遮光部材を硬化するようにしてもよい。
なお、半導体ウエハ上のそれぞれの半導体撮像素子に光学部材を接着する場合には、電気的検査等を行い、良品と判断されたもののみとしてもよい。接着後に、さらに検査を行うこともできる。
また、本発明の第３の半導体撮像素子の製造方法は、撮像領域と複数の電極部とを備え、かつ撮像領域に複数のマイクロレンズが設けられた半導体素子がアレー状に配列された半導体ウエハを準備する工程と、少なくとも撮像領域を覆う形状の光学部材の側面に、遮光膜または遮光パターンを形成する工程と、半導体ウエハのそれぞれの半導体素子の撮像領域上に透明接着部材を形成する工程と、光学部材を撮像領域に位置合せして、透明接着部材を用いて光学部材を半導体素子に接着する工程と、半導体ウエハを切断して半導体素子を個片化する工程と、それぞれの半導体素子の電極部にバンプを形成する工程とを含む方法からなる。
このような方法とすることにより、光学部材の側面領域からの反射光や散乱光を撮像領域へ入射することを防止する構成で、かつフェースダウン実装タイプの半導体撮像素子を歩留まりよく、かつ簡略な工程で製造することができる。なお、透明接着部材としては、例えば紫外線硬化または熱硬化あるいはこれらの両方の特性を有する材料を用いることができ、描画法や印刷法等により形成することができる。そして、光学部材は透明接着部材を用いて、光学部材の上面と撮像領域面の平行度を保持しながら、紫外線照射もしくは加熱あるいは両方法の併用により接着することができる。
なお、半導体ウエハ上のそれぞれの半導体撮像素子に光学部材を接着する場合には、電気的検査等を行い、良品と判断されたもののみとしてもよい。接着後に、さらに検査を行うこともできる。
また、本発明の第４の半導体撮像素子の製造方法は、撮像領域と複数の電極部とを備え、かつ撮像領域に複数のマイクロレンズが設けられた半導体素子がアレー状に配列された半導体ウエハを準備する工程と、少なくとも撮像領域を覆う形状の光学部材を形成する工程と、半導体ウエハのそれぞれの半導体素子の撮像領域上に透明接着部材を形成する工程と、光学部材を撮像領域に位置合せして、透明接着部材を用いて光学部材を半導体素子に接着する工程と、それぞれの半導体素子上の透明接着部材の露出領域および光学部材の側面領域を含み、周辺回路領域の面上に、電極部を開口するように遮光部材を形成する工程と、半導体ウエハを切断して半導体素子を個片化する工程と、それぞれの半導体素子の電極部にバンプを形成する工程とを含む方法からなる。
このような構成とすることにより、透明接着部材の露出領域および光学部材の側面領域を含み、周辺回路領域の面上に、電極部を除いて遮光部材を形成した構成の半導体撮像素子を簡略な工程で製造することができる。しかも、光学部材の側面領域から反射光や散乱光が撮像領域に入射することを防止できるので、フレアやスミア等の光学的な雑音を防止し、良好な特性を有する半導体撮像素子を製造することができる。また、撮像領域のマイクロレンズ上に、光学部材を透明接着部材で直接接着しているので、薄型、小型の半導体撮像素子を実現できる。なお、透明接着部材としては、例えば紫外線硬化または熱硬化あるいはこれらの両方の特性を有する材料を用いることができ、描画法や印刷法等により形成することができる。
なお、半導体ウエハ上のそれぞれの半導体撮像素子に光学部材を接着する場合には、電気的検査等を行い、良品と判断されたもののみとしてもよい。接着後に、さらに検査を行うこともできる。
また、本発明の第１の半導体撮像装置は、半導体撮像素子と、半導体撮像素子を固定する取付け部と金属細線接続部を有するパッケージと、パッケージの取付け部に半導体撮像素子を固着するための固着部材と、半導体撮像素子の電極部と金属細線接続部との間を接続する金属細線と、金属細線を埋設して保護するための埋設用樹脂とを備え、上記記載の半導体撮像素子を用いた構成からなる。この構成において、パッケージの内壁が粗面化されていてもよい。
このような構成とすることにより、フレアやスミア等の光学的雑音を防止することができ、良好な特性を有し、薄型、小型の半導体撮像装置を実現できる。
また、本発明の第２の半導体撮像装置は、半導体撮像素子と、半導体撮像素子の撮像領域より少なくとも広い開口部を有し、開口部の周囲に半導体撮像素子の電極部とフェースダウン実装方式により接続するための電極端子を有する実装基板と、半導体撮像素子の電極部の面上に設けたバンプにより電極端子と接続した半導体撮像素子と実装基板との間の実装領域とこの実装領域近傍の実装基板上に形成した封止樹脂とを備え、上記記載の半導体撮像素子を用いた構成からなる。
このような構成とすることで、フレアやスミア等の光学的な雑音を防止し、良好な特性を有する半導体撮像装置を実現できる。また、バンプを用いてフェースダウン実装方式により実装基板に実装しているので、さらに薄型、小型の半導体撮像装置を実現できる。
また、本発明の第３の半導体撮像装置は、半導体撮像素子と、半導体撮像素子の撮像領域より少なくとも広い開口部を有し、開口部の周囲に半導体撮像素子の電極部とフェースダウン実装方式により接続するための電極端子を有する実装基板と、半導体撮像素子の電極部の面上に設けたバンプにより電極端子と接続した半導体撮像素子と実装基板との間の実装領域とこの実装領域近傍の実装基板上に形成した封止樹脂とを備え、半導体撮像素子は撮像領域と周辺回路領域とこの周辺回路領域内の複数の電極部とを含み、かつ撮像領域に複数のマイクロレンズが設けられた半導体素子と、少なくとも撮像領域を覆う形状を有し、マイクロレンズ上に透明接着部材で接着された光学部材とを備え、封止樹脂は電極部、バンプおよび電極端子を覆い、かつ少なくとも可視光を遮光し、紫外線および熱により硬化する材料を用いた構成からなる。
このような構成とすることで、封止樹脂により光学部材の側面領域から反射光や散乱光が撮像領域へ入射してフレアやスミア等が生じることを防止でき、良好な特性を有する半導体撮像装置を実現できる。また、バンプを用いてフェースダウン実装方式により実装基板に実装しているので、さらに薄型、小型の半導体撮像装置を実現できる。なお、実装基板の開口部から紫外線を照射しながら、封止樹脂を注入することで封止樹脂の表面層を硬化させた後、熱硬化あるいは自然硬化させれば、半導体撮像素子を実装基板に強固に固定できる。
また、本発明の第１の半導体撮像装置の製造方法は、半導体撮像素子を作製する工程と、パッケージの半導体撮像素子を固定する取付け部に半導体撮像素子を固着部材により固着する工程と、半導体撮像素子の電極部とパッケージに設けられた金属細線接続部との間を金属細線により接続する工程と、金属細線を埋設して保護するための埋設用樹脂を形成する工程とを含み、半導体撮像素子を製造する工程が上記製造方法からなることを特徴とする。
このような方法により、フレアやスミア等を防止して、良好な特性を有する半導体撮像装置を簡略な工程で作製することができる。
また、本発明の第２の半導体撮像装置の製造方法は、半導体撮像素子を作製する工程と、半導体撮像素子の撮像領域より少なくとも広い開口部を有し、開口部の周囲に半導体撮像素子の電極部とフェースダウン実装方式により接続するための電極端子を有する実装基板の上記電極端子と半導体撮像素子の電極部とを、電極部の面上に設けたバンプにより接続する工程と、半導体撮像素子と実装基板との間の実装領域および実装領域近傍の実装基板上に封止樹脂を形成する工程とを含み、半導体撮像素子の製造工程が上記記載の方法からなることを特徴とする。
このような方法とすることにより、フレアやスミア等を防止して、良好な特性を有する半導体撮像装置を簡略な工程で作製することができる。また、フェースダウン実装することにより、さらに薄型、小型にすることもできる。
また、本発明の第３の半導体撮像装置の製造方法は、半導体撮像素子と、半導体撮像素子の撮像領域より少なくとも広い開口部を有し、開口部の周囲に半導体撮像素子の電極部とフェースダウン実装方式により接続するための電極端子を有する実装基板とを、半導体撮像素子の電極部の面上に設けたバンプにより電極端子と接続する工程と、半導体撮像素子と前記実装基板との間の実装領域および実装領域近傍の実装基板上に封止樹脂を形成する工程とを含み、半導体撮像素子は撮像領域と周辺回路領域とこの周辺回路領域内の複数の電極部とを含み、かつ撮像領域に複数のマイクロレンズが設けられた半導体素子と、少なくとも撮像領域を覆う形状を有し、マイクロレンズ上に透明接着部材で接着された光学部材とを備え、封止樹脂は電極部、バンプおよび電極端子を覆い、かつ少なくとも可視光を遮光し、紫外線および熱により硬化する材料を用いた方法からなる。
このような方法とすることにより、可視光を遮光する特性を有する封止樹脂の注入するだけの簡略な工程で、フレアやスミア等が生じることを防止でき、安価でありながら良好な特性を有する半導体撮像装置を作製することができる。また、バンプを用いてフェースダウン実装方式により実装基板に実装しているので、さらに薄型、小型の半導体撮像装置を実現できる。なお、実装基板の開口部から紫外線を照射しながら、封止樹脂を注入することで封止樹脂の表面層を硬化させた後、熱硬化あるいは自然硬化させれば、半導体撮像素子を実装基板に強固に固定できる。
本発明の半導体撮像素子およびこれを用いた半導体撮像装置は、光学部材側面から反射光や散乱光が撮像領域に入射することを簡単な構成により防止でき、光学的な雑音に対して良好な特性を有し、かつ薄型、小型化を実現できるという大きな効果を奏する。また、これらの製造工程も簡略であることから、より安価に作製することができるという効果も奏する。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、これらの図においては、それぞれの厚みや長さ等は図面の作成上から実際の形状とは異なる。また、半導体撮像素子上の電極の個数も実際とは異なり、図示しやすい数量としている。さらに、同じ要素については同じ符号を付しており、説明を省略する場合がある。また、断面図において、小さな構成要素などは見やすくするためにハッチングを施していない場合がある。
（第１の実施形態）
図１は、本発明の第１の実施の形態にかかる半導体撮像素子１０の構成を示す断面図である。本実施の形態の半導体撮像素子１０は、撮像領域１３と周辺回路領域１４と周辺回路領域１４内の複数の電極部１５とを含み、かつ撮像領域１３に複数のマイクロレンズ１６が設けられた半導体素子１１と、少なくとも撮像領域１３を覆う形状を有し、マイクロレンズ１６上に透明接着部材２０で接着された光学部材１８とを備えている。そして、この光学部材１８の側面領域には、側面領域から反射光又は散乱光が撮像領域１３へ照射されるのを防止する遮光部としての遮光膜１９が形成されている。
以下、さらに具体的な構成について説明する。半導体素子１１は、シリコン、ゲルマニウムあるいはIII−Ｖ族化合物等の半導体基板１２に、撮像領域１３とこの撮像領域１３の外周領域に周辺回路領域１４が形成されており、周辺回路領域１４の内部には電極部１５が設けられている。また、撮像領域１３の表面には、マイクロレンズ１６が形成されている。このマイクロレンズ１６は、透明なアクリル樹脂等により形成される。
マイクロレンズ１６の上面には、光学部材１８が透明接着部材２０により接着されている。光学部材１８の側面領域には、遮光性を有する金属や樹脂を用いた遮光膜１９が形成されている。この遮光膜１９は、例えば光学部材１８の両面にレジスト膜を形成した後、金属膜を蒸着等により形成し、その後レジスト膜を除去すれば、側面領域のみに遮光膜１９が形成された光学部材１８を作製することができる。
なお、光学部材１８としては、例えばテレックスガラス、パイレックスガラス、石英、アクリル系樹脂、ポリイミド系樹脂またはエポキシ系樹脂等の材料を用いてシート状に加工することにより作製することができる。また、透明接着部材２１としては、マイクロレンズ１６の材質より小さな屈折率のアクリル系樹脂、ポリイミド系樹脂あるいはエポキシ系樹脂等の紫外線硬化型または加熱硬化型の材料を用いることができる。
このような構成とすることにより、光学部材１８の側面領域が遮光性を有する遮光膜１９で覆われるので、この半導体撮像素子１０を実装基板に実装しても、金属細線等から反射光や散乱光が撮像領域１３に入射することを防ぐことができる。さらに、光学部材１８の主面から入射した光が光学部材１８の側面領域に照射されても、その反射光が撮像領域１３に再入射することを抑制できる。したがって、撮像領域１３内の画素への外乱光の入射を防止でき、画像信号のフレアやスミア等の発生を防ぐことができる。
さらに、光学部材１８が半導体素子１１の撮像領域１３に形成されたマイクロレンズ１６上に透明接着部材２０を介して直接接着される構成であるため、薄型、小型の半導体撮像素子１０が得られる。
以下、本実施の形態の半導体撮像素子１０の製造方法について説明する。
図２は、本実施の形態の半導体素子１１を半導体ウエハ２４上に形成した状態を示す図と、個辺の半導体素子１１の形状を示す図であり、図２（ａ）は半導体ウエハ２４上に半導体素子１１を形成した状態を示す平面図、（ｂ）は個辺の半導体素子１１の平面図、（ｃ）はＡ−Ａ線に沿った断面図である。
図２（ａ）に示すように、半導体ウエハ２４の主面には、最終的に個々の半導体撮像素子１０に分割するためのダイシングレーン（図示せず）を隔てて、一定の配列ピッチで半導体素子１１が形成されている。また、図２（ｂ）、（ｃ）に示すように、各半導体素子１１は、中央部の撮像領域１３と、その周囲に設けられた周辺回路領域１４と、周辺回路領域１４の内部に設けられた電極部１５と、撮像領域１３の上面に設けられたアレー状のマイクロレンズ１６からなる。撮像領域１３は、フォトダイオードからなる複数の画素で構成され、各画素上にマイクロレンズ１６が形成されている。また、電極部１５は、半導体撮像素子１０とした場合に外部機器に接続するためのものであり、金属細線やバンプにより接続される。
このように半導体素子１１が形成された半導体ウエハ２４を用いて、光学部材１８を接着し、最終的に半導体撮像素子１０とする工程について、図３を用いて説明する。図３は、半導体ウエハ２４上において、光学部材１８をそれぞれの半導体素子１１の撮像領域１３上に接着した後、個辺に加工するまでの工程を説明するための主要工程の断面図である。半導体素子１１の撮像領域１３上への光学部材１８の接着は半導体ウエハ２４の状態で行われ、画像検査や電気特性検査で良品と判別された半導体素子１１に接着する。
まず、図３（ａ）に示すように、光学部材１８を接着する前の半導体素子１１が主面に一定配列ピッチで形成された半導体ウエハ２４を準備する。なお、図３においては、１個の半導体素子１１を用いて接着する工程を示しているが、実際には複数の半導体素子１１が形成された半導体ウエハ上において、これらの作業を行う。この半導体ウエハ２４の厚みは１５０μｍ〜１０００μｍが好ましく、３００μｍ〜５００μｍ程度の厚みがより好ましい。また、同時に、図３（ｂ）に示すように、あらかじめ側面領域に、遮光性を有する金属や樹脂を用いて形成した遮光膜１９を有し、かつ少なくとも撮像領域１３を覆う形状の光学部材１８を準備する。この光学部材１８の厚みは１５０μｍ〜５００μｍが好ましく、２００μｍ〜４００μｍ程度の厚みがより好ましい。
つぎに、図３（ｃ）に示すように、各半導体素子１１の撮像領域１３のマイクロレンズ１６上と、その周辺の一部を覆うように紫外線硬化型の透明接着部材２０を塗布する。この透明接着部材２１は、例えば描画方式、印刷方式あるいはスタンピング方式等により塗布することができる。
つぎに、図３（ｄ）に示すように、透明接着部材２０が塗布された撮像領域１３上に光学部材１８を位置合せする。その後、光学部材１８の上面と、撮像領域１３面との平行度を維持しながら、光学部材１８の上面から加圧する。つぎに、透明接着部材２０が硬化する波長の紫外線を、矢印で示すように光学部材１８側から照射する。これにより、撮像領域１３と光学部材１８とが透明接着部材２０で接着される。この結果、半導体素子１１上に光学部材１８が接着された半導体撮像素子１０が得られる。
最後に、半導体ウエハ２４上の半導体撮像素子１０間をダイシングすれば、図１に示す半導体撮像素子１０を得ることができる。
このような方法によれば、側面領域に遮光膜１９が形成された光学部材１８を接着するだけで、光学的ノイズを防止できる半導体撮像素子１０を容易に製造することができる。また、半導体ウエハ２４の状態で加工ができるので、加工中に撮像領域１３上のマイクロレンズ１６を傷つけることがなく、かつ塵埃等による歩留まりの低下も抑制できる。なお、光学部材１８の表面を樹脂皮膜等で覆っておき、これらの加工を施し、さらに実装後に樹脂皮膜を剥がすようにしてもよい。このようにすれば、光学部材１８の表面を傷つけることがなく、かつ表面にごみ等が付着しても確実に除去することができる。
図４は、本実施の形態の半導体撮像素子１０に用いる光学部材の変形例を説明する図であり、図４（ａ）は第１の変形例の光学部材の断面図、図４（ｂ）は第２の変形例の光学部材の断面図、図４（ｃ）は第３の変形例の光学部材の断面図、図４（ｄ）は第４の変形例の光学部材の断面図である。
図４（ａ）の第１の変形例の光学部材は、光学部材２５の側面領域２５ａの形状を受光面に対して傾斜させ、かつこの傾斜した側面領域２５ａに遮光膜２６を形成した構成である。
また、図４（ｂ）の第２の変形例の光学部材は、側面領域２５ａの形状を受光面に対して傾斜した構成としたもので、図４（ａ）において遮光膜２６を設けない場合の構成である。このような側面領域を傾斜させた形状が遮光部としての遮光パターンである。
図４（ｃ）の第３の変形例の光学部材は、光学部材２７の側面領域２７ａを粗面化するとともに、この粗面化した側面領域２７ａにさらに遮光膜２８を形成した構成である。
また、図４（ｄ）の第４の変形例の光学部材は、側面領域２７ａを粗面化した構成としたもので、図４（ｃ）において遮光膜２８を設けない場合の構成である。このように側面領域を粗面化した形状が遮光パターンである。
このような構成とすれば、金属細線やバンプあるいはパッケージ等からの反射光や散乱光が光学部材の側面領域から撮像領域へ入射するのをより確実に防止できる。この結果、さらに良好な特性の半導体撮像素子を得ることができる。
図５は、本実施の形態にかかる半導体撮像素子１０を用いて構成した半導体撮像装置３０の構造を示す断面図である。本実施の形態の半導体撮像装置３０は、半導体撮像素子１０と、半導体撮像素子１０を固定する取付け部３２ａと金属細線接続部３３ａを有するパッケージ３１と、パッケージ３１の取付け部３２ａに半導体撮像素子１０を固着するための固着部材３４と、半導体撮像素子１０の電極部１５と金属細線接続部３３ａとの間を接続する金属細線３５と、金属細線３５を埋設して保護するための埋設用樹脂３６とを備えている。
パッケージ３１のパッケージ基板３２には、キャビティが形成されており、このキャビティ中に半導体撮像素子１０が固着部材３４により固着される。また、パッケージ基板３２には金属細線接続部３３ａと接続あるいは一体的に形成された端子ピン３３が設けられている。また、キャビティーの内面には、反射を防止するために梨地形状に加工されている。このキャビティの取付け部３２ａに、半導体撮像素子１０がエポキシ樹脂やポリイミド樹脂等からなる固着部材３４を用いて接着されている。そして、半導体撮像素子１０の主面の周辺回路領域１４に配置されている複数の電極部１５とパッケージ３１の金属細線接続部３３ａとの間が、金線、銅線またはアルミニウム線等の金属細線３５で接続されている。
さらに、半導体撮像素子１０を収納したパッケージ３１のキャビティー内に、金属細線３５が埋設される高さまでエポキシ樹脂やポリイミド樹脂からなる遮光性の埋設用樹脂３６を充填している。これにより、半導体撮像装置３０が得られる。
なお、本実施の形態では、リード付のパッケージ３１を用いて半導体撮像装置３０を形成したが、本発明はこれに限定されない。例えば、実装基板上に半導体撮像素子をダイボンドし、金属細線で接続した後、金属細線を埋設するように埋設用樹脂を充填してもよい。さらに、リードレスパッケージを用いてもよい。
このような構造とすることにより、光学部材１８の側面領域には遮光膜１９が形成されており、かつ金属細線３５を遮光性の埋設用樹脂３６で覆っていることから、金属細線３５からの反射光や散乱光が撮像領域１３に入射してフレアやスミア等が発生することを確実に防止できる。また、全体として薄型、かつ小型の半導体撮像装置３０を実現することもできる。
以下、図6を用いて、本実施の形態の半導体撮像装置３０の製造方法を説明する。図６は、本実施の形態の半導体撮像装置３０を製造するための主要工程の断面図である。
まず、図６（ａ）に示すように、撮像領域１３のマイクロレンズ１６が形成された面上に、光学部材１８が接着された構成の半導体撮像素子１０を準備する。なお、光学部材１８の側面領域には、遮光膜１９が形成されている。
つぎに、図６（ｂ）に示すように、キャビティーを有し、このキャビティーの底部に設けられた取付け部３２ａを有するパッケージ基板３２と、このパッケージ基板３２に設けられた端子ピン３３とからなるパッケージ３１を準備する。なお、パッケージ３１のパッケージ基板３２のキャビティの内面を粗面化しておくと、反射光が撮像領域１３等へ入射することを防止することも可能であり、望ましい。ただし、このような粗面化加工は必ずしも必要ではない。この時、パッケージ３１のキャビティーは、半導体撮像素子１０の厚みと同等以上の深さに設計する。
つぎに、図６（ｃ）に示すように、取付け部３２ａに固着部材３４を塗布する。この固着部材３４は、例えば多点塗出もしくは描画方式で塗布することができる。この後、半導体撮像素子１０を取付け部３２ａに配置し、半導体撮像素子１０の主面の平行度を保持しながら固着部材３４により接着する。さらに、半導体撮像素子１０の電極部１５と金属細線接続部３３ａとの間をワイヤーボンディングにより金属細線３５で接続する。これにより、半導体撮像素子１０とパッケージ３１の端子ピン３３との電気的接続が完了する。
つぎに、図６（ｄ）に示すように、パッケージ３１のキャビティー内に搭載された半導体撮像素子１０とキャビティーの側壁の間隙に、遮光性の埋設用樹脂３６を、例えばディスペンサー等を用いて金属細線３５が埋設される高さまで充填する。この後、パッケージ３１を加熱して埋設用樹脂３６を硬化すれば、本実施の形態の半導体撮像装置３０を得ることができる。
このような方法により作製された半導体撮像装置３０は、金属細線３５を覆う埋設用樹脂３６と光学部材１８の遮光膜１９とにより、金属細線３５等からの反射光や散乱光が撮像領域に入射することを確実に防止できる。この結果、フレアやスミア等の光学的雑音を防止し、良好な特性を有する半導体撮像装置３０を、簡略な工程により製造することができる。
なお、本実施の形態の半導体撮像装置３０は、図１に示した半導体素子１０に限定されるものではなく、図４に示した光学部材を用いた半導体素子であってもよい。また、埋設用樹脂としては、遮光性の材料に限定されることもなく、例えば透明な樹脂材料を用いてもよい。この場合には、光学部材の側面領域に形成されている遮光膜により防止できる。ただし、この構成では、光学部材を接着する透明接着部材の露出部は遮光されていないので、この露出部から光が散乱して撮像領域へ入射する可能性があるが、透明接着部材の厚みは非常に薄いので実質的には影響されない場合が多い。
（第２の実施形態）
図７は、本発明の第２の実施の形態にかかる半導体撮像素子４０の構成を示す断面図である。また、図８は、この半導体撮像素子４０の製造方法を示す主要工程の断面図である。さらに、図９は、この半導体撮像素子４０を用いて構成した半導体撮像装置４５の構成を示す断面図である。以下、これらの図を用いて本実施の形態の半導体撮像素子４０および半導体撮像装置４５と、これらの製造方法を説明する。
第１の実施の形態と同様に、複数の半導体素子１１が形成された半導体ウエハ上において、光学部材４１を接着し、さらにその後遮光部材４２を形成している。また、半導体素子１１については、第１の実施形態と同様であるので説明を省略する。
図７に示すように、本実施の形態では、半導体素子１１のマイクロレンズ１６上に光学部材４１を透明接着部材２０により接着している。ただし、本実施の形態では、光学部材４１の側面領域には遮光膜あるいは遮光パターン等は形成していない。なお、光学部材４１の材質および透明接着部材２０については、第１の実施の形態と動揺の材質を用いることができるので説明を省略する。
光学部材４１の側面領域と透明接着部材２０の露出領域には、遮光部材４２が塗布等により形成されている。この遮光部材４２は、少なくとも可視光を遮光する染料又は粒子を含む樹脂からなる。例えば、カーボン等の粒子あるいは黒色染料を含む液状のエポキシ系樹脂、アクリル系樹脂またはポリイミド系樹脂等を用いて、光学部材４１の側面領域に塗布した後に硬化させて形成している。
この遮光部材４２を形成後、第１の実施の形態と同様にダイシングして切断すると、個片の半導体撮像素子４０が得られる。
この構成とすることにより、光学部材４１の側面領域と透明接着部材２０の露出領域、および半導体素子１１の周辺回路領域１４の一部、もしくは電極部１５部を除く周辺回路領域１４を遮光部材４１で覆うことができる。これにより、光学部材４１の側面領域や透明接着部材２０の露出領域から反射光や散乱光が撮像領域１３に入射することを防止でき、フレアやスミア等の光学的のノイズを防止できる。
図８は、本実施の形態の半導体撮像素子４０を作製する主要工程の断面図である。なお、光学部材４１の接着および遮光部材４２の塗布等については、半導体ウエハ状態で行なうが、図８においては１個の半導体素子１１上で作製する構成で示している。また、本実施の形態の製造方法においても、画像検査や電気特性検査で良品と判別された半導体素子１１のみについて光学部材４１と遮光部材４２とを形成することができる。
まず、図８（ａ）に示すように、半導体素子１１の撮像領域１３のマイクロレンズ１６上に、透明接着部材２０を用いて光学部材を接着する。この光学部材４１の厚みは、第１の実施の形態の光学部材１８と同じにしてもよい。
つぎに、図８（ｂ）に示すように、遮光部材４２となる液状の樹脂、例えばエポキシ樹脂をディスペンサーから吐出させて、光学部材４１の側面領域、透明接着部材２０の露出領域および半導体素子１１の周辺回路領域１４の一部もしくは電極部１５部を除く周辺回路領域１４が遮光部材４２で覆われるように塗布する。なお、遮光部材４２は、光学部材４１の上面には滲み出さないように塗布することが望ましい。なお、光学部材４１の形状を周辺回路領域１４の一部まで覆う形状としておけば、光学部材４１の上面に一部が滲み出ても撮像領域１３に対応する面上まで遮光部材４２が塗布されるのを防止できるので、塗布工程を簡略にできる。
遮光部材４２となる液状の樹脂を塗布した後、加熱して硬化させれば遮光部材４２が形成される。なお、遮光部材４２として、紫外線により硬化する樹脂を含む材料を用いて、ディスペンサーにより塗布すると同時に紫外線を照射していけば、滲みを減らすことができる。この場合にも、塗布後加熱して硬化させればよい。これにより、半導体ウエハ上において半導体素子１１上に光学部材４１が接着され、かつその周囲に遮光部材４２が形成された半導体撮像素子４０が作製される。次に、半導体ウエハを所定のダイシングレーンに沿って切断すれば、個片の半導体撮像素子４０が得られる。
このような製造方法によれば、光学部材４１の側面領域に遮光部材４２を塗布形成するだけで、半導体撮像素子４０の画素に対する光学的ノイズを防止でき、良好な特性を有する半導体撮像素子４０が得られる。なお、第１の実施の形態で説明した傾斜面や粗面化した光学部材を用いてもよい。
図９は、本実施の形態の半導体撮像素子４０を用いて、半導体撮像装置４５とした構成を示す断面図である。この半導体撮像装置４５の構造および製造方法は、第１の実施の形態の図４において説明した構造および製造方法と同じであるので、説明を省略する。
このような構成からなる半導体撮像装置４５は、金属細線３５からの反射光や散乱光が撮像領域１３に入射することを防止でき、フレアやスミア等の光学的ノイズを防ぐことができる。なお、埋設用樹脂３６は遮光性の材料に限定されることはなく、例えば透明な樹脂材料を用いてもよい。光学部材４１の側面領域に形成されている遮光部材４２により反射光や散乱光が撮像領域１３に入射することを防止できる。
（第３の実施形態）
図１０は、本発明の第３の実施の形態にかかる半導体撮像素子５０の構成を示す断面図である。また、図１１は、この半導体撮像素子５０を用いた半導体撮像装置６０の構成を示す断面図である。
本実施の形態の半導体撮像素子５０は、第１の実施の形態の半導体撮像素子１０の電極部１５上にバンプ５１を設けた構成からなるバンプ付の半導体撮像素子である。
バンプ５１は、例えばワイヤリードを用いたスタッドバンプあるいは半田ボールからなるバンプを用いることができる。スタッドバンプ方式によるバンプ５１の形成は、金線または銅線等を用いて形成する。この形成方法については、公知の方法であるので説明を省略する。また、半田ボールによるボールバンプについても公知の技術を用いて電極部１５上に形成することができる。なお、バンプ５１の形成は、個片化した後に行うことが望ましいが、半導体ウエハ状態で形成してもよい。
このような構成の半導体撮像素子５０では、光学的ノイズの防止だけでなく、半導体撮像素子５０の電極部１５と実装基板との間がバンプ５１で接続されることで電気的ノイズも抑制できる。
つぎに、図１１を用いて半導体撮像装置６０の構成を説明する。この半導体撮像装置６０は、上記の半導体撮像素子５０と、半導体撮像素子５０の撮像領域１３より少なくとも広い開口部（図１２に示す）を有し、開口部の周囲に半導体撮像素子５０の電極部１５とフェースダウン実装方式により接続するための電極端子５３を有する実装基板５２と、半導体撮像素子５０の電極部１５の面上に設けたバンプ５１により電極端子５３と接続し、実装した半導体撮像素子５０と実装基板５２との間の実装領域と実装領域近傍の実装基板５２上に形成した封止樹脂５４とを備えている。
なお、実装基板５２は、ガラスエポキシ樹脂基板あるいはアラミド樹脂を用いた基板の少なくとも片面に配線パターンとそれに接続する電極端子５３が形成されている。
図１２は、この半導体撮像装置６０の製造方法を説明するための主要工程の断面図である。
最初に、図１２（ａ）に示すように、上記の半導体撮像素子５０の光学部材１８側を実装基板５２の開口部５６に位置合せする。
次に、図１２（ｂ）に示すように、半導体撮像素子５０を実装基板５２方向に押圧し、バンプ５１により電極部１５と電極端子５３とをフリップチップ方式で接続する。この場合に、半田バンプの場合には加熱溶融させて接続できる。また、金線を用いたスタッドバンプの場合には、超音波接合あるいは熱圧着あるいは導電性接着剤による接続等の方法を用いることができる。なお、図１２に示す方法の場合には、電極端子５３上に半田ペースト５７を印刷方式により塗布しており、半田による接続を行う場合について示している。
つぎに、図１２（ｃ）に示すように、半導体撮像素子５０の主面と実装基板５２の電極端子の形成された面の間の隙間、開口部５６の側壁部、透明接着部材２０の露出領域および光学部材１８の側面領域に、遮光性を有する液状の樹脂、例えばエポキシ樹脂からなる液状充填剤を注入して充填する。この液状充填剤が硬化すると封止樹脂５４となる。この場合に、光学部材１８側から紫外線を照射しながら、感光性の液状充填剤を実装基板５２の電極端子５３側から注入する。これにより、この液状充填剤がバンプ５１と半田ペースト５７により接続された実装領域に注入され、さらに光学部材１８側に流れ込むと紫外線照射されるので硬化する。したがって、液状充填剤が光学部材１８の上面側に滲み出ることを確実に防止できる。この後、自然硬化あるいは加熱して硬化させれば、液状充填剤の全体を硬化させて封止樹脂５４とすることができる。
なお、本実施の形態の半導体撮像素子５０は、光学部材１８の側面領域に遮光膜１９が形成されているので、必ずしも遮光性の液状充填剤を用いる必要はない。透明の液状充填剤であってもよい。この場合には、紫外線照射により全体を硬化させることができるので、加熱硬化は不要となる。
このような構成とすることにより、光学部材１８の側面領域から反射光や散乱光が撮像領域１３に入射してフレアやスミア等を発生することを防止でき、光学的ノイズを防ぐことができる。そして、半導体撮像素子５０と実装基板５２との接続をフェースダウン実装方式により行っているので、さらに薄型、小型の半導体撮像装置６０を実現できる。
図１３は、本実施の形態の変形例の半導体撮像素子６５の構成を示す断面図である。また、図１４は、この半導体撮像素子６５を用いた半導体撮像装置７０の構成を示す断面図である。
この変形例の半導体撮像素子６５は、第２の実施の形態の半導体撮像素子４０の電極部１５上にバンプ５８を設けた構成からなるバンプ付の半導体撮像素子である。バンプ５８については、半導体撮像素子５０と同様の方法で作製できるので説明を省略する。また、半導体ウエハ状態で形成後、切断して個片化する工程についても同様にできる。さらに、図１４に示す半導体撮像装置７０の構成およびその製造工程についても、半導体撮像装置６０と同様にできるので説明を省略する。
このような構成の半導体撮像素子６５およびこれを用いた半導体撮像装置７０は、光学的ノイズを防止でき、かつ半導体撮像素子６５の電極部１５と実装基板５２の電極端子５３とがバンプ５８により接続されるので、電気的ノイズも抑制できる。
なお、半導体撮像素子を構成する光学部材の側面領域を、図４で示した種々の形状としてもよい。このような形状とすることで、より確実に反射光や散乱光の影響を防ぐことができる。
なお、図１５に示したように本実施の形態の製造方法の場合には、さらに下記のような方法により作製することもできる。すなわち、半導体撮像素子と、半導体撮像素子の撮像領域より少なくとも広い開口部を有し、開口部の周囲に半導体撮像素子の電極部とフェースダウン実装方式により接続するための電極端子を有する実装基板とを、半導体撮像素子の電極部の面上に設けたバンプにより電極端子と接続する。
つぎに、半導体撮像素子と実装基板との間の実装領域および実装領域近傍の実装基板上に封止樹脂を形成する。
このとき、半導体撮像素子としては、撮像領域と周辺回路領域と周辺回路領域内の複数の電極部とを含み、かつ撮像領域に複数のマイクロレンズが設けられた半導体素子と、少なくとも撮像領域を覆う形状を有し、マイクロレンズ上に透明接着部材で接着された光学部材とを備えたものを使用する。
さらに、封止樹脂は電極部、バンプおよび電極端子を覆い、かつ少なくとも可視光を遮光し、紫外線および熱により硬化する材料を用いる。とくに紫外線硬化を用いた場合、光学部材の側面領域を覆う樹脂を光学部材の上面に漏れ出すことなく制御できることが可能である。
このような製造方法によれば、光学部材にあらかじめ遮光膜や遮光パターン等を形成しなくても、バンプ等からの反射光や散乱光が撮像領域へ入射することを防ぐことができる。
図１６は（ａ）一般的なＣＣＤセルサイズの微小化に伴う感度の劣化と（ｂ）従来構成の中空パッケージと本発明の半導体撮像装置の効果を示す表である。
一般にイメージセンサーは画素数の高密度化が求められ、一方ではＣＣＤセルサイズの微小化が進んでいる。しかしながらＣＣＤセルサイズの微小化が進むと光の３原色であるＧＲＢの感度が低下する。さらに人間の目で一番感じやすい波長５４０ｎｍ帯域のＧ（緑）の感度についてグラフ化したものを（ａ）一般的なＣＣＤセルサイズの微小化に伴う感度の劣化に示す。このＧ（緑）の感度について従来構成の中空パッケージと本発明の半導体撮像装置の効果を（ｂ）に示す。同一ＣＣＤセルサイズで比較した場合、Ｇ（緑）感度は約８％向上する。また他のＲ（赤）、Ｂ（青）についても感度は約４％向上する。
本発明の半導体撮像素子および半導体撮像装置は、光学部材の側面領域から反射光や散乱光が撮像領域に入射することを防ぐことができ、光学的ノイズを防止できる。さらに、薄型、小型化を実現できることから、デジタルカメラや携帯電話等の分野に有用である。
本発明の第１の実施の形態にかかる半導体撮像素子の構成を示す断面図である。 （ａ）は同実施の形態の半導体素子を半導体ウエハ上に形成した状態を示す平面図、（ｂ）は個辺の半導体素子の平面図、（ｃ）はＡ−Ａ線に沿った断面図である。 同実施の形態の製造方法において、半導体ウエハ上にて光学部材をそれぞれの半導体素子の撮像領域上に接着した後、個辺に加工するまでの工程を説明するための主要工程の断面図である。 （ａ）は同実施の形態の半導体撮像素子に用いる光学部材の第１の変形例の断面図、（ｂ）は第２の変形例の光学部材の断面図、（ｃ）は第３の変形例の光学部材の断面図、（ｄ）は第４の変形例の光学部材の断面図である。 同実施の形態にかかる半導体撮像素子を用いて構成した半導体撮像装置の構造を示す断面図である。 同実施の形態の半導体撮像装置を製造するための主要工程の断面図である。 本発明の第２の実施の形態にかかる半導体撮像素子の構成を示す断面図である。 同実施の形態の半導体撮像素子の製造方法を示す主要工程の断面図である。 同実施の形態において、この半導体撮像素子を用いて構成した半導体撮像装置の構成を示す断面図である。 本発明の第３の実施の形態にかかる半導体撮像素子の構成を示す断面図である。 同実施の形態において、この半導体撮像素子を用いた半導体撮像装置の構成を示す断面図である。 同実施の形態において、この半導体撮像装置の製造方法を説明するための主要工程の断面図である。 同実施の形態の変形例の半導体撮像素子の構成を示す断面図である。 同実施の形態において、この半導体撮像素子を用いた半導体撮像装置の構成を示す断面図である。 同実施の形態において、この半導体撮像素子を用いた半導体撮像装置の構成を示す断面図である。 一般的なＣＣＤセルサイズの微小化に伴う感度の劣化と従来構成の中空パッケージと本発明の半導体撮像装置の効果を示す表である。
符号の説明
１０，４０，５０，６５ 半導体撮像素子
１１ 半導体素子
１２ 半導体基板
１３ 撮像領域
１４ 周辺回路領域
１５ 電極部
１６ マイクロレンズ
１８，２５，２７，４１ 光学部材
１９，２６，２８ 遮光膜
２０ 透明接着部材
２４ 半導体ウエハ
２５ａ，２７ａ 側面領域
３０，４５，６０，７０ 半導体撮像装置
３１ パッケージ
３２ パッケージ基板
３２ａ 取付け部
３３ 端子ピン
３３ａ 金属細線接続部
３４ 固着部材
３５ 金属細線
３６ 埋設用樹脂
４２ 遮光部材
５１，５８ バンプ
５２ 実装基板
５３ 電極端子
５４ 封止樹脂
５６ 開口部
５７ 半田ペースト

Claims (19)

  1. 撮像領域と複数の電極部とを備え、かつ前記撮像領域に複数のマイクロレンズが設けられた半導体素子と、
    少なくとも前記撮像領域を覆う形状を有し、前記マイクロレンズ上に透明接着部材で接着された光学部材とを備え、
    前記光学部材の側面領域に、遮光部を備えたことを特徴とする半導体撮像素子。
  2. 遮光部が遮光膜または遮光パターンであることを特徴とする請求項１に記載の半導体撮像素子。
  3. 撮像領域と複数の電極部とを備え、かつ前記撮像領域に複数のマイクロレンズが設けられた半導体素子と、
    少なくとも前記撮像領域を覆う形状を有し、前記マイクロレンズ上に透明接着部材で接着された光学部材と、
    前記透明接着部材の露出領域および前記光学部材の側面領域の上でかつ、前記電極部を開口するように形成された遮光部材とを備えたことを特徴とする半導体撮像素子。
  4. 前記遮光部材は、少なくとも可視光を遮光する樹脂からなることを特徴とする請求項３に記載の半導体撮像素子。
  5. 前記光学部材の側面領域の形状を、受光面に対して傾斜させたことを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体撮像素子。
  6. 前記光学部材の側面領域を粗面化したことを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体撮像素子。
  7. 前記光学部材の材質が、パイレックスガラス、テレックスガラス、石英、アクリル樹脂またはエポキシ樹脂からなることを特徴とする請求項１から請求項６までのいずれか１項に記載の半導体撮像素子。
  8. 前記半導体素子の前記電極部の面上にバンプが形成されていることを特徴とする請求項１から請求項６までのいずれか１項に記載の半導体撮像素子。
  9. 撮像領域と複数の電極部とを備え、かつ前記撮像領域に複数のマイクロレンズが設けられた半導体素子がアレー状に配列された半導体ウエハを準備する工程と、
    少なくとも前記撮像領域を覆う形状の光学部材の側面に、遮光膜および遮光パターンの少なくともどちらかを形成する工程と、
    前記半導体ウエハ上のそれぞれの前記半導体素子の前記撮像領域上に透明接着部材を形成する工程と、
    前記光学部材を前記撮像領域に位置合せして、前記透明接着部材を用いて前記光学部材を前記半導体素子に接着する工程と、
    前記半導体ウエハを切断して、前記半導体素子を個片化する工程とを含むことを特徴とする半導体撮像素子の製造方法。
  10. 撮像領域と複数の電極部とを備え、かつ前記撮像領域に複数のマイクロレンズが設けられた半導体素子がアレー状に配列された半導体ウエハを準備する工程と、
    少なくとも前記撮像領域を覆う形状の光学部材を形成する工程と、
    前記半導体ウエハのそれぞれの前記半導体素子の前記撮像領域上に透明接着部材を形成する工程と、
    前記光学部材を前記撮像領域に位置合せして、前記透明接着部材を用いて前記光学部材を前記半導体素子に接着する工程と、
    それぞれの前記半導体素子上の前記透明接着部材の露出領域および前記光学部材の側面領域の上でかつ、前記電極部を開口するように遮光部材を形成する工程と、
    前記半導体ウエハを切断して、前記半導体素子を個片化する工程とを含むことを特徴とする半導体撮像素子の製造方法。
  11. 撮像領域と複数の電極部とを備え、かつ前記撮像領域に複数のマイクロレンズが設けられた半導体素子がアレー状に配列された半導体ウエハを準備する工程と、
    少なくとも前記撮像領域を覆う形状の光学部材の側面に、遮光膜または遮光パターンを形成する工程と、
    前記半導体ウエハのそれぞれの前記半導体素子の前記撮像領域上に透明接着部材を形成する工程と、
    前記光学部材を前記撮像領域に位置合せして、前記透明接着部材を用いて前記光学部材を前記半導体素子に接着する工程と、
    前記半導体ウエハを切断して、前記半導体素子を個片化する工程と、
    それぞれの前記半導体素子の前記電極部にバンプを形成する工程とを含むことを特徴とする半導体撮像素子の製造方法。
  12. 撮像領域と複数の電極部とを備え、かつ前記撮像領域に複数のマイクロレンズが設けられた半導体素子がアレー状に配列された半導体ウエハを準備する工程と、
    少なくとも前記撮像領域を覆う形状の光学部材を形成する工程と、
    前記半導体ウエハのそれぞれの前記半導体素子の前記撮像領域上に透明接着部材を形成する工程と、
    前記光学部材を前記撮像領域に位置合せして、前記透明接着部材を用いて前記光学部材を前記半導体素子に接着する工程と、
    それぞれの前記半導体素子上の前記透明接着部材の露出領域および前記光学部材の側面領域を含み、前記電極部を開口するように遮光部材を形成する工程と、
    前記半導体ウエハを切断して、前記半導体素子を個片化する工程と、
    それぞれの前記半導体素子の前記電極部にバンプを形成する工程とを含むことを特徴とする半導体撮像素子の製造方法。
  13. 半導体撮像素子と、
    前記半導体撮像素子を固定する取付け部と金属細線接続部を有するパッケージと、
    前記パッケージの前記取付け部に前記半導体撮像素子を固着するための固着部材と、
    前記半導体撮像素子の電極部と前記金属細線接続部との間を接続する金属細線と、
    前記金属細線を埋設して保護するための埋設用樹脂とを備え、
    前記半導体撮像素子が請求項１から請求項６までのいずれか１項に記載の半導体撮像素子からなることを特徴とする半導体撮像装置。
  14. 前記パッケージの内壁が粗面化された形状からなることを特徴とする請求項１３に記載の半導体撮像装置。
  15. 半導体撮像素子と、
    前記半導体撮像素子の撮像領域より少なくとも広い開口部を有し、前記開口部の周囲に前記半導体撮像素子の電極部とフェースダウン実装方式により接続するための電極端子を有する実装基板と、
    前記半導体撮像素子の前記電極部の面上に設けたバンプにより前記電極端子と接続した前記半導体撮像素子と前記実装基板との間の実装領域と前記実装領域近傍の前記実装基板上に形成した封止樹脂とを備え、
    前記半導体撮像素子が請求項６に記載の半導体撮像素子からなることを特徴とする半導体撮像装置。
  16. 半導体撮像素子と、
    前記半導体撮像素子の撮像領域より少なくとも広い開口部を有し、前記開口部の周囲に前記半導体撮像素子の電極部とフェースダウン実装方式により接続するための電極端子を有する実装基板と、
    前記半導体撮像素子の前記電極部の面上に設けたバンプにより前記電極端子と接続した前記半導体撮像素子と前記実装基板との間の実装領域と前記実装領域近傍の前記実装基板上に形成した封止樹脂とを備え、
    前記半導体撮像素子は、撮像領域と電極部とを備え、かつ前記撮像領域に複数のマイクロレンズが設けられた半導体素子と、少なくとも前記撮像領域を覆う形状を有し、前記マイクロレンズ上に透明接着部材で接着された光学部材とを備え、
    前記封止樹脂は、前記電極部、前記バンプおよび前記電極端子を覆い、かつ少なくとも可視光を遮光し、少なくとも紫外線または熱により硬化する材料を用いたことを特徴とする半導体撮像装置。
  17. 半導体撮像素子を作製する工程と、
    パッケージの前記半導体撮像素子を固定する取付け部に前記半導体撮像素子を固着部材により固着する工程と、
    前記半導体撮像素子の電極部と前記パッケージに設けられた金属細線接続部との間を金属細線により接続する工程と、
    前記金属細線を埋設して保護するための埋設用樹脂を形成する工程とを含み、
    前記半導体撮像素子を製造する工程が、請求項９または請求項１０に記載の製造方法からなることを特徴とする半導体撮像装置の製造方法。
  18. 半導体撮像素子を作製する工程と、
    前記半導体撮像素子の撮像領域より少なくとも広い開口部を有し、前記開口部の周囲に前記半導体撮像素子の電極部とフェースダウン実装方式により接続するための電極端子を有する実装基板の前記電極端子と前記半導体撮像素子の前記電極部とを、前記電極部の面上に設けたバンプにより接続する工程と、
    前記半導体撮像素子と前記実装基板との間の実装領域と前記実装領域近傍の前記実装基板上に封止樹脂を形成する工程とを含み、
    前記半導体撮像素子の製造工程が、請求項１１または請求項１２に記載の方法からなることを特徴とする半導体撮像装置の製造方法。
  19. 半導体撮像素子と、
    前記半導体撮像素子の撮像領域より少なくとも広い開口部を有し、前記開口部の周囲に前記半導体撮像素子の電極部とフェースダウン実装方式により接続するための電極端子を有する実装基板とを、前記半導体撮像素子の前記電極部の面上に設けたバンプにより前記電極端子と接続する工程と、
    前記半導体撮像素子と前記実装基板との間の実装領域および前記実装領域近傍の前記実装基板上に封止樹脂を形成する工程とを含み、
    前記半導体撮像素子は、撮像領域と複数の電極部とを含み、かつ前記撮像領域に複数のマイクロレンズが設けられた半導体素子と、少なくとも前記撮像領域を覆う形状を有し、前記マイクロレンズ上に透明接着部材で接着された光学部材とを備え、
    前記封止樹脂は、前記電極部、前記バンプおよび前記電極端子を覆い、かつ少なくとも可視光を遮光し、少なくとも紫外線または熱により硬化する材料を用いたことを特徴とする半導体撮像装置の製造方法。
JP2005332247A 2005-11-17 2005-11-17 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法 Pending JP2007142058A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005332247A JP2007142058A (ja) 2005-11-17 2005-11-17 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法
US11/540,753 US7834926B2 (en) 2005-11-17 2006-10-02 Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor
CNA2006101447925A CN1967856A (zh) 2005-11-17 2006-11-14 半导体摄像元件及半导体摄像装置以及它们的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005332247A JP2007142058A (ja) 2005-11-17 2005-11-17 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2007142058A true JP2007142058A (ja) 2007-06-07

Family

ID=38040381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005332247A Pending JP2007142058A (ja) 2005-11-17 2005-11-17 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法

Country Status (3)

Country Link
US (1) US7834926B2 (ja)
JP (1) JP2007142058A (ja)
CN (1) CN1967856A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP2010135442A (ja) * 2008-12-02 2010-06-17 Panasonic Corp 固体撮像装置及びその製造方法
JP2011066093A (ja) * 2009-09-15 2011-03-31 Olympus Corp 撮像ユニット
WO2011080952A1 (ja) * 2009-12-28 2011-07-07 三洋電機株式会社 素子搭載用基板、半導体モジュール、カメラモジュールおよび素子搭載用基板の製造方法
JP2011198852A (ja) * 2010-03-17 2011-10-06 Fujifilm Corp マイクロレンズ非搭載の光電変換膜積層型固体撮像素子及びその製造方法並びに撮像装置
US8233064B2 (en) 2007-12-03 2012-07-31 Sharp Kabushiki Kaisha Solid-state image pickup apparatus, method of manufacturing the same, and electronic device including the same
WO2016152431A1 (ja) * 2015-03-24 2016-09-29 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
WO2017163953A1 (ja) * 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器
CN109148492A (zh) * 2017-06-27 2019-01-04 台湾积体电路制造股份有限公司 光传感装置
KR20190002963A (ko) * 2017-06-30 2019-01-09 에스케이하이닉스 주식회사 커브드 이미지 센서

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4970845B2 (ja) * 2006-05-16 2012-07-11 ルネサスエレクトロニクス株式会社 固体撮像装置
JP2008092417A (ja) * 2006-10-04 2008-04-17 Matsushita Electric Ind Co Ltd 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
JP4344759B2 (ja) * 2007-06-15 2009-10-14 シャープ株式会社 固体撮像素子およびその製造方法、固体撮像装置、電子情報機器
US20100259655A1 (en) * 2007-11-01 2010-10-14 Konica Minolta Holdings, Inc. Imaging device
JP2009123848A (ja) * 2007-11-13 2009-06-04 Sharp Corp 固体撮像装置とその製造方法、および電子機器
JP2009239106A (ja) * 2008-03-27 2009-10-15 Sony Corp 半導体装置及び同半導体装置の製造方法
JP2009283902A (ja) * 2008-04-25 2009-12-03 Panasonic Corp 光学デバイスとこれを備えた電子機器
JP2009277950A (ja) * 2008-05-16 2009-11-26 Panasonic Corp 光学半導体装置
JP5185019B2 (ja) * 2008-08-25 2013-04-17 パナソニック株式会社 半導体装置及びそれを用いた電子機器
GB2465607A (en) * 2008-11-25 2010-05-26 St Microelectronics CMOS imager structures
WO2011078181A1 (ja) * 2009-12-22 2011-06-30 株式会社Ｇｓユアサ 誘電体バリア放電ランプ及びこれを用いた紫外線照射装置
US20110249176A1 (en) * 2010-04-13 2011-10-13 Chuan-Ching Hsueh Wafer level lens module and related method for forming the same
CN102347336A (zh) * 2010-07-28 2012-02-08 英属开曼群岛商恒景科技股份有限公司 影像传感器
JP5398759B2 (ja) * 2011-02-16 2014-01-29 富士フイルム株式会社 遮光膜及びその製造方法、並びに固体撮像素子
CN102412256A (zh) * 2011-10-28 2012-04-11 格科微电子（上海）有限公司 封装的图像传感器及形成方法、降低其眩光现象的方法
KR20140126598A (ko) * 2013-04-23 2014-10-31 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9543354B2 (en) 2013-07-30 2017-01-10 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules that have shielding to reduce light leakage or stray light, and fabrication methods for such modules
US9171697B2 (en) * 2014-01-13 2015-10-27 Futrfab, Inc Method and apparatus for an imaging system
KR102055840B1 (ko) 2014-02-20 2019-12-17 삼성전자 주식회사 이미지 센서 패키지
US10051199B2 (en) * 2015-07-22 2018-08-14 Dell Products, Lp Apparatus and method for precision immobilization of multiple cameras in a multi-camera system
CN105516563A (zh) * 2015-12-15 2016-04-20 三星半导体(中国)研究开发有限公司 晶圆级照相模块
JP2017168531A (ja) * 2016-03-14 2017-09-21 株式会社リコー 固体撮像装置及び固体撮像装置の製造方法
US20180090524A1 (en) * 2016-09-26 2018-03-29 China Water Level CSP Co., Ltd. Image sensor package and method of packaging the same
US10326919B2 (en) * 2016-10-19 2019-06-18 Olympus Corporation Method for manufacturing endoscope image pickup module, endoscope image pickup module and endoscope
US11069729B2 (en) 2018-05-01 2021-07-20 Canon Kabushiki Kaisha Photoelectric conversion device, and equipment
US11437292B2 (en) * 2019-10-11 2022-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN111129049B (zh) * 2019-11-29 2023-06-02 上海集成电路研发中心有限公司 一种图像传感器结构和形成方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423469A (ja) * 1990-05-18 1992-01-27 Toshiba Corp 固体撮像素子モジュール
JPH04309060A (ja) * 1991-04-05 1992-10-30 Fuji Xerox Co Ltd 密着型イメ−ジセンサ
JPH0677448A (ja) * 1992-08-25 1994-03-18 Sony Corp 固体撮像装置
JPH10321826A (ja) * 1997-05-15 1998-12-04 Matsushita Electron Corp 光学的ローパスフィルタ内蔵固体撮像装置及びその製造方法
JPH11220115A (ja) * 1998-01-30 1999-08-10 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
JPH11354766A (ja) * 1998-06-10 1999-12-24 Matsushita Electron Corp 固体撮像装置
JP2001177081A (ja) * 1999-12-15 2001-06-29 Toshiba Corp 半導体装置
JP2002009267A (ja) * 2000-06-26 2002-01-11 Ricoh Co Ltd 固体撮像装置、その製造方法、画像読取ユニット及び画像走査装置
JP2002076313A (ja) * 2000-08-28 2002-03-15 Canon Inc 固体撮像装置
JP2002261260A (ja) * 2001-02-28 2002-09-13 Nikon Corp 固体撮像装置
JP2003031782A (ja) * 2001-07-11 2003-01-31 Fuji Film Microdevices Co Ltd 固体撮像装置およびその製造方法
JP2004296453A (ja) * 2003-02-06 2004-10-21 Sharp Corp 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
JP2005026425A (ja) * 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102449A (ja) 1991-10-07 1993-04-23 Sony Corp 固体撮像装置およびその製造方法
US7414661B2 (en) * 2002-08-13 2008-08-19 Micron Technology, Inc. CMOS image sensor using gradient index chip scale lenses
JP4126389B2 (ja) 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
JP4710610B2 (ja) * 2003-08-22 2011-06-29 コニカミノルタオプト株式会社 固体撮像装置及び該固体撮像装置を備えた撮像装置
JP2005286888A (ja) * 2004-03-30 2005-10-13 Fuji Photo Film Co Ltd 固体撮像装置
JP4838501B2 (ja) * 2004-06-15 2011-12-14 富士通セミコンダクター株式会社 撮像装置及びその製造方法
JP4365743B2 (ja) * 2004-07-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 撮像装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423469A (ja) * 1990-05-18 1992-01-27 Toshiba Corp 固体撮像素子モジュール
JPH04309060A (ja) * 1991-04-05 1992-10-30 Fuji Xerox Co Ltd 密着型イメ−ジセンサ
JPH0677448A (ja) * 1992-08-25 1994-03-18 Sony Corp 固体撮像装置
JPH10321826A (ja) * 1997-05-15 1998-12-04 Matsushita Electron Corp 光学的ローパスフィルタ内蔵固体撮像装置及びその製造方法
JPH11220115A (ja) * 1998-01-30 1999-08-10 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
JPH11354766A (ja) * 1998-06-10 1999-12-24 Matsushita Electron Corp 固体撮像装置
JP2001177081A (ja) * 1999-12-15 2001-06-29 Toshiba Corp 半導体装置
JP2002009267A (ja) * 2000-06-26 2002-01-11 Ricoh Co Ltd 固体撮像装置、その製造方法、画像読取ユニット及び画像走査装置
JP2002076313A (ja) * 2000-08-28 2002-03-15 Canon Inc 固体撮像装置
JP2002261260A (ja) * 2001-02-28 2002-09-13 Nikon Corp 固体撮像装置
JP2003031782A (ja) * 2001-07-11 2003-01-31 Fuji Film Microdevices Co Ltd 固体撮像装置およびその製造方法
JP2004296453A (ja) * 2003-02-06 2004-10-21 Sharp Corp 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
JP2005026425A (ja) * 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
US8233064B2 (en) 2007-12-03 2012-07-31 Sharp Kabushiki Kaisha Solid-state image pickup apparatus, method of manufacturing the same, and electronic device including the same
JP2010135442A (ja) * 2008-12-02 2010-06-17 Panasonic Corp 固体撮像装置及びその製造方法
JP2011066093A (ja) * 2009-09-15 2011-03-31 Olympus Corp 撮像ユニット
WO2011080952A1 (ja) * 2009-12-28 2011-07-07 三洋電機株式会社 素子搭載用基板、半導体モジュール、カメラモジュールおよび素子搭載用基板の製造方法
JP2011198852A (ja) * 2010-03-17 2011-10-06 Fujifilm Corp マイクロレンズ非搭載の光電変換膜積層型固体撮像素子及びその製造方法並びに撮像装置
WO2016152431A1 (ja) * 2015-03-24 2016-09-29 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US11177300B2 (en) 2015-03-24 2021-11-16 Sony Corporation Solid-state image pickup apparatus, method of manufacturing solid-state image pickup apparatus, and electronic apparatus
WO2017163953A1 (ja) * 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器
US10680026B2 (en) 2016-03-25 2020-06-09 Sony Corporation Semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
US11923395B2 (en) 2016-03-25 2024-03-05 Sony Group Corporation Semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
CN109148492A (zh) * 2017-06-27 2019-01-04 台湾积体电路制造股份有限公司 光传感装置
CN109148492B (zh) * 2017-06-27 2022-11-25 台湾积体电路制造股份有限公司 光传感装置
KR20190002963A (ko) * 2017-06-30 2019-01-09 에스케이하이닉스 주식회사 커브드 이미지 센서
KR102468262B1 (ko) * 2017-06-30 2022-11-18 에스케이하이닉스 주식회사 커브드 이미지 센서

Also Published As

Publication number Publication date
US7834926B2 (en) 2010-11-16
CN1967856A (zh) 2007-05-23
US20070109439A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
JP2007142058A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法
TWI692860B (zh) 影像感測器半導體封裝及相關方法
US8012776B2 (en) Methods of manufacturing imaging device packages
JP4198072B2 (ja) 半導体装置、光学装置用モジュール及び半導体装置の製造方法
US8034652B2 (en) Solid state imaging device and manufacturing method thereof
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
JP5746919B2 (ja) 半導体パッケージ
KR100790996B1 (ko) 이미지 센서 패키지, 그 제조 방법 및 이를 포함하는이미지 센서 모듈
JP4486005B2 (ja) 半導体撮像装置およびその製造方法
JP4542768B2 (ja) 固体撮像装置及びその製造方法
US9455358B2 (en) Image pickup module and image pickup unit
US8709878B2 (en) Methods of packaging imager devices and optics modules, and resulting assemblies
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
JP2006332680A (ja) イメージセンサをパッケージングするための方法及びパッケージングされたイメージセンサ
JP2006100535A (ja) 半導体装置及びその製造方法
JP2007317719A (ja) 撮像装置及びその製造方法
US11670521B2 (en) Reliable semiconductor packages for sensor chips
US11881494B2 (en) Semiconductor package with dams
US11462580B2 (en) Image sensor packages and related methods
JP2010199410A (ja) 半導体装置およびその製造方法
WO2024053466A1 (ja) 半導体装置および電子機器
CN217405439U (zh) 芯片封装结构
WO2021111715A1 (ja) 撮像装置および撮像装置の製造方法
JP2010273087A (ja) 半導体装置及びその製造方法
JP2012090033A (ja) 撮像モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120410