JP2006100535A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006100535A JP2006100535A JP2004284198A JP2004284198A JP2006100535A JP 2006100535 A JP2006100535 A JP 2006100535A JP 2004284198 A JP2004284198 A JP 2004284198A JP 2004284198 A JP2004284198 A JP 2004284198A JP 2006100535 A JP2006100535 A JP 2006100535A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor wafer
- groove
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Dicing (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】チップ状の基板21と、基板21の一方の面上に形成された第1の樹脂28aと、基板21の他方の面上に形成され、最も外側には基板21とは反対方向に突出した複数の銅ポスト27を有する配線構造(22〜27)と、各銅ポスト27の先端面を露出させつつ、配線構造及び基板21を封止するように第1の樹脂28aに達するまで形成された第2の樹脂28bと、各銅ポスト27の先端面に形成された複数の半田端子29と、基板21を露出させないように、基板21の周囲に沿って第1及び第2の樹脂28a,28bが切断されて形成された側面部とを備えた半導体装置及びその製造方法である。各樹脂28a,28bにより完全に基板21を樹脂封止する。
【選択図】図1
Description
従って、第1の発明は以上のような手段を講じたことにより、第1及び第2の樹脂部により完全に基板を樹脂封止した構成により、ウェハレベルCSPにおいて、光による誤動作を防止でき、遮光されない実装形態にも、用途を拡張することができる。
(第1の実施形態)
図1は本発明の第1の実施形態に係る半導体装置の構成を模式的に示す断面図である。この半導体装置20は、最終的にICを個片化したときにIC全体が樹脂封止されている状態を示している。
第1及び第2の樹脂28a,28bは、一体となって封止樹脂部28を構成しており、ここでは互いに同一材料のエポキシ系樹脂が使用されている。
図5は本発明の第2の実施形態に係る半導体装置の構成を模式的に示す断面図であり、図1と同一部分には同一符号を付してその詳しい説明を省略し、ここでは異なる部分について主に述べる。以下の各実施形態も同様にして重複した説明を省略する。
図9は本発明の第3の実施形態に係る半導体装置の外観を模式的に示す斜視図である。
図11は本発明の第4の実施形態に係る半導体装置の外観を模式的に示す斜視図である。
Claims (9)
- チップ状の基板と、
前記基板の一方の面上に形成された第1の樹脂部と、
前記基板の他方の面上に形成され、最も外側には前記基板とは反対方向に突出した複数のポスト配線部を有する配線構造と、
前記各ポスト配線部の先端面を露出させつつ、前記配線構造及び前記基板を封止するように前記第1の樹脂部に達するまで形成された第2の樹脂部と、
前記各ポスト配線層の先端面に各々形成された複数の外部端子と、
前記基板を露出させないように、当該基板の周囲に沿って前記第1及び第2の樹脂部が切断されて形成された側面部と
を備えたことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の樹脂部の表面に形成されたレーザマークを備えたことを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記レーザマークに代えて、インクマークを備えたことを特徴とする半導体装置。 - 半導体ウェハを準備する工程と、
前記半導体ウェハをチップ状の複数の基板に分割するための第1の溝を、当該半導体ウェハの一方の面に形成する工程と、
前記第1の溝を樹脂で埋め込むと共に、前記半導体ウェハの一方の面を樹脂で覆う工程と、
前記半導体ウェハの他方の面上で各基板に対応する位置毎に、最も上側には前記基板とは反対方向に突出した複数のポスト配線部を有する配線構造を形成する工程と、
前記第1の溝に対向する第2の溝を、前記半導体ウェハの他方の面から当該第1の溝内の樹脂に達する深さまで形成する工程と、
前記第2の溝を樹脂で埋め込むと共に、前記半導体ウェハの他方の面を前記配線構造を含めて樹脂で覆う工程と、
前記配線構造を覆う樹脂を研磨し、前記各ポスト配線部の先端面を露出させる工程と、
露出した各ポスト配線層の先端面に複数の外部端子を個別に形成する工程と、
前記第1及び第2の溝に埋め込まれた樹脂を切断し、当該樹脂に封止された各基板を互いに分離する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 半導体ウェハを準備する工程と、
前記半導体ウェハをチップ状の複数の基板に分割するための第1の溝を、当該半導体ウェハの一方の面に形成する工程と、
前記第1の溝を樹脂で埋め込むと共に、前記半導体ウェハの一方の面を樹脂で覆う工程と、
前記半導体ウエハの一方の面を覆う樹脂を研磨し、平坦化する工程と、
前記半導体ウェハの他方の面上で各基板に対応する位置毎に、最も上側には前記基板とは反対方向に突出した複数のポスト配線部を有する配線構造を形成する工程と、
前記第1の溝に対向する第2の溝を、前記半導体ウェハの他方の面から当該第1の溝内の樹脂に達する深さまで形成する工程と、
前記第2の溝を樹脂で埋め込むと共に、前記半導体ウェハの他方の面を前記配線構造を含めて樹脂で覆う工程と、
前記配線構造を覆う樹脂を研磨し、前記各ポスト配線部の先端面を露出させる工程と、
露出した各ポスト配線層の先端面に複数の外部端子を個別に形成する工程と、
前記第1及び第2の溝に埋め込まれた樹脂を切断し、当該樹脂に封止された各基板を互いに分離する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - チップ状の複数の基板に分割される半導体ウェハを準備する工程と、
前記半導体ウェハの一方の面を樹脂で覆う工程と、
前記半導体ウェハの他方の面上で各基板に対応する位置毎に、最も上側には前記基板とは反対方向に突出した複数のポスト配線部を有する配線構造を形成する工程と、
前記半導体ウェハを複数の基板に分割するための溝を、当該半導体ウェハの他方の面から前記一方の面の樹脂に達する深さまで形成する工程と、
前記溝を樹脂で埋め込むと共に、前記半導体ウェハの他方の面を前記配線構造を含めて樹脂で覆う工程と、
前記配線構造を覆う樹脂を研磨し、前記各ポスト配線部の先端面を露出させる工程と、
露出した各ポスト配線層の先端面に複数の外部端子を個別に形成する工程と、
前記溝に埋め込まれた樹脂を切断し、当該樹脂に封止された各基板を互いに分離する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - チップ状の複数の基板に分割される半導体ウェハを準備する工程と、
前記半導体ウェハの一方の面を樹脂で覆う工程と、
前記半導体ウエハの一方の面を覆う樹脂を研磨し、平坦化する工程と、
前記半導体ウェハの他方の面上で各基板に対応する位置毎に、最も上側には前記基板とは反対方向に突出した複数のポスト配線部を有する配線構造を形成する工程と、
前記半導体ウェハを複数の基板に分割するための溝を、当該半導体ウェハの他方の面から前記一方の面の樹脂に達する深さまで形成する工程と、
前記溝を樹脂で埋め込むと共に、前記半導体ウェハの他方の面を前記配線構造を含めて樹脂で覆う工程と、
前記配線構造を覆う樹脂を研磨し、前記各ポスト配線部の先端面を露出させる工程と、
露出した各ポスト配線層の先端面に複数の外部端子を個別に形成する工程と、
前記溝に埋め込まれた樹脂を切断し、当該樹脂に封止された各基板を互いに分離する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 請求項4から請求項7のいずれか1項に記載の半導体装置の製造方法において、
前記複数の外部端子を個別に形成する工程後に実行され、前記各基板毎に前記半導体ウエハの一方の面を覆う樹脂の表面にレーザマークを形成する工程を備えたことを特徴とする半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記レーザマークに代えて、インクマークを形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004284198A JP4607531B2 (ja) | 2004-09-29 | 2004-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004284198A JP4607531B2 (ja) | 2004-09-29 | 2004-09-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006100535A true JP2006100535A (ja) | 2006-04-13 |
JP4607531B2 JP4607531B2 (ja) | 2011-01-05 |
Family
ID=36240056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004284198A Expired - Fee Related JP4607531B2 (ja) | 2004-09-29 | 2004-09-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4607531B2 (ja) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277639A (ja) * | 2007-05-02 | 2008-11-13 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2008288583A (ja) * | 2007-05-08 | 2008-11-27 | Mutual-Pak Technology Co Ltd | 集積回路素子パッケージ構造及びその製造方法 |
JP2009099838A (ja) * | 2007-10-18 | 2009-05-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009267331A (ja) * | 2008-03-31 | 2009-11-12 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2010517303A (ja) * | 2007-01-25 | 2010-05-20 | アナログ デバイシス, インコーポレイテッド | ウェハレベルcspパッケージコンセプト |
JP2011040480A (ja) * | 2009-08-07 | 2011-02-24 | Oki Semiconductor Co Ltd | 半導体装置およびその製造方法 |
US8063488B2 (en) | 2008-03-31 | 2011-11-22 | Oki Semiconductor Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN102348332A (zh) * | 2010-07-22 | 2012-02-08 | 安森美半导体贸易公司 | 电路装置及其制造方法 |
US8587124B2 (en) | 2007-09-21 | 2013-11-19 | Teramikros, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
US8810047B2 (en) | 2008-10-24 | 2014-08-19 | Ps4 Luxco S.A.R.L. | Semiconductor device and method of manufacturing the same |
KR20160144311A (ko) | 2015-06-08 | 2016-12-16 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
KR20170030035A (ko) | 2015-09-08 | 2017-03-16 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
DE102016221544A1 (de) | 2015-11-05 | 2017-05-11 | Disco Corporation | Waferbearbeitungsverfahren |
KR20170077029A (ko) | 2015-12-25 | 2017-07-05 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
KR20170114939A (ko) | 2016-04-06 | 2017-10-16 | 가부시기가이샤 디스코 | 패키지 웨이퍼의 제조 방법 |
KR20170115950A (ko) | 2016-04-08 | 2017-10-18 | 가부시기가이샤 디스코 | 패키지 웨이퍼의 제조 방법 및 디바이스 칩의 제조 방법 |
CN107464788A (zh) * | 2016-06-06 | 2017-12-12 | 万国半导体(开曼)股份有限公司 | 一种晶圆级芯片尺寸封装结构及其制备方法 |
JP2018093019A (ja) * | 2016-12-01 | 2018-06-14 | 株式会社ディスコ | ワークの加工方法 |
KR20200143481A (ko) * | 2018-05-28 | 2020-12-23 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
US11062969B2 (en) | 2016-06-29 | 2021-07-13 | Alpha And Omega Semiconductor (Cayman) Ltd. | Wafer level chip scale package structure and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335543A (ja) * | 1997-05-30 | 1998-12-18 | Mitsumi Electric Co Ltd | 樹脂封止型パッケージ |
JP2001168231A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2002100709A (ja) * | 2000-09-21 | 2002-04-05 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-09-29 JP JP2004284198A patent/JP4607531B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335543A (ja) * | 1997-05-30 | 1998-12-18 | Mitsumi Electric Co Ltd | 樹脂封止型パッケージ |
JP2001168231A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2002100709A (ja) * | 2000-09-21 | 2002-04-05 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010517303A (ja) * | 2007-01-25 | 2010-05-20 | アナログ デバイシス, インコーポレイテッド | ウェハレベルcspパッケージコンセプト |
JP2008277639A (ja) * | 2007-05-02 | 2008-11-13 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2008288583A (ja) * | 2007-05-08 | 2008-11-27 | Mutual-Pak Technology Co Ltd | 集積回路素子パッケージ構造及びその製造方法 |
US8871627B2 (en) | 2007-09-21 | 2014-10-28 | Tera Probe, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
US9070638B2 (en) | 2007-09-21 | 2015-06-30 | Tera Probe, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
US8587124B2 (en) | 2007-09-21 | 2013-11-19 | Teramikros, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
US9640478B2 (en) | 2007-09-21 | 2017-05-02 | Aoi Electronics Co., Ltd. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
US8110443B2 (en) | 2007-10-18 | 2012-02-07 | Renesas Electronics Corporation | Semiconductor device and method of fabricating semiconductor device |
JP2009099838A (ja) * | 2007-10-18 | 2009-05-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US8063488B2 (en) | 2008-03-31 | 2011-11-22 | Oki Semiconductor Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP4666028B2 (ja) * | 2008-03-31 | 2011-04-06 | カシオ計算機株式会社 | 半導体装置 |
KR101117505B1 (ko) | 2008-03-31 | 2012-03-07 | 가부시키가이샤 테라미크로스 | 반도체 장치 및 그 제조 방법 |
US8154133B2 (en) | 2008-03-31 | 2012-04-10 | Casio Computer Co., Ltd. | Semiconductor device having low dielectric constant film and manufacturing method thereof |
TWI402953B (zh) * | 2008-03-31 | 2013-07-21 | Teramikros Inc | 半導體裝置及其製造方法 |
JP2009267331A (ja) * | 2008-03-31 | 2009-11-12 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US8810047B2 (en) | 2008-10-24 | 2014-08-19 | Ps4 Luxco S.A.R.L. | Semiconductor device and method of manufacturing the same |
US8536694B2 (en) | 2009-08-07 | 2013-09-17 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
JP2011040480A (ja) * | 2009-08-07 | 2011-02-24 | Oki Semiconductor Co Ltd | 半導体装置およびその製造方法 |
CN102348332A (zh) * | 2010-07-22 | 2012-02-08 | 安森美半导体贸易公司 | 电路装置及其制造方法 |
KR101316289B1 (ko) * | 2010-07-22 | 2013-10-08 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | 회로 장치 및 그 제조 방법 |
US8624408B2 (en) | 2010-07-22 | 2014-01-07 | On Semiconductor Trading, Ltd. | Circuit device and method of manufacturing the same |
KR20160144311A (ko) | 2015-06-08 | 2016-12-16 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
US9852949B2 (en) | 2015-09-08 | 2017-12-26 | Disco Corporation | Wafer processing method |
KR20170030035A (ko) | 2015-09-08 | 2017-03-16 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
DE102016221544A1 (de) | 2015-11-05 | 2017-05-11 | Disco Corporation | Waferbearbeitungsverfahren |
US9953871B2 (en) | 2015-11-05 | 2018-04-24 | Disco Corporation | Wafer processing method |
DE102016221544B4 (de) | 2015-11-05 | 2024-05-08 | Disco Corporation | Waferbearbeitungsverfahren |
KR20170077029A (ko) | 2015-12-25 | 2017-07-05 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
US10262899B2 (en) | 2015-12-25 | 2019-04-16 | Disco Corporation | Method of processing wafer |
KR20170114939A (ko) | 2016-04-06 | 2017-10-16 | 가부시기가이샤 디스코 | 패키지 웨이퍼의 제조 방법 |
US10269639B2 (en) | 2016-04-06 | 2019-04-23 | Disco Corporation | Method of manufacturing packaged wafer |
KR20170115950A (ko) | 2016-04-08 | 2017-10-18 | 가부시기가이샤 디스코 | 패키지 웨이퍼의 제조 방법 및 디바이스 칩의 제조 방법 |
US9892986B2 (en) | 2016-04-08 | 2018-02-13 | Disco Corporation | Packaged wafer manufacturing method and device chip manufacturing method |
CN107464788A (zh) * | 2016-06-06 | 2017-12-12 | 万国半导体(开曼)股份有限公司 | 一种晶圆级芯片尺寸封装结构及其制备方法 |
US11062969B2 (en) | 2016-06-29 | 2021-07-13 | Alpha And Omega Semiconductor (Cayman) Ltd. | Wafer level chip scale package structure and manufacturing method thereof |
JP2018093019A (ja) * | 2016-12-01 | 2018-06-14 | 株式会社ディスコ | ワークの加工方法 |
KR20200143481A (ko) * | 2018-05-28 | 2020-12-23 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
KR102497370B1 (ko) | 2018-05-28 | 2023-02-07 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4607531B2 (ja) | 2011-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4607531B2 (ja) | 半導体装置の製造方法 | |
JP5095114B2 (ja) | 固体撮像装置の製造方法 | |
JP5095113B2 (ja) | 固体撮像装置の製造方法、及び固体撮像装置 | |
US7413925B2 (en) | Method for fabricating semiconductor package | |
JP4951989B2 (ja) | 半導体装置 | |
TWI501378B (zh) | 積層型半導體裝置及其製造方法 | |
US20180211936A1 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
KR100609334B1 (ko) | 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법 | |
CN109637985B (zh) | 一种芯片扇出的封装结构及其制造方法 | |
US20160079222A1 (en) | Semiconductor device having terminals formed on a chip package including a plurality of semiconductor chips and manufacturing method thereof | |
JP2010278040A (ja) | 半導体装置の製造方法および半導体装置 | |
US8101461B2 (en) | Stacked semiconductor device and method of manufacturing the same | |
JP2007317822A (ja) | 基板処理方法及び半導体装置の製造方法 | |
JP2001320013A (ja) | 半導体装置およびその製造方法 | |
US20110074037A1 (en) | Semiconductor device | |
JP2006261485A (ja) | 半導体装置およびその製造方法 | |
US11302675B2 (en) | Semiconductor device and method for manufacturing the same | |
US10685943B2 (en) | Semiconductor chip package with resilient conductive paste post and fabrication method thereof | |
CN112447620B (zh) | 半导体装置及其制造方法 | |
US8785297B2 (en) | Method for encapsulating electronic components on a wafer | |
JP2010010174A (ja) | 半導体装置の製造方法 | |
JP5547703B2 (ja) | 半導体装置の製造方法 | |
US10854576B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006222470A (ja) | 半導体装置および半導体装置の製造方法 | |
TW202133697A (zh) | 半導體裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313803 |
|
RD99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R313D99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |