DE102016221544A1 - Waferbearbeitungsverfahren - Google Patents

Waferbearbeitungsverfahren Download PDF

Info

Publication number
DE102016221544A1
DE102016221544A1 DE102016221544.2A DE102016221544A DE102016221544A1 DE 102016221544 A1 DE102016221544 A1 DE 102016221544A1 DE 102016221544 A DE102016221544 A DE 102016221544A DE 102016221544 A1 DE102016221544 A1 DE 102016221544A1
Authority
DE
Germany
Prior art keywords
wafer
grooves
front side
molding resin
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016221544.2A
Other languages
English (en)
Other versions
DE102016221544B4 (de
Inventor
Tsubasa Obata
Yohei Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102016221544A1 publication Critical patent/DE102016221544A1/de
Application granted granted Critical
Publication of DE102016221544B4 publication Critical patent/DE102016221544B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Ein Waferherstellungsverfahren schließt ein: einen Nutausbildungsschritt mit einem Aufbringen eines Laserstrahls mit einer Wellenlänge, die in einem Wafer absorbiert wird, von der Vorderseite des Wafers aus entlang von Trennlinien, um entlang der Trennliniennuten mit einer Tiefe auszubilden, die einer fertiggestellten Dicke von Bauelementchips entspricht; einen Formschritt, mit einem Auftragen eines Formharzes an der Vorderseite des Wafers und einem Einbetten des Formharzes in den Nuten; ein Stützelementanbringschritt mit einem Anbringen eines Schutzelements an einer Vorderseite des Formharzes, das an der Vorderseite des Wafers aufgetragen ist; einen Rückseitenschleifschritt mit einem Schleifen einer Rückseite des Wafers, um die Nuten zu exponieren und das Formharz zu der Rückseite des Wafers zu exponieren, das in den Nuten eingebettet ist; und einen Trennschritt mit einem Schneiden durch eine Schneidklinge mit einer Dicke, die geringer ist als die Breite der Nuten, eines mittigen Abschnitts in einer Breitenrichtung des Formharzes, das entlang der Nuten exponiert ist, entlang der Nuten, um dadurch den Wafer in einzelne Bauelementchips zu unterteilen, die jeweils einen Umfang aufweisen, der mit dem Formharz umgeben ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Waferbearbeitungsverfahren, durch das ein Wafer mit einer Vielzahl von Trennlinien, die auf dessen Vorderseite ausgebildet sind, und mit Bauelementen, die in einer Vielzahl von Bereichen ausgebildet sind, welche durch die Trennlinien unterteilt sind, entlang der Trennlinien in einzelne Bauelementchips aufgeteilt wird, und die einzelnen Bauelementchips mit einem Harz beschichtet werden.
  • BESCHREIBUNG DES IN BEZIEHUNG STEHENDEN STANDS DER TECHNIK
  • Bei einem Halbleiterbauelementherstellungsverfahren wird eine Vielzahl von Bereichen durch Trennlinien unterteilt, die in einem sich kreuzenden Muster auf einer Vorderseite eines im Wesentlichen kreisförmigen scheibenförmigen Halbleiterwafers angeordnet sind, und Bauelemente, wie zum Beispiel integrierte Schaltkreise (ICs) und Large Scale Integrations (LSIs) werden in den so unterteilten Bereichen ausgebildet. Der somit ausgebildete Halbleiterwafer wird entlang der Trennlinien geschnitten, wodurch die Bereiche, in denen die Bauelemente ausgebildet sind, voneinander getrennt werden, um einzelne Bauelementchips herzustellen. In den letzten Jahren wurden Packungstechnologien entwickelt, bei denen ein Wafer in einzelne Bauelementchips unterteilt wird und die einzelnen Bauelementchips mit einem Harz beschichtet werden. Als eine dieser Packtechnologien wird eine Packtechnologie mit dem Wafer Level Chip Size Package (WL-CSP) in dem japanischen offengelegten Patent Nr. 2006-100535 offenbart.
  • Bei der in dem offengelegten Patent Nr. 2006-100535 offengelegten Packungstechnik wird eine Rückseite eines Wafers mit einem Harz beschichtet, dann werden von der Vorderseite des Wafers aus das Harz erreichende Schnittnuten entlang von Trennlinien ausgebildet und ein Formharz wird auf der Vorderseite des Wafers aufgetragen, um jedes der Bauelementchips zu beschichten, und das Formharz wird in den Schnittnuten eingebettet. Danach wird das in den Schnittnuten eingebettete Formharz unter Verwendung einer Schneidklinge mit einer Dicke, die geringer ist als die Breite der Schnittnuten, geschnitten, um dadurch den Wafer in einzelne Wafer Level Chip Size Packages (WL-CSP) zu unterteilen.
  • Um die Verarbeitungskapazität von Halbleiterchips, wie zum Beispiel ICs und LSIs zu verbessern, wurde ein Halbleiterwafer in so einer Form umgesetzt, dass eine Funktionsschicht, einschließlich eines Isolatorfilms mit niedriger Permittivität (low-k-Film), der auf einer Vorderseite eines Substrats aus Silizium oder Ähnlichem gestapelt ist, ein Halbleiterbauelement ausbildet, wobei der low-k-Film aus einem anorganischen Film aus SiOF, BSG (SiOB) oder Ähnliches oder einem organischen Film, d. h. einem Polymerfilm aus Polyamid, Parylen oder Ähnlichem, zusammengesetzt ist. Als Waferbearbeitungsverfahren zum Herstellen von Wafer Level Chip Size Packages (WL-CSP) durch Verwendung dieser Art von Halbleiterwafer wurde eine Technologie entwickelt, welche die folgenden Schritte einschließt.
    • (1) Zum Zeitpunkt des Ausbildens der Schnittnuten entlang der Trennlinien von der Vorderseite des Wafers wird ein Laserstrahl auf die Funktionsschicht entlang der Trennlinien aufgebracht, um laserbearbeitete Nuten auszubilden, und dadurch die Funktionsschicht entlang der Trennlinien zu entfernen, sodass eine Brechkraft der Schneidklinge, die in der Funktionsschicht ausgebildeten Bauelemente nicht erreichen wird (Funktionsschichtentfernungsschritt).
    • (2) Durch Verwendung einer ersten Schneidklinge mit einer Dicke, die geringer ist als die Breite der laserbearbeiteten Nuten, welche entlang der Trennlinien ausgebildet sind, werden Schnittnuten mit einer Dicke, die einer fertiggestellten Dicke der Bauelementchips entspricht, entlang der laserbearbeiteten Nuten von der Vorderseite des Wafers aus ausgebildet (Schnittnutausbildungsschritt).
    • (3) Ein Formharz wird auf der Vorderseite des Wafers aufgetragen und das Formharz wird in den Schnittnuten eingebettet (Formschritte).
    • (4) Ein Stützelement wird an einer Vorderseite des Formharzes angebracht, das auf der Vorderseite des Wafers aufgetragen ist, und die Rückseite des Wafers wird geschliffen, um die Schnittnuten zu exponieren (Rückseitenschleifschritt).
    • (5) ein Schneideband wird an der Rückseite des Wafers angeklebt und das in den Schnittnuten eingebettete Formharz wird durch Verwendung einer zweiten Schneidklinge mit einer Dicke geschnitten, die geringer ist als die Breite der Schnittnuten, um dadurch den Wafer in einzelne Wafer Level Chip Size Packages (WL-CSP) aufzuteilen (Trennschritt).
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Jedoch ist es schwierig, für die Dicke der beim Ausführen des oben erwähnten Trennschritts verwendeten zweiten Schneidklinge auf 20 μm oder weniger festgelegt zu werden. Zudem ist die Breite der Trennlinien beschränkt. Folglich ist die Dicke der ersten Schneidklinge notwendigerweise auch beschränkt (beispielsweise auf 40 μm oder darunter), sodass die Breite der Schnittnuten, die entlang der Trennlinien ausgebildet sind, durch die erste Schneidklinge ebenfalls begrenzt ist. Dementsprechend ist die Breite des in den Schnittnuten eingebetteten Formharzes unzureichend. Zu dem Zeitpunkt, wenn das in den Schnittnuten eingebettete Formharz durch die zweite Schneidklinge geschnitten wird, ist die Breite des Formharzes, das zwischen einer Seitenfläche der zweiten Schneidklinge und einer Seitenfläche des Bauelementchips vorliegt, in etwa 10 μm schmal, wodurch das Problem auftritt, dass die Bauelementchipseitenflächen beschädigt werden und es schwierig ist, den Umfang jedes Bauelementchips durch das Formharz zu umgeben.
  • Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, ein Waferbearbeitungsverfahren bereitzustellen, durch das hochqualitative Bauelementchips, die jeweils einen mit einem Formharz umgebenden Umfang aufweisen, erreicht werden können, ohne Seitenflächen der Bauelementchips zu beschädigen.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird ein Waferbearbeitungsverfahren zum Bearbeiten eines Wafers mit einer Vielzahl von Trennlinien, die in einem sich schneidenden Muster auf dessen Vorderseite ausgebildet sind, und mit Bauelementen bereitgestellt, die in einer Vielzahl von Bereichen ausgebildet sind, welche durch die Trennlinien unterteilt sind, wobei die Bauelemente jeweils mit einer Vielzahl von Kontakthöckern bereitgestellt sind, die auf deren Vorderseite ausgebildet sind, wobei das Waferbearbeitungsverfahren einschließt: einen Nutausbildungsschritt mit einem Aufbringen eines Laserstrahls von der Vorderseite des Wafers aus entlang der Trennlinien mit einer Wellenlänge, die in dem Wafer absorbiert wird, um entlang der Trennlinien Nuten mit einer Tiefe auszubilden, die einer fertiggestellten Dicke von Bauelementchips entspricht; ein Formschritt mit einem Auftragen eines Formharzes auf der Vorderseite des Wafers, die dem Nutausbildungsschritt ausgesetzt worden ist, und Einbetten des Formharzes in den Nuten; ein Schutzelementanbringschritt mit einem Anbringen eines Schutzelements an einer Vorderseite des Formharzes, das auf der Vorderseite des Wafers aufgetragen ist, die dem Formschritt ausgesetzt worden ist; ein Rückseitenschleifschritt mit einem Schleifen einer Rückseite des Wafers, die dem Schutzelementanbringschritt ausgesetzt worden ist, um die Nuten zu exponieren und das in den Nuten eingebettete Formharz zu der Rückseite des Wafers zu exponieren; und ein Trennschritt mit einem Schneiden eines mittigen Abschnitts in einer Breitenrichtung des Formharzes, das entlang der Nuten exponiert ist, entlang der Nuten, mit einer Schneidklinge, die eine Dicke aufweist, die geringer ist als eine Breite der Nuten, um dadurch den Wafer in einzelne Bauelementchips zu trennen, die jeweils einen Umfang aufweisen, der mit dem Formharz umgeben ist.
  • Vorzugsweise schließt der Trennschritt ein Schneiden des mittigen Abschnitts in der Breitenrichtung des Formharzes, das entlang der Nuten exponiert ist, durch die Schneidklinge entlang der Nuten von der Rückseite des Wafers aus ein. Vorzugsweise wird vor dem Ausführen des Trennschritts ein Waferstützschritt mit einem Anbringen der Rückseite des Wafers, die dem Rückseitenschleifschritt ausgesetzt worden ist, an einer Vorderseite eines Schneidebands, von dem ein äußerer Umfangsabschnitt so montiert ist, dass er eine innere Öffnung eines ringförmigen Rahmens bedeckt, und einem Freigeben des Schutzelements ausgeführt, welches an der Vorderseite des Formharzes angebracht ist, das an der Vorderseite des Wafers aufgetragen ist.
  • In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung wird ein Waferbearbeitungsverfahren zum Bearbeiten eines Wafers bereitgestellt, der eine Vielzahl von Trennlinien aufweist, die in einem sich kreuzenden Muster an dessen Vorderseite ausgebildet sind, und Bauelemente aufweist, die in einer Vielzahl von Bereichen ausgebildet sind, welche durch Trennlinien unterteilt sind, wobei die Bauelemente jeweils mit einer Vielzahl von Kontakthöckern bereitgestellt sind, die an deren Vorderseiten ausgebildet sind, wobei das Waferbearbeitungsverfahren einschließt: einen Nutausbildungsschritt mit einem Aufbringen eines Laserstrahls, der so eine Wellenlänge aufweist, die in dem Wafer absorbiert wird, von der Vorderseite des Wafers entlang der Trennlinien, um entlang der Trennlinien Nuten mit einer Tiefe auszubilden, die einer fertiggestellten Dicke der Bauelementchips entspricht; einen Formschritt mit einem Auftragen eines Formharzes an der Vorderseite des Wafers, die dem Nutausbildungsschritt ausgesetzt worden ist, und einbetten des Formharzes in den Nuten; einen Schnittnutausbildungsschritt mit einem Schneiden entlang der Nuten von der Vorderseite des Wafers aus mit einer Schneidklinge, die eine Dicke aufweist, welche geringer ist als eine Breite der Nuten, eines mittigen Abschnitts in einer Breitenrichtung des Formharzes, das an der Vorderseite des Wafers aufgetragen worden ist, die dem Formschritt ausgesetzt worden ist, und des in den Nuten eingebetteten Formharzes, um Schnittnuten mit einer Tiefe auszubilden, die der fertiggestellten Dicke der Bauelementchips entspricht; einen Schutzelementanbringschritt mit einem Anbringen eines Schutzelements an einer Vorderseite des an der Vorderseite des Wafers aufgetragenen Formharzes, die dem Schnittnutausbildungsschritt ausgesetzt worden ist; und einen Rückseitenschleifschritt mit einem Schleifen einer Rückseite des Wafers, der dem Schutzelementanbringschritt ausgesetzt worden ist, um das Formharz zu der Rückseite des Wafers zu exponieren, das in den Nuten und den Schnittnuten eingebettet ist, und dadurch den Wafer in einzelne Bauelementchips aufzuteilen, die jeweils einen Umfang aufweisen, der mit dem Formharz umgeben ist.
  • Vorzugsweise schließt das Waferbearbeitungsverfahren vor dem Trennschritt einen Waferstützschritt mit einem Anbringen der Rückseite des Wafers, der dem Rückseitenschleifschritt ausgesetzt worden ist, an einer Vorderseite eines Schneidebands ein, deren Umfangsabschnitt so montiert ist, dass er eine innere Öffnung eines ringförmigen Rahmens bedeckt, und mit einem Freigeben des Schutzelements, das an der Vorderseite des Formharzes angebracht ist, welches an der Vorderseite des Wafers aufgetragen ist.
  • In Übereinstimmung mit dem ersten Aspekt des Waferbearbeitungsverfahrens der vorliegenden Erfindung ist es bei dem Nutausbildungsschritt möglich, den Laserstrahl auf eine Funktionsschicht entlang der Trennlinien (80 μm breit) aufzubringen, um laserbearbeitete Nuten auszubilden, wodurch die Funktionsschicht entlang der Trennlinien entfernt wird und danach breite Nuten ausgebildet werden, die eine Tiefe erreichen, welche der fertiggestellten Dicke der Bauelementchips entspricht. Wo bei dem Trennschritt ein mittiger Abschnitt in der Breitenrichtung des Formharzes, das entlang der Nuten in dem Wafer exponiert ist, entlang der Nuten durch eine Schneidklinge mit einer Dicke geschnitten wird, die geringer ist als die Breite der Nuten, kann der Wafer daher in die einzelnen Bauelementchips getrennt werden, die jeweils einen Umfang aufweisen, der mit dem Formharz umgeben ist, ohne Seitenflächen der Bauelementchips zu beschädigen, und zwar selbst dann, wenn eine Schneidklinge in ihrer Breite auf einen Wert von nicht weniger als 20 μm begrenzt verwendet wird.
  • In Übereinstimmung mit dem zweiten Aspekt des Waferbearbeitungsverfahrens der vorliegenden Erfindung ist es möglich, durch Aufbringen des Laserstrahls in dem Nutausbildungsschritt, Nuten auszubilden, die eine größere Breite aufweisen als die Schnittnuten, die ausgebildet sind, um eine der fertiggestellten Dicke der Bauelementchips entsprechende Tiefe aufzuweisen. In dem Schnittnutausbildungsschritt kann daher ein mittiger Abschnitt in der Breitenrichtung des Formharzes, das an der Vorderseite des Wafers aufgetragen ist, und das Formharz, das in den Nuten eingebettet ist, entlang der Nuten durch eine Schneidklinge mit einer Dicke geschnitten werden, die geringer ist als die Breite der Nuten, um dadurch Schnittnuten mit einer Dicke auszubilden, die der fertiggestellten Dicke der Bauelementchips entspricht, ohne Seitenflächen der Bauelementchips zu beschädigen, und zwar selbst dann, wenn eine in der Breite auf einen Wert von nicht weniger als 20 μm beschränkte Schneidklinge verwendet wird.
  • Die obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung und die Weise ihrer Umsetzung werden von einem Studium der folgenden Beschreibung und beigefügten Ansprüche unter Bezugnahme auf die angehängten Zeichnungen, die einige bevorzugte Ausführungsformen der Erfindung zeigen deutlicher und die Erfindung selbst wird am besten dadurch verstanden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A ist eine perspektivische Ansicht eines Halbleiterwafers;
  • 1B ist eine Schnittansicht, die einen Hauptteil des Halbleiterwafers in einem vergrößerten Zustand zeigt;
  • 2 ist eine perspektivische Ansicht eines Hauptteils einer Schneidvorrichtung zum Ausführen eines Nutausbildungsschritts;
  • Die 3A bis 3E sind Veranschaulichungen des Nutausbildungsschritts;
  • Die 4A bis 4C sind Veranschaulichungen eines Formschritts;
  • Die 5A bis 5C sind Veranschaulichungen eines Kontakthöckerfreilegungsschritts;
  • Die 6A und 6B sind Veranschaulichungen eines Schutzelementanbringschritts;
  • Die 7A bis 7C sind Veranschaulichungen eines Rückseitenschleifschritts;
  • 8 ist eine perspektivische Ansicht eines Hauptteils einer Schleifvorrichtung zum Ausführen eines Trennschritts;
  • Die 9A bis 9D sind Veranschaulichungen des Trennschritts;
  • 10 ist eine Veranschaulichung eines Waferstützschritts;
  • 11 ist eine perspektivische Ansicht eines einzeln getrennten Bauelements;
  • 12 ist eine perspektivische Ansicht eines Hauptteils einer Schneidvorrichtung zum Ausführen eines Schnittnutausbildungsschritts;
  • Die 13A bis 13D sind Veranschaulichungen des Schnittnutausbildungsschritts;
  • Die 14A und 14B sind Veranschaulichungen einer weiteren Ausführungsform des Schutzelementanbringschritts; und
  • Die 15A bis 15C sind Veranschaulichungen einer weiteren Ausführungsform des Rückseitenschleifschritts.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Es werden nachfolgend unter Bezugnahme auf die angehängten Zeichnungen einige bevorzugte Ausführungsformen des Waferbearbeitungsverfahrens in Übereinstimmung mit der vorliegenden Erfindung im Detail beschrieben. Die 1A und 1B sind eine perspektivische Ansicht und eine vergrößerte Schnittansicht eines Hauptteils von einem Halbleiterwafer, der durch das Waferbearbeitungsverfahren in Übereinstimmung mit der vorliegenden Erfindung zu bearbeiten ist. Der Halbleiterwafer 2 ist mit einer Funktionsschicht 21 auf einer Vorderseite 20a eines Substrats 20 bereitgestellt, das aus Silizium oder Ähnlichem ausgebildet ist und einen Durchmesser von 200 mm und eine Dicke von 400 μm aufweist, wobei die Funktionsschicht 21 durch Aufschichten eines Isolationsfilms und eines Funktionsfilms zum Ausbilden von Schaltkreisen ausgebildet ist. Die Dicke der Funktionsschicht 21 ist auf 10 μm festgelegt. Der Isolationsfilm, der die Funktionsschicht 21 ausmacht, ist aus einem Isolationsfilm mit niedriger die Permittivität (low-k-film), die aus einem SiO2-Film besteht, einem anorganischen Film aus SiOF, BSG (SiOB) oder Ähnlichem oder einem organischen Film aufgebaut, der ein Polymerfilm aus Polyimid, Parylen oder Ähnlichem ist. Die auf diese Weise ausgebildete Funktionsschicht 21 ist mit einer Vielzahl von Trennlinien 22 in einem Kreuzmuster ausgebildet und Bauelemente 23, wie zum Beispiel ICs und LSIs sind in einer Vielzahl von Bereichen ausgebildet, die durch die Trennlinien 22 unterteilt sind. Es ist anzumerken, dass die Breite der Trennlinien 22 auf 80 μm festgelegt ist und dass die Bauelemente 23 in ihrem Aufbau alle gleich sind. Jedes der Bauelemente 23 ist auf seiner Vorderseite mit einer Vielzahl von Kontakthöckern 24 ausgebildet, welche Elektroden sind. Ein Waferherstellungsverfahren zum Trennen des Halbleiterwafers 2 entlang der Trennlinien 22 in einzelne Chips, welche die Bauelemente 23 einschließen, und Beschichten von jedem der Bauelementchips mit einem Harz wird nunmehr nachfolgend beschrieben.
  • Bei einer ersten Ausführungsform des Waferbearbeitungsverfahrens wird als Erstes ein Nutausbildungsschritt ausgeführt, bei dem ein Laserstrahl, der eine Wellenlänge aufweist, die in dem Wafer absorbiert wird, von der Vorderseite des Wafers aus entlang der Trennlinien aufgebracht wird, um entlang der Trennlinien Nuten auszubilden, welche eine Tiefe aufweisen, die einer fertiggestellten Dicke der Bauelementchips entspricht. Der Nutausbildungsschritt wird durch Verwendung einer Laserbearbeitungsvorrichtung 3 ausgeführt, die in 2 abgebildet ist. Die in 2 gezeigte Laserbearbeitungsvorrichtung 3 schließt einen Spanntisch 31 zum Halten eines Werkstücks, ein Laserstrahlaufbringmittel 32 zum Aufbringen eines Laserstrahls auf das an dem Spanntisch 31 gehaltene Werkstück und ein Abbildungsmittel 33 zum Abbilden des an dem Spanntisch 31 gehaltenen Werkstücks ein. Der Spanntisch 31 ist eingerichtet, um das Werkstück durch Saugkraft zu halten und ist eingerichtet, um durch ein nicht gezeigtes Bearbeitungszuführmittel in einer Bearbeitungszuführrichtung, die durch den Pfeil X in 2 angedeutet ist, bewegt zu werden und durch ein nicht gezeigtes Einteilungszuführmittel in einer Einteilungszuführrichtung bewegt zu werden, die durch einen Pfeil Y in 2 angedeutet ist.
  • Das Laserstrahlaufbringmittel 32 schließt ein hohles zylindrisches Gehäuse 321 ein, das im Wesentlichen horizontal angeordnet ist. In dem Gehäuse 321 ist ein nicht gezeigtes gepulstes Laserstrahloszillationsmittel angeordnet, das mit einem gepulsten Laseroszillator und einem Wiederholfrequenzeinstellmittel bereitgestellt ist. Bei einem Spitzenabschnitt bzw. Endabschnitt des Gehäuses 321 ist ein Fokussiermittel 322 zum Fokussieren eines gepulsten Laserstrahls montiert, der von dem gepulsten Laserstrahloszillationsmittel oszilliert wird. Es ist anzumerken, dass das Laserstrahlaufbringmittel 32 mit einem Brennpunktpositionseinstellmittel zum Einstellen einer Brennpunktposition des gepulsten Laserstrahls bereitgestellt ist, der durch das Fokussiermittel 322 fokussiert wird.
  • Das Abbildungsmittel 33, das an dem Spitzenabschnitt des Gehäuses 321 montiert ist, welches das Laserstrahlaufbringmittel 32 ausbildet, schließt ein Beleuchtungsmittel zum Beleuchten des Werkstücks, ein optisches System zum Erfassen eines durch das Beleuchtungsmittel beleuchteten Bereichs, eine Abbildungseinrichtung (Charge Coupled Device (CCD)) zum Aufnehmen eines durch das optische System erfassten Bildes und Ähnliches ein, und ein Bildsignal, das durch die Bildaufnahme erhalten wird, wird zu einem nicht gezeigten Steuerungsmittel geschickt.
  • Der Nutausbildungsschritt mit einem Aufbringen des Laserstrahls mit solch einer Wellenlänge, die in dem Wafer absorbiert wird, von der Vorderseite des Wafers entlang der Trennlinien, um entlang der Trennlinien durch Verwendung der oben erwähnten Laserbearbeitungsvorrichtung 3 die Nuten mit der Tiefe, welche der fertig gestellten Dicke der Bauelementchips entspricht, auszubilden, wird unter Bezugnahme auf die 2 und 3A bis 3E beschrieben. Zunächst wird das Substrat 20, welches den Halbleiterwafer 2 ausbildet, an dem Spanntisch 31, der in 2 gezeigten Laserbearbeitungsvorrichtung 3 mit seiner Rückseite 20b nach unten gewandt montiert. Dann wird ein nicht gezeigtes Saugmittel betrieben, um dadurch den Halbleiterwafer 2 an dem Spanntisch 31 zu halten (Waferhalteschritt). Folglich ist eine Vorderseite 21a der Funktionsschicht 21 des an dem Spanntisch 31 gehaltenen Halbleiterwafers 2 auf der oberen Seite angeordnet. Der Spanntisch 31 mit dem durch Saugkraft auf diese Weise darauf gehaltenen Halbleiterwafer 2 wird in einer Position knapp unter dem Abbildungsmittel 33 durch das nicht gezeigte Bearbeitungszuführmittel positioniert.
  • Nachdem der Spanntisch 31 knapp unter dem Abbildungsmittel 33 positioniert ist, wird ein Ausrichtungsvorgang ausgeführt, bei dem ein mit einem Laser zu bearbeitender Bearbeitungsbereich des Halbleiterwafers 2 durch das Abbildungsmittel 33 und das nicht gezeigte Steuerungsmittel erfasst wird. Insbesondere führen das Abbildungsmittel 33 und das nicht gezeigte Steuerungsmittel eine Bildverarbeitung, wie zum Beispiel einen Mustervergleich, für eine Positionsübereinstimmung zwischen der Trennlinie 22, die in einer vorbestimmten Richtung des Halbleiterwafers 2 ausgebildet ist, und dem Fokussiermittel 322 des Laserstrahlaufbringmittels 32 zum Aufbringen des Laserstrahls entlang der Trennlinie 22 aus, um eine Ausrichtung einer Laserstrahlaufbringposition auszuführen (Ausrichtungsschritt). Zudem wird eine Ausrichtung der Laserstrahlaufbringposition auch für die an dem Halbleiterwafer 2 ausgebildeten Trennlinie 22 in einer Richtung, die senkrecht zu der vorbestimmten Richtung ist, auf die gleiche Weise ausgeführt.
  • Nachdem der Ausrichtungsschritt, wie oben ausgeführt worden ist, wird der Spanntisch 31 in den Laserstrahlaufbringbereich bewegt, in dem das Fokussiermittel 322 des Laserstrahlaufbringmittels 32 zum Aufbringen des Laserstrahls angeordnet ist, und die vorbestimmte Trennlinie 22 wird, wie in 3A gezeigt, knapp unter dem Fokussiermittel 322 positioniert. In diesem Fall wird, wie in 3A veranschaulicht, der Halbleiterwafer 2 auf so eine Weise positioniert, dass ein Ende (das linke Ende in 3A) der Trennlinie 22 knapp unter dem Fokussiermittel 322 positioniert ist. Dann wird, wie in 3C gezeigt, ein Brennpunkt P eines gepulsten Laserstrahls LB, der von dem Fokussiermittel 322 aufgebracht wird, auf die Nähe oder Umgebung einer Vorderseite auf eine Position eingestellt, die in der Breitenrichtung der Trennlinie 22, mit 15 μm von dem linken Ende beabstandet ist. Während der gepulste Laserstrahl LB, der solch eine in dem Halbleiterwafer 2 zu absorbierende Wellenlänge aufweist, von dem Fokussiermittel 322 des Laserstrahlaufbringmittels 32 aufgebracht wird, wird der Spanntisch 31 als nächstes mit einer vorbestimmten Bearbeitungszuführgeschwindigkeit in der Richtung bewegt, die durch den Pfeil X1 in 3A angedeutet wird. Wenn dann das andere Ende (das rechte Ende in 3B) der Trennlinie 22, wie in 3B gezeigt, die Position knapp unter dem Fokussiermittel 322 erreicht hat, wird das Aufbringen des gepulsten Laserstrahls LB gestoppt und die Bewegung des Spanntischs 31 wird gestoppt (Nutausbildungsschritt). Dieser Nutausbildungsschritt, bei der veranschaulichten Ausführungsform wird unter den folgenden Bearbeitungsbedingungen ausgeführt.
    Wellenlänge des Laserstrahls: 355 nm
    Pulsbreite: 5 ns
    Wiederholfrequenz: 40 kHz
    Leistung: 4 W
    Fokuspunktdurchmesser: 20 μm
    Bearbeitungszuführgeschwindigkeit: 200 mm/s
  • Mit dem Nutausbildungsschritt unter den vorgenannten Bearbeitungsbedingungen ausgeführt, wird der Halbleiterwafer 2 entlang der Trennlinie 22 mit einer laserbearbeiteten Nut 250 ausgebildet, welche die Funktionsschicht 21 aufteilt, das Substrat 20 erreicht und eine Breite von 10 μm und eine Tiefe (100 μm) aufweist, die der fertiggestellten Dicke der in 3D veranschaulichten Bauelementchips entspricht.
  • Als nächstes wird der Spanntisch 31, bei dieser Ausführungsform um 10 μm in einer Richtung (Einteilungszuführrichtung) bewegt, die senkrecht zu der Papierfläche in 3B ist. Während der gepulste Laserstrahl LB von dem Fokussiermittel 322 des Laserstrahlaufbringmittels 32 aufgebracht wird, wird der Spanntisch 31 dann mit einer vorbestimmten Bearbeitungszuführgeschwindigkeit in einer durch den Pfeil X2 in 3B angedeuteten Richtung bewegt, und wenn die in 3A dargestellte Positionssituation erreicht wird, wird dann das Aufbringen des gepulsten Laserstrahls LB gestoppt und die Bewegung des Spanntischs 31 wird gestoppt. Der Nutausbildungsschritt wird dreimal für jede Trennlinie 22 (drei hin und her Bewegungen) ausgeführt, wodurch entlang der Trennlinie 22 eine laserbearbeitete Nut 250 ausgebildet wird, die eine Breite von 60 μm aufweist, die Funktionsschicht 21 trennt, und eine Tiefe (100 μm) aufweist, die der in 3E dargestellten fertiggestellten Dicke der Bauelementchips entspricht. Auf diese Weise wird der Nutausbildungsschritt entlang sämtlicher Trennlinien 22 ausgeführt, die in dem Halbleiterwafer 2 ausgebildet sind.
  • Da die laserbearbeitete Nut 250 mit der Tiefe (100 μm), die der fertiggestellten Dicke der Bauelementchips entspricht, durch Aufbringen des Laserstrahls LB entlang der Trennlinie 22 ausgebildet wird, kann somit bei dem Nutausbildungsschritt die laserbearbeitete Nut 250 mit einer Breite von 60 Mikrometern entlang der Trennlinie 22 ausgebildet werden, die einer Breite von 80 μm aufweist.
  • Nachdem der Nutausbildungsschritt wie oben ausgeführt worden ist, wird ein Formschritt zum Auftragen eines Formharzes auf der Vorderseite des Halbleiterwafers 2 und Einbetten des Formharzes in den laserbearbeiteten Nuten 250 ausgeführt. Bei dem wie in 4A gezeigten Formschritt wird der Halbleiterwafer 2, der dem oben genannten Nutausbildungsschritt unterzogen worden ist, an einer Haltefläche, die eine obere Fläche eines Haltetisch 41 einer Harzbeschichtungsvorrichtung 4 ist, auf so eine Weise platziert, dass die Rückseite 20b des Substrats 20, das den Halbleiterwafer 2 ausbildet, nach unten gewandt ist. Dann wird ein nicht gezeigtes Saugmittel betrieben, um dadurch den Halbleiterwafer 2 auf der Haltefläche des Haltetisch 42 durch Saugkraft zu halten. Daher ist die Vorderseite 21a der Funktionsschicht 21 des an dem Haltetisch 41 gehaltenen Halbleiterwafers 2 auf der Oberseite angeordnet. Nachdem der Halbleiterwafer 2 somit an dem Haltetisch 41 gehalten wird, wird eine Düsenöffnung 421 einer Harzzuführdüse 42, wie in 4A gezeigt, bei einem mittigen Abschnitt des an dem Haltetisch 41 gehaltenen Halbleiterwafers 2 positioniert und ein nicht gezeigtes Harzzuführmittel wird betrieben, wodurch eine vorbestimmte Menge eines Formharzes 40 von der Düsenöffnung 421 der Harzzuführdüse 42 in einen mittigen Bereich der Vorderseite 21a der Funktionsschicht 21 des an dem Haltetisch 41 gehaltenen Halbleiterwafers 2 abgegeben wird.
  • Nachdem die vorbestimmte Menge an Formharz 40 in den mittigen Bereich der Vorderseite 21a der Funktionsschicht 21 des Halbleiterwafers 2 abgegeben worden ist, wird der Haltetisch 41 für einen vorbestimmten Zeitraum mit einer vorbestimmten Drehgeschwindigkeit in der durch den in 4B gezeigten Pfeil 41a angedeuteten Richtung gedreht, wodurch das Formharz 40 auf der Vorderseite 21a der Funktionsschicht 21 von dem Halbleiterwafer 2 aufgetragen wird, und das Formharz 40, wie in den 4B und 4C gezeigt, in den laserbearbeiteten Nuten 250 eingebettet wird. Es ist anzumerken, dass bei dieser Ausführungsform als Formharz 40 ein duroplastisches bzw. wärmehärtbares Flüssigharz (Epoxidharz) verwendet wird und durch Aufwärmen nach dem Auftragen auf der Vorderseite 2a des Halbleiterwafers 2 und Einbetten in den laserbearbeiteten Nuten 250 bei in etwa 150°C gehärtet wird.
  • Als Nächstes wird ein Kontakthöckerfreilegungsschritt ausgeführt, bei dem das Formharz 40, welches auf die Vorderseite 21a der Funktionsschicht 21 von dem Halbleiterwafer 2 aufgetragen worden ist, poliert wird, um die Kontakthöcker 24 zu exponieren, die auf der Vorderseite der Bauelemente 23 ausgebildet sind. Der Kontakthöckerfreilegungsschritt wird durch Verwendung einer in 5A dargestellten Poliervorrichtung 5 ausgeführt. Die in 5A gezeigte Poliervorrichtung 5 schließt einen Spanntisch 51 zum Halten eines Werkstücks und ein Poliermittel 52 zum Polieren des an dem Spanntisch 51 gehaltenen Werkstücks ein. Der Spanntisch 51 ist eingerichtet, das Werkstück auf seiner oberen Seite durch Saugkraft zu halten und wird durch einen nicht gezeigten Drehantriebsmechanismus in einer durch den in 5A gezeigten Pfeil 51a angedeuteten Richtung gedreht. Das Poliermittel 52 schließt ein Spindelgehäuse 521, eine Spindel 522, die drehbar durch das Spindelgehäuse 521 unterstützt ist und durch einen nicht gezeigten Drehantriebsmechanismus gedreht wird, einer Halterung 523, die an einem unteren Ende der Spindel 522 montiert ist, und ein Polierwerkzeug 524 ein, das an einer unteren Fläche der Halterung 523 montiert ist. Das Polierwerkzeug 524 schließt eine kreisförmige Basis 525 und ein Polierpad bzw. Polierkissen 526 ein, das an einer unteren Fläche der Basis 525 montiert ist, und die Basis 525 ist durch Befestigungsbolzen 527 an der unteren Fläche der Halterung 523 montiert. Es ist anzumerken, dass das Polierkissen 526 einen Filz aufweist, in dem Siliziumdioxid Schleifkörner als Schleifmittel gemischt sind.
  • Beim Ausführen des Kontakthöckerfreilegungsschritts durch Verwendung der Poliervorrichtung 5 wird das Substrat 20, welches den Halbleiterwafer 2 ausmacht, der dem Formschritt ausgesetzt worden ist, an einer oberen Fläche (Haltefläche) des Spanntischs 51 mit seiner Rückseite 20b, wie in 5Ar gezeigt, nach unten gerichtet platziert. Dann wird ein nicht gezeigtes Saugmittel betrieben, um dadurch den Halbleiterwafer 2 an dem Spanntisch 51 durch Saugkraft zu halten (Wafer Halteschritt). Daher ist das Formharz 40, welches auf der Vorderseite 21a der Funktionsschicht 21 von dem an dem Spanntisch 51 gehaltenen Halbleiterwafer 2 aufgetragen ist, auf der oberen Seite angeordnet. Nachdem der Halbleiterwafer 2 auf diese Weise über Saugkraft an dem Spanntisch 51 gehalten wird, wird der Spanntisch 51 mit einer vorbestimmten Drehgeschwindigkeit in der durch den Pfeil 51a in 5A angedeuteten Richtung gedreht. In diesem Zustand wird das Polierwerkzeug 524 des Poliermittels 52 mit einer vorbestimmten Drehgeschwindigkeit in der durch den Pfeil 524a in 5A angedeuteten Richtung gedreht, das Polierkissen 526 wird, wie in 5B gezeigt, mit einer oberen Fläche des Formharzes 40 in Kontakt gebracht, das an der Vorderseite 21a der Funktionsschicht 21 des Halbleiterwafers 2 aufgetragen ist, die eine zu bearbeitende Fläche ausmacht, und das Polierwerkzeug 524 wird, wie durch den Pfeil 524b in den 5A und 5B angedeutet, mit einer vorbestimmten Polierzuführgeschwindigkeit um einen vorbestimmten Betrag nach unten (in einer zu der Haltefläche des Spanntischs 51 senkrechten Richtung) zum Polieren zugestellt. Als Ergebnis wird das Formharz 40, welches auf der Vorderseite 21a der Funktionsschicht 21 von dem Halbleiterwafer 2 aufgetragen ist, poliert, wodurch die Kontakthöcker 24, welche auf der Vorderseite der Bauelemente 23 ausgebildet sind, wie in 5C veranschaulicht, exponiert werden. Es ist anzumerken, dass der Kontaktfreilegungsschritt wie oben nicht notwendigerweise in dem Fall ausgeführt wird, in dem das Formharz 40 auf der Vorderseite 21a der Funktionsschicht 21 von dem Halbleiterwafer 2 aufgetragen wird, ohne die Kontakthöcker 24 in dem oben erwähnten Formschritt zu bedecken.
  • Nachdem der Kontakthöckerfreilegungsschritt wie oben ausgeführt ist, wird ein Schutzelementanbringschritt ausgeführt, in dem ein Schutzelement an einer Vorderseite des Formharzes 40 angebracht wird, das an der Vorderseite 21a der Funktionsschicht 21 von dem Halbleiterwafer 2 aufgetragen ist. Insbesondere wird, wie in den 6A und 6B gezeigt, ein Schutzband 6 als Schutzelement an der Vorderseite des Formharzes 40 angebracht, welches an einer Vorderseite 2a des Halbleiterwafers 2 aufgetragen ist. Es ist anzumerken, dass das Schutzband 6, bei dieser Ausführungsform einen Acrylharzklebstoff aufweist, der mit einer Dicke von den etwa 5 μm an einer Vorderseite eines blattförmigen Basismaterials aus Polyvinylchlorid (PVC) mit einer Dicke von 100 μm aufgebracht ist.
  • Nachfolgend wird ein Rückenseitenschleifschritt ausgeführt, bei dem die Rückseite 20b des Substrats 20, welche den Halbleiterwafer 2 ausmacht, der dem Schutzelementanbringschritt unterzogen worden ist, geschliffen wird, um die laserbearbeiteten Nuten 250 zu exponieren und das Formharz 40 zu exponieren, das in den laserbearbeiteten Nuten 250 auf der Rückseite 20b des Substrats 20 eingebettet ist, das den Halbleiterwafer 2 ausmacht. Der Rückseitenschleifschritt wird durch Verwendung einer in 7A dargestellten Schleifvorrichtung 7 ausgeführt. Die in 7a gezeigte Schleifvorrichtung 7 schließt einen Spanntisch 71 zum Halten eines Werkstücks und ein Schleifmittel 72 zum Schleifen des an dem Spanntisch 71 gehaltenen Werkstücks ein. Der Spanntisch 71 ist eingerichtet, das Werkstück auf seiner oberen Fläche, welche eine Haltefläche ausmacht, durch Saugkraft zu halten und wird durch einen nicht gezeigten Drehantriebsmechanismus in einer Richtung gedreht, die durch den Pfeil 71a in 7A angedeutet wird. Das Schleifmittel 72 schließt ein Spindelgehäuse 721, eine Spindel 722, die drehbar an dem Spindelgehäuse 721 unterstützt ist und durch einen nicht gezeigten Drehantriebsmechanismus gedreht wird, eine Halterung 723, die an einem unteren Ende der Spindel 722 montiert ist, und ein Schleifrad 724 ein, das an einer unteren Fläche der Halterung 723 montiert ist. Das Schleifrad 724 schließt eine kreisförmige ringförmige Basis 725 und Schleifsteine 726 ein, die an einer unteren Fläche der Basis 725 in einem ringförmigen Muster montiert sind, wobei die Basis 725 an der unteren Fläche der Halterung 723 durch Befestigungsbolzen 727 montiert ist.
  • Beim Ausführen des Rückseitenschleifschritts durch die obige Verwendung der Schleifvorrichtung 7 wird der Halbleiterwafer 2, der dem Schutzelementanbringschritt ausgesetzt worden ist, auf der oberen Fläche (Haltefläche) des Spanntischs 71 platziert, mit der Seite von dem Schutzband 6, wie in 7A veranschaulicht, nach unten gerichtet. Dann wird ein nicht gezeigtes Saugmittel betrieben, um dadurch den Halbleiterwafer 2 über das Schutzband 6 an dem Spanntisch 71 zu halten. Die Rückseite 20b des Substrats 20 von dem Halbleiterwafer 2, der an dem Spanntisch 71 gehalten wird, ist somit auf der oberen Seite angeordnet. Nachdem der Halbleiterwafer 2 über das Schutzband 6 so an dem Spanntisch 71 durch Saugkraft gehalten wird, wird der Spanntisch 71 beispielsweise mit 300 Umdrehungen/min, in der durch den Pfeil 71a in 7A angedeuteten Richtung gedreht. In diesem Zustand wird das Schleifrad 724 des Schleifmittels 72 zum Beispiel mit 6000 Umdrehungen/min in einer durch den Pfeil 724a in 7A angedeuteten Richtung gedreht, wobei die Schleifsteine 726 mit der Rückseite 20b des Substrats 20, das den Halbleiterwafer 2 ausmacht, dessen Fläche zu bearbeiten ist, wie in 7B gezeigt, in Kontakt gebracht und das Schleifrad 724 wird mit einer Schleifvorschubgeschwindigkeit von beispielsweise 1 μm/s, wie durch den Pfeil 724b in den 7A und 7B angedeutet, um einen vorbestimmten Betrag nach unten in den Schleifvorschub versetzt (in einer Richtung senkrecht zu der Haltefläche des Spanntischs 71). Als Ergebnis wird die Rückseite 20b des Substrats 20, das den Halbleiterwafer 2 ausmacht, geschliffen, wodurch die laserbearbeiteten Nuten 250 auf der Rückseite 20b des Substrats 20, das den Halbleiterwafer 2 ausmacht, exponiert und das Formharz 40, das in den laserbearbeiteten Nuten 250 eingebettet ist, wird auf der Rückseite 20b des Substrats 20, das den Halbleiterwafer 2 ausmacht, wie in 7C gezeigt, exponiert.
  • Nachdem der Rückseitenschleifschritt wie oben ausgeführt worden ist, wird ein Trennschritt ausgeführt, bei dem ein mittiger Abschnitt in der Breitenrichtung des Formharzes 40, der entlang der laserbearbeiteten Nuten 250 exponiert ist, entlang der laserbearbeiteten Nuten 250 durch eine Schneidklinge geschnitten, welche eine Dicke aufweist, die geringer ist als die Breite der laserbearbeiteten Nuten 250, um den Halbleiterwafer 2 in einzelne Bauelementchips zu unterteilen, die jeweils einen mit dem Formharz 40 umgebenden Umfang aufweisen. In dieser Ausführungsform wird dieser Trennschritt durch Verwendung einer in 8 dargestellten Schneidvorrichtung 8 ausgeführt. Die in 8 gezeigte Schneidvorrichtung 8 schließt einen Spanntisch 81 zum Halten eines Werkstücks, ein Schneidmittel 82 zum Schneiden des an dem Spanntisch 81 gehaltenen Werkstücks und ein Abbildungsmittel 83 zum Abbilden des an dem Spanntisch 81 gehaltenen Werkstücks ein. Der Spanntisch 81 ist eingerichtet, das Werkstück durch Saugkraft zu halten, und ist eingerichtet, die durch ein nicht gezeigtes Schneidezuführmittel in einer Schneidezuführrichtung, die durch den Pfeil X in 8 angedeutet ist, bewegt zu werden und durch ein nicht gezeigtes Einteilungszuführmittel in einer Einteilungszuführrichtung, die durch den Pfeil Y in 8 angedeutet ist, bewegt zu werden.
  • Das Schneidemittel 82 schließt ein im Wesentlichen horizontal angeordnetes Spindelgehäuse 821, eine drehbar durch das Spindelgehäuse 821 unterstützte Spindel 822 und eine Schneidklinge 823 ein, die an einem Spitzenabschnitt der Spindel 822 montiert ist und eine ringförmige Schneidkante 823a aufweist, und die Spindel 822 wird durch einen nicht gezeigten Servomotor, der im Inneren des Spindelgehäuses 821 angeordnet ist, in einer durch den Pfeil 822a angedeuteten Richtung gedreht. Es ist anzumerken, dass die Dicke der ringförmigen Schneidkante 823a der Schneidklinge 823, bei dieser Ausführungsform auf 20 μm festgelegt ist. Das Abbildungsmittel 83 schließt ein optisches Mittel ein, wie zum Beispiel ein Mikroskop und eine CCD-Kamera, und sendet dem nicht gezeigten Steuerungsmittel ein beim Abbilden erhaltenes Bildsignal.
  • Beim obigen Ausführen des Trennschritts durch Verwendung der Schneidvorrichtung 8 wird der Halbleiterwafer 2, der dem Rückseitenschleifschritt ausgesetzt worden ist, mit der Seite mit dem Schutzband nach unten gerichtet an dem Spanntisch 81 platziert. Dann wird ein nicht gezeigtes Saugmittel betrieben, um dadurch den Halbleiterwafer 2 über das Schutzband 6 auf dem Spanntisch 81 durch Saugkraft zu halten. Die Rückseite 20b des Substrats 20 von dem Halbleiterwafer 2, der an dem Spanntisch 81 gehalten wird, ist daher auf der oberen Seite angeordnet. Der Spanntisch 81 mit dem auf diese Weise über Saugkraft an dem Spanntisch 81 gehaltene Halbleiterwafer 2 wird bei einer Position knapp unter dem Abbildungsmittel 83 durch das nicht gezeigte Schneidezuführmittel positioniert.
  • Nachdem der Spanntisch 81 knapp unter dem Abbildungsmittel 83 positioniert ist, wird ein Ausrichtungsvorgang ausgeführt, bei dem ein zu schneidender Schneidbereich des Formharzes 40, das in den laserbearbeiteten Nuten 250 eingebettet ist, welche in dem den Halbleiterwafer 2 ausmachenden Substrat 20 ausgebildet sind, durch das Abbildungsmittel 83 und das Steuerungsmittel (nicht gezeigt) erfasst wird. Insbesondere führen das Abbildungsmittel 83 und das nicht gezeigte Steuerungsmittel eine Bildverarbeitung für eine Positionsabstimmung zwischen dem Formharz 40, das in den laserbearbeiteten Nuten 250 eingebettet ist, die in einer ersten Richtung des den Halbleiterwafer 2 ausmachenden Substrats 20 ausgebildet sind, und der Schneidklinge 823 aus und führt eine Ausrichtung des Schneidbereichs aus (Ausrichtungsschritt). Zudem wird die Ausrichtung des Schneidbereichs auch auf die gleiche Weise für das Formharz 40 ausgeführt, das in der laserbearbeiteten Nut 250 eingebettet ist, die in einer zu der ersten Richtung senkrechten zweiten Richtung des Substrats 20 ausgebildet sind, das den Halbleiterwafer 2 ausmacht. Bei diesem Ausrichtungsschritt kann das in den laserbearbeiteten Nuten 250 eingebettet Formharz 40 deutlich durch das Abbildungsmittel 83 erfasst werden, da das in der laserbearbeiteten Nut 250 eingebettete Formharz 40 zu der Rückseite 20b des den Halbleiterwafers 2 ausmachenden Substrats 20 exponiert ist.
  • Nachdem die Ausrichtung des Schneidbereichs von dem an dem Spanntisch 81 gehaltenen Halbleiterwafer 2 auf diese Weise ausgeführt worden ist, wird der Spanntisch 81, der darauf den Halbleiterwafer 2 hält, zu einer Schneidestartposition des Schneidbereichs bewegt. In diesem Fall wird der Halbleiterwafer 2, wie in 9A veranschaulicht, auf so eine Weise positioniert, dass ein Ende (das linke Ende in 9A) des Formharzes 40, das in der zu schneidenden Laserbearbeitungsnut 250 eingebettet ist, bei einer Position positioniert ist, die um einen vorbestimmten Betrag von der rechten Seite von einer Position beabstandet ist, die knapp unter der ringförmigen Schneidkante 823a der Schneidklinge 823 ist, und ein Mittelpunkt in der Breitenrichtung des Formharzes 40, das in den laserbearbeiteten Nuten 250 eingebettet ist, ist bei einer Position positioniert, die mit der Schneidklinge 823 korrespondiert.
  • Nachdem der Halbleiterwafer 2, der an dem Spanntisch 81 der Schneidvorrichtung 8 gehalten wird, so bei der Schneidestartposition des Schneidbereichs positioniert ist, wird die Schneidklinge 823 von einer Ruheposition, die durch die Linie in 9A mit abwechselnd einem langen und zwei kurzen Strichen angedeutet wird, auf einen durch den Pfeil Z1 angedeuteten Einschneidevorschub nach unten eingestellt und wird bei einer Einschneidezuführposition positioniert, wie durch die durchgehende Linie in 9A angedeutet. Die Einschneidezuführposition wird auf so eine Weise festgelegt, dass ein unteres Ende der ringförmigen Schneidkante 823a der Schneidklinge 823 das Schutzband 6 erreicht, das an der Vorderseite des Formharzes 40 angebracht ist, welches auf der vorderen Seite 21a der Funktionsschicht 21 aufgetragen ist, der den in den 9A und 9C gezeigten Halbleiterwafer 2 ausmacht.
  • Als Nächstes wird die Schneidklinge 823 mit einer vorbestimmten Drehgeschwindigkeit in einer durch den Pfeil 822a in 9A angedeuteten Richtung gedreht, und der Spanntisch 81 wird mit einer vorbestimmten Schneidezuführgeschwindigkeit in einer durch den Pfeil X1 in 9A angedeuteten Richtung bewegt. Wenn das andere Ende (das rechte Ende in 9B) des Formharzes 40, das in der laserbearbeiteten Nut 250 eingebettet ist, eine Position erreicht hat, die mit einem vorbestimmten Betrag zu der linken Seite von einer Position knapp unter der ringförmigen Schneidkante 823a der Schneidklinge 823 beabstandet ist, wird die Bewegung des Spanntischs 81 angehalten. Mit dem Spanntisch 81 auf diese Weise zu einem Einschneidevorschub versetzt, werden das in der laserbearbeiteten Nut 250 eingebettete Formharz 40 und das an der Vorderseite 2a des Halbleiterwafers 2 aufgetragene Formharz 40, wie in 9B veranschaulicht, vollständig durch eine Trennnut 401 geschnitten, welche das Schutzband 6 erreicht und eine Breite von 20 μm aufweist (Trennschritt).
  • Wie oben beschrieben worden ist, wird bei diesem Trennschritt ein Mittelpunkt in der Breitenrichtung des Formharzes 40, das in der laserbearbeiteten Nut 250 eingebettet ist, welche einer Breite von 60 μm aufweist, die 20 μm breiter ist als die Breite (40 μm) der Schnittnut, die entlang der Trennlinie 22 durch ein konventionelles Bearbeitungsverfahren ausgebildet ist, durch die Schneidklinge 823 entlang der laserbearbeiteten Nut 250 geschnitten. Selbst wenn eine Schneidklinge, die in ihrer Breite auf einen Wert von nicht weniger als 20 μm beschränkt ist, verwendet wird, ist das Formharz daher mit einer Breite von in etwa 20 μm an jeder Stelle zwischen einer Seitenfläche der Schneidklinge und einer Seitenfläche des Bauelementchips vorhanden. Aus diesem Grund werden die Seitenflächen der Bauelementchips nicht beschädigt.
  • Nachfolgend wird die Schneidklinge 823, wie durch den Pfeil Z2 in 9B angedeutet, angehoben, um bei einer Ruheposition positioniert zu werden, die durch die Linie mit abwechselnd einem langen und zwei kurzen Strichen angedeutet ist, und der Spanntisch 81 wird in einer durch den Pfeil X2 in 9B angedeuteten Richtung bewegt, um zu der in 9A gezeigten Position zurückgeführt zu werden. Dann wird der Spanntisch 81 um einen Betrag, der dem Intervall der laserbearbeiteten Nuten 250 entspricht, in denen das Formharz 40 eingebettet ist (der Abstand der Trennlinien 22), in einen Einteilungsschub in einer Richtung (Einteilungszuführrichtung) versetzt, die senkrecht zu der Papierfläche ist, wodurch das Formharz 40, welches in der als Nächstes zu schneidende laserbearbeiteten Nut 250 eingebettet ist, bei einer Position positioniert wird, die mit der Schneidklinge 823 korrespondiert. Nachdem das als nächstes zu schneidende Formharz 40, welches in der laserbearbeiteten Nut 250 eingebettet ist, auf diese Weise bei der Position positioniert ist, die der Schneidklinge 823 entspricht, wird der oben erwähnte Trennschritt ausgeführt. Dann wird der Trennschritt auf das Formharz 40 angewandt, das in sämtlichen laserbearbeiteten Nuten 250 eingebettet ist, die in dem Substrat 20 ausgebildet sind, das den Halbleiterwafer 2 ausmacht.
  • Nachdem der Trennschritt wie oben ausgeführt worden ist, wird ein Waferstützschritt ausgeführt, bei dem die Rückseite des Halbleiterwafers 2 an einer Vorderseite eines Schnittbands mit einem Umfangsabschnitt angebracht ist, der so montiert ist, dass er eine innere Öffnung eines ringförmigen Rahmens bedeckt, und das Schutzelement, das an der Vorderseite des Formharzes 40 angebracht ist, welches an der Vorderseite 21a der Funktionsschicht 21 von dem Halbleiterwafer 2 belegt ist, wird freigegeben. Wie in 10A dargestellt, wird insbesondere die Rückseite 20b des Substrats 20 von dem Halbleiterwafer 2, der dem oben genannten Trennschritt unterzogen worden ist, an der Vorderseite eines Schnittbands T angebracht, dessen Umfangsabschnitt so montiert ist, dass er eine innere Öffnung eines ringförmigen Rahmens F bedeckt. Dann wird das Schutzband 6 als das Schutzelement, welches an der Vorderseite des Formharzes 40 angebracht ist, das an der Vorderseite 21a der Funktionsschicht 21 aufgetragen ist, welche den Halbleiterwafer 2 ausmacht, freigegeben. Somit wird das Formharz 40 des Halbleiterwafers 2, der an der vorderen Seite des Schnittbands T angebracht ist, welches an der vorderen Seite 21a der Funktionsschicht 21 aufgetragen ist, auf der oberen Seite angeordnet. Der Halbleiterwafer 2, der auf diese Weise dem Waferstützschritt ausgesetzt worden ist, wird zu einem Aufnahmeschritt zum einzelnen Aufnehmen von Bauelementchips 25, der ein nachfolgender Schritt ist, getragen. Jeder der auf diese Weise aufgenommenen Bauelementchips 25 bildet ein Wafer Level Chip Size Package (WL-CSP) aus, bei dem eine Vorderseite und Seitenflächen mit dem Formharz 40, wie in 11 dargestellt, beschichtet sind.
  • Es ist anzumerken, dass obwohl bei der obigen Ausführungsform ein Beispiel gezeigt worden ist, bei dem der Waferstützschritt auf den Halbleiterwafer 2, der dem Trennschritt unterzogen worden ist, angewandt wird, kann ein Verfahren angewandt werden, bei dem der Waferstützschritt auf den Halbleiterwafer 2 angewandt wird, der dem oben erwähnten Rückseitenschleifschritt unterzogen worden ist, und danach ein Mittelpunkt in der Breitenrichtung des Formharzes 40, das in den laserbearbeiteten Nuten 250 eingebettete ist, von der Vorderseite 2a des Halbleiterwafers 2 geschnitten wird, die an der Vorderseite des Schnittbands T angebracht ist, um die Wafer Level Chip Size Packages (WL-CSP) auszubilden.
  • Es wird nun nachfolgend eine zweite Ausführungsform des Waferbearbeitungsverfahrens in Übereinstimmung mit der vorliegenden Erfindung unter Bezugnahme auf die 12 bis 15C beschrieben. Auch bei der zweiten Ausführungsform wird als Erstes der Nutausbildungsschritt, der Formschritt und der Kontakthöckerfreilegungsschritt der obigen ersten Ausführungsform auf ähnliche Weise ausgeführt.
  • Als Nächstes wird ein Schnittnutausbildungsschritt ausgeführt, bei dem ein mittiger Abschnitt in der Breitenrichtung des Formharzes 40, das auf der Vorderseite 2a des Halbleiterwafer 2 aufgetragen ist, und das Formharz 40, das in den laserbearbeiteten Nuten 250 eingebettet ist, entlang der laserbearbeiteten Nuten 250 von der Vorderseite 2a des Halbleiterwafers 2 aus durch eine Schneidklinge geschnitten, die eine Dicke aufweist, die geringer ist als die Breite der laserbearbeiteten Nuten 250, um Schnittnuten 402 auszubilden, die eine Tiefe aufweisen, welche der fertiggestellten Dicke der Bauelementchips entspricht. Der Schnittnutausbildungsschritt wird durch Verwendung der in 8 abgebildeten Schneidvorrichtung 8 ausgeführt.
  • Beim Ausführen des Schnittnutausbildungsschritts durch Verwendung der in 8 gezeigten Schneidevorrichtung 8 wird das Substrat 20, das den Halbleiterwafer 2 ausbildet, welcher dem Nutausbildungsschritt, dem Formschritt und dem Kontakthöckerfreilegungsschritt der ersten Ausführungsform ausgesetzt worden ist, wie in 12 veranschaulicht, mit seiner Rückseite 20b nach unten gewandt an dem Spanntisch 81 platziert. Dann wird ein nicht gezeigtes Saugmittel betrieben, um dadurch den Halbleiterwafer 2 durch Saugkraft an dem Spanntisch 81 zu halten. Somit ist das auf der Vorderseite 21a der Funktionsschicht 21 aufgetragene Formharz 40 des an dem Spanntisch 81 gehaltenen Halbleiterwafer 2 auf der oberen Seite angeordnet. Der Spanntisch 81 mit dem so durch Saugkraft darauf gehaltenen Halbleiterwafer 2 wird durch das nicht gezeigte Schneidezuführmittel bei einer Position positioniert, die knapp unter dem Abbildungsmittel 83 liegt.
  • Nachdem der Spanntisch 81 knapp unter dem Abbildungsmittel 83 positioniert ist, wird ein Ausrichtungsvorgang ausgeführt, bei dem ein Schneidbereich, wo ein mittiger Abschnitt in der Breitenrichtung des Formharzes 40, das auf der Vorderseite 21a der Funktionsschicht 21 von dem Halbleiterwafer 2 aufgetragen ist, und das Formharz 40, das in den laserbearbeiteten Nuten 250 eingebettet ist, entlang der laserbearbeiteten Nuten 250 zu schneiden ist, um so Schnittnuten mit einer Tiefe auszubilden, die der fertiggestellten Dicke der Bauelementchips entspricht, durch das Abbildungsmittel 83 und das nicht gezeigte Steuerungsmittel erfasst wird. Insbesondere führen das Abbildungsmittel 83 und das nicht gezeigte Steuerungsmittel eine Bildverarbeitung für eine Positionsabstimmung zwischen dem Formharz 40, das in der laserbearbeiteten Nut 250 eingebettet ist, die in der ersten Richtung des Halbleiterwafers 2 ausgebildet ist, und der Schneidklinge 823 aus, um dadurch eine Ausrichtung des Schneidbereichs auszuführen (Ausrichtungsschritt). Es ist anzumerken, dass das Abbildungsmittel 83 die Kontakthöcker 24 abbildet, die in den aneinander angrenzenden Bauelementen 23 mit der Trennlinie 22 dazwischen ausgebildet sind und die an der Vorderseite des Formharzes 40 exponiert werden, da bei dieser Ausführungsform das Formharz 40 auf der Vorderseite 21a der Funktionsschicht 21 von dem Halbleiterwafer 2, die mit den laserbearbeiteten Nuten 250 ausgebildet ist, aufgetragen ist, und das Abbildungsmittel 83 sendet ein Bildsignal zu dem nicht gezeigten Steuerungsmittel. Dann bestimmt das nicht gezeigte Steuerungsmittel eine mittlere Position zwischen den Kontakthöckern 24 und den Kontakthöckern, 24, die bei den angrenzenden Bauelementen 23 ausgebildet sind, als eine mittlere Position, in der Breitenrichtung der laserbearbeiteten Nut 250, die entlang der Trennlinie 22 ausgebildet ist. Nach dem auf diese Weise ausgeführten Ausrichten der laserbearbeiteten Nut 250, die in der ersten Richtung des Halbleiterwafers 2 ausgebildet ist und in der das Formharz 40 eingebettet ist, wird die Ausrichtung des Schnittbereichs auch für die laserbearbeitete Nut 250 auf ähnliche Weise ausgeführt, die in der zweiten Richtung ausgebildet ist, welche senkrecht zu der ersten Richtung des Halbleiterwafers 2 ist.
  • Nachdem auf diese Weise die Ausrichtung zum Erfassen des Schnittbereichs des Formharzes 40, das auf der Vorderseite 21a der Funktionsschicht 21 von dem an dem Spanntisch 81 gehaltenen Halbleiterwafers 2 aufgetragen ist, und des Formharzes 40, das in den laserbearbeiteten Nuten 250 eingebettet ist, ausgeführt ist, wird der Spanntisch 81 mit dem daran gehaltenen Halbleiterwafer 2 zu einer Schneidestartposition des Schneidebereichs bewegt. In diesem Fall wird der Halbleiterwafer 2, wie in 13A gezeigt, auf so eine Weise positioniert, dass ein Ende (das linke Ende in 13A) des Formharzes 40, das in der zu schneidenden laserbearbeiteten Nut 250 eingebettet ist, bei einer Position positioniert ist, die durch einen vorbestimmten Betrag zu der rechten Seite von einer Position knapp unter der ringförmigen Schneidkante 823a der Schneidklinge 823 beabstandet ist.
  • Nachdem der Halbleiterwafer 2, der an dem Spanntisch 81 der Schneidevorrichtung 8 gehalten wird, somit bei der Schneidestartposition des Schneidebereichs positioniert ist, wird die Schneidklinge 823 von einer Ruheposition aus, die durch eine Linie in 13A mit abwechselnd einer langen und zwei kurzen Strichen angedeutet ist, in einen durch den Pfeil Z1 angedeuteten Einschneidevorschub nach unten versetzt, um, wie durch die durchgehende Linie in 13A angedeutet, bei einer vorbestimmten Einschneidezuführposition positioniert zu sein. Diese Einschneidezuführposition ist auf solch eine Weise festgelegt, dass ein unteres Ende der ringförmigen Schneidkante 823a der Schneidklinge 823 eine Bodenfläche der laserbearbeiteten Nut 250, die in dem Substrat 20 ausgebildet ist, das den Halbleiterwafer 2 ausbildet, in der Tiefe erreicht, die, wie in 13C abgebildet, der fertiggestellten Dicke der Bauelementchips entspricht.
  • Nachfolgend wird die Schneidklinge 823 mit einer vorbestimmten Drehgeschwindigkeit in einer durch den Pfeil 822a in 13A angedeuteten Richtung gedreht, und der Spanntisch 81 wird mit einer vorbestimmten Schneide Zuführgeschwindigkeit in einer durch den Pfeil X1 in 13A angedeuteten Richtung bewegt. Dann, wenn das andere Ende des Formharzes 40 (das rechte Ende in 13B), das in der laserbearbeiteten Nut 250 eingebettet ist, eine Position erreicht hat, die mit einem vorbestimmten Betrag zu der linken Seite von einer Position knapp unter der ringförmigen Schneidkante 823a der Schneidklinge 823 beabstandet ist, wird die Bewegung des Spanntischs 81 angehalten. Mit dem Spanntisch 81 auf diese Weise in den Schneidevorschub versetzt, wird eine Schnittnut 402, wie in 13D dargestellt, mit einer Breite von 20 μm und die Bodenfläche der laserbearbeiteten Nut 250 erreichend, in dem Formharz 40, das an der Vorderseite 2a des Halbleiterwafers 2 aufgetragen ist, und dem Formharz 40, das in der laserbearbeiteten Nut 250 eingebettet ist, ausgebildet (Schnittnutausbildungsschritt).
  • Als Nächstes wird die Schneidklinge 823, wie durch den Pfeil Z2 in 13B angedeutet, angehoben, um bei einer Ruheposition positioniert zu werden, die durch die Linie mit abwechselnd einer langen und zwei kurzen Strichen angedeutet wird, und der Spanntisch 81 wird in einer durch den Pfeil X2 in 13B angedeuteten Richtung bewegt, um zu der in 13Ar gezeigten Position zurückgeführt zu werden. Dann wird der Spanntisch 81 um einen Betrag in den Einteilungsvorschub in einer Richtung versetzt, die senkrecht zu der Papierfläche ist (Einteilungszuführrichtung), der dem Abstand der laserbearbeiteten Nuten 250 (dem Abstand der Trennlinien 22) entspricht, in denen das Formharz 40 eingebettet ist, wodurch das Formharz 40, das in der als Nächstes zu schneidenden laserbearbeiteten Nut 250 eingebettet ist, bei einer Position positioniert wird, die der Schneidklinge 823 entspricht. Nachdem das Formharz 40, das in der als nächstes zu schneidenden laserbearbeiteten Nut 250 eingebettet ist, als Nächstes bei der Position positioniert ist, die der der Schneidklinge 823 entspricht, wird der zuvor erwähnte Schnittnutausbildungsschritt ausgeführt. Dann wird der oben erwähnte Schnittnutausbildungsschritt für das gesamte Formharz 40, das auf der Vorderseite 21a der Funktionsschicht 21 des Halbleiterwafers 2 aufgetragen ist, und das Formharz 40, das in den laserbearbeiteten Nuten 250 eingebettet ist, ausgeführt.
  • Nachdem der obige Schnittnutausbildungsschritt ausgeführt ist, wird ein Schutzelement Anbringschritt ausgeführt, bei dem ein Schutzelement an der Vorderseite des Formharzes 40 angebracht wird, das an der Vorderseite 2a des Halbleiterwafers 2 verlegt ist. Insbesondere wird das Schutzband 6 als Schutzelement, wie in den 14A und 14B veranschaulicht, an der Vorderseite des Formharzes 40 angebracht, dass auf der Vorderseite 2a des Halbleiterwafers 2 aufgetragen ist, die dem Schnittnutausbildungsschritt ausgesetzt worden ist. Es ist anzumerken, dass das Schutzband 6 ein Acrylharz Haftmittel aufweist, das mit einer Dicke von den etwa 5 μm auf einer Vorderseite eines blattförmigen Basismaterials aus BVC mit einer Dicke von 100 μm wie bei der oben in 6 veranschaulichten Ausführungsform aufgebracht ist.
  • Als Nächstes wird ein Rückseitenschleifschritt ausgeführt, bei dem die Rückseite 20b des Substrats 20, das den Halbleiterwafer 2 ausbildet, der dem Schutzelement Anbringschritt unterzogen worden ist, geschliffen wird, um das Formharz 40, das in den laserbearbeiteten Nuten 250 eingebettet ist, zu der Rückseite 20b des Substrats 20 zu exponieren, das den Halbleiterwafer 2 ausbildet, und dadurch den Halbleiterwafer 2 in einzelne Bauelementchips 25 aufzuteilen, die jeweils einen Umfang aufweisen, der mit dem Formharz 40 umgeben ist. Der Rückseitenschleifschritt kann durch Verwendung der obigen in 7 gezeigten Schleifvorrichtung 7 ausgeführt werden.
  • Beim Ausführen des Rückseitenschleifschritts durch Verwendung der Schleifvorrichtung 7, wird der Halbleiterwafer 2, der dem Schutzelement Anbringschritt ausgesetzt worden ist, auf einer oberen Fläche (Haltefläche) des Spanntischs 71 mit seiner Seite mit dem Schutzband 6 nach unten gerichtet, wie in 15A abgebildet, platziert. Dann wird ein nicht gezeigtes Saugmittel betrieben, wodurch der Halbleiterwafer 2 über das Schutzband 6 an dem Spanntisch 71 über Saukraft gehalten wird. Folglich ist die Rückseite 20b des Substrats 20 des an dem Spanntisch 71 gehaltenen Halbleiterwafers 2 auf der oberen Seite angeordnet. Nachdem der Halbleiterwafer 2 über das Schutzband 6 auf diese Weise an dem Spanntisch 71 durch Saukraft gehalten wird, wird der Spanntisch 71 zum Beispiel mit 300 Umdrehungen in der Minute in einer durch den Pfeil 71a in 15A angedeuteten Richtung gedreht. In diesem Zustand wird das Schleifrad 724 des Schleifmittels 72 zum Beispiel mit 6000 Umdrehungen in der Minute in einer durch den Pfeil 724a in 15A angedeuteten Richtung gedreht, die Schleifsteine 726 werden mit der Rückseite 20b des Substrats 20, das den Halbleiterwafer 2 ausbildet, wie in 15B abgebildet, in Kontakt gebracht, welche eine zu bearbeitende Fläche ist, und das Schleifrad 724 wird um einen vorbestimmten Betrag mit einer Schleifzuführgeschwindigkeit von beispielsweise 1 μm/s, wie durch den Pfeil 724b in den 15A und 15B angedeutet, nach unten in einen Schleifvorschub versetzt (in einer Richtung, die senkrecht zu der Haltefläche des Spanntischs 71 ist). Als Ergebnis wird die Rückseite 20b des Substrats 20, das den Halbleiterwafer 2 ausbildet, geschliffen, wodurch die laserbearbeiteten Nuten 250 auf der Rückseite 20b des Substrats 20, das den Halbleiterwafer 2 ausbildet, exponiert werden, und das Formharz 40, das in den laserbearbeiteten Nuten 250 eingebettet ist, wird auf der Rückseite 20b des Substrats 20, das den Halbleiterwafer 2 ausbildet, wie in 15C veranschaulicht, exponiert. Somit wird der Halbleiterwafer 2 in einzelne Bauelementchips 25 unterteilt, die jeweils einen Umfang aufweisen, der mit dem Formharz 40 umgeben ist.
  • Nachdem der Rückseitenschleifschritt auf diese Weise ausgeführt ist, wird die Rückseite 20b des Substrats 20, das den Halbleiterwafer 2 ausbildet, welcher dem oben erwähnten Rückseitenschleifschritt unterzogen worden ist, an der Vorderseite des Schneide Bands T angebracht, die einen Umfangsabschnitt aufweist, der so montiert ist, dass er die innere Öffnung des ringförmigen Rahmens F bedeckt, wie bei dem oben in 10 gezeigten Wafer Stützschritt. Dann wird das Schutzband 6 als Stützelement, das an der Vorderseite des Formharzes 40 anhaftet, welches an der Vorderseite 21a der Funktionsschicht 21 von dem Halbleiterwafer 2 aufgetragen ist, freigegeben, der Halbleiterwafer 2 wird einem Aufnahmeschritt zugeführt, der ein nachfolgender Schritt ist, und die Bauelementchips 25 werden einzeln aufgenommen. Jeder der auf diese Weise aufgenommenen Bauelementchips 25 bildet das Wafer Level Chip Size Package (WL-CSP) aus, dass eine Vorderseite und Seitenflächen aufweist, die, wie in 11 gezeigt, mit dem Formharz 40 beschichtet sind.
  • Während die vorliegende Erfindung oben auf der Grundlage der Ausführungsformen beschrieben worden ist, die in den Zeichnungen veranschaulicht sind, ist die Erfindung nicht nur auf die zuvor erwähnten Ausführungsformen zu beschränken, und verschiedene Abwandlungen sind im Schutzbereich des Geistes der Erfindung möglich. Beispielsweise erzeugt die Erfindung auch den gleichen vorteilhaften Effekt, wenn sie bei Wafern anderer Ausführungen angewandt wird, obwohl ein Beispiel in den zuvor erwähnten Ausführungsformen gezeigt worden ist, bei dem ein Halbleiterwafer 2 als Wafer bearbeitet wird, der aus einem Substrat 20 aus Silizium oder Ähnlichem und einer Funktionsschicht 21 aufgebaut ist, die auf der Vorderseite 20a des Substrats 20 ausgebildet ist und in der ein Isolationsfilm, der mit einem Isolationsfilm niedriger Permittivität (low-k-Film) aufgebaut ist, und ein Funktionsfilm zum Ausbilden eines Schaltkreises gestapelt sind.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Schutzbereich der Erfindung wird durch die beigefügten Ansprüche definiert und sämtliche Änderungen und Abwandlungen, die in den äquivalenten Schutzbereich der Ansprüche fallen, sind somit in die Erfindung einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2006-100535 [0002, 0003]

Claims (5)

  1. Waferbearbeitungsverfahren zum Bearbeiten eines Wafers mit einer Vielzahl von Trennlinien, die in einem sich kreuzenden Muster an dessen Vorderseite ausgebildet sind, und mit Bauelementen, die in einer Vielzahl von Bereichen ausgebildet sind, die durch die Trennlinien unterteilt sind, wobei die Bauelemente jeweils mit einer Vielzahl von Kontakthöckern bereitgestellt sind, die an deren Vorderseite ausgebildet sind, wobei das Waferbearbeitungsverfahren umfasst: einen Nutausbildungsschritt mit einem Aufbringen eines Laserstrahls mit einer Wellenlänge, die in dem Wafer absorbiert wird, von der Vorderseite des Wafers aus entlang der Trennlinien, um entlang der Trennlinien Nuten mit einer Tiefe auszubilden, die einer fertiggestellten Dicke der Bauelementchips entspricht; einen Formschritt, mit einem Auftragen eines Formharzes auf der Vorderseite des Wafers, der dem Nutausbildungsschritt ausgesetzt worden ist, und einem Einbetten des Formharzes in die Nuten; einen Schutzelementanbringschritt mit einem Anbringen eines Schutzelements an einer Vorderseite des Formharzes, das an der Vorderseite des Wafers aufgetragen ist, die dem Formschritt ausgesetzt worden ist; einen Rückseitenschleifschritt mit einem Schleifen einer Rückseite des Wafers, die dem Schutzelementanbringschritt ausgesetzt worden ist, um die Nuten zu exponieren und das Formharz zu der Rückseite des Wafers zu exponieren, das in den Nuten eingebettet ist; und einen Trennschritt mit einem entlang der Nuten Schneiden mit einer Schneidklinge, die eine Dicke aufweist, welche geringer ist als eine Breite der Nuten, eines mittigen Abschnitts in einer Breitenrichtung des Formharzes, das entlang der Nuten exponiert ist, um dadurch den Wafer in einzelne Bauelementchips zu unterteilen, die jeweils einen Umfang aufweisen, der mit dem Formharz umgeben ist.
  2. Waferherstellungsverfahren nach Anspruch 1, bei dem der Trennschritt ein Schneiden des mittigen Abschnitts in der Breitenrichtung des Formharzes, das entlang der Nuten exponiert ist, durch die Schneidklinge entlang der Nuten von der Rückseite des Wafers aus einschließt.
  3. Waferherstellungsverfahren nach Anspruch 1 oder 2, ferner mit einem Waferstützschritt vor dem Ausführen des Trennschritts, mit einem Anbringen der Rückseite des Wafers, die dem Rückseitenschleifschritt ausgesetzt worden ist, an einer Vorderseite eines Schneidebands, von dem ein äußerer Umfangsabschnitt so montiert ist, dass er eine innere Öffnung eines ringförmigen Rahmens bedeckt, und einem Freigeben des Schutzelements, das an der Vorderseite des Formharzes angebracht ist, welches an der Vorderseite des Wafers aufgetragen ist.
  4. Waferbearbeitungsverfahren zum Bearbeiten eines Wafers mit einer Vielzahl von Trennlinien, die in einem sich kreuzenden Muster an dessen Vorderseite ausgebildet sind, und mit Bauelementen, die in einer Vielzahl von Bereichen ausgebildet sind, welche durch die Trennlinien unterteilt werden, wobei die Bauelemente jeweils mit einer Vielzahl von Kontakthöckern bereitgestellt sind, die an deren Vorderseite ausgebildet sind, wobei das Waferbearbeitungsverfahren umfasst: einen Nutausbildungsschritt mit einem Aufbringen eines Laserstrahls mit einer Wellenlänge, die in dem Wafer absorbiert wird, von der Vorderseite des Wafers aus entlang der Trennlinien, um entlang der Trennlinien Nuten mit einer Tiefe auszubilden, die einer fertiggestellten Dicke von Bauelementchips entspricht; einen Formschritt, mit einem Auftragen eines Formharzes auf der Vorderseite des Wafers, der dem Nutausbildungsschritt ausgesetzt worden ist, und einem Einbetten des Formharzes in den Nuten; einen Schnittnutausbildungsschritt mit einem Schneiden mit einer Schneidklinge, die eine Dicke aufweist, welche geringer ist als eine Breite der Nuten, eines mittigen Abschnitts in einer Breitenrichtung des Formharzes, das auf der Vorderseite des Wafers aufgetragen ist, die dem Formschritt ausgesetzt worden ist, und des Formharzes, das in den Nuten eingebettet ist, entlang der Nuten von der Vorderseite des Wafers aus, um Schnittnuten mit einer Tiefe auszubilden, die der fertiggestellten Dicke der Bauelementchips entspricht; einen Schutzelementanbringschritt mit einem Anbringen eines Schutzelements an einer Vorderseite des Formharzes, das auf der Vorderseite des Wafers aufgetragen ist, die dem Schnittnutausbildungsschritt ausgesetzt worden ist; und einen Rückseitenschleifschritt mit einem Schleifen einer Rückseite des Wafers, die dem Schutzelementanbringschritt ausgesetzt worden ist, um das Formharz, das in den Nuten eingebettet ist, und die Schnittnuten zu der Rückseite des Wafers zu exponieren und dadurch den Wafer in einzelne Bauelementchips zu unterteilen, die jeweils einen Umfang aufweisen, der mit dem Formharz umgeben ist.
  5. Waferbearbeitungsverfahren nach Anspruch 4, ferner mit einem Waferstützschritt mit einem Anbringen der Rückseite des Wafers, die dem Rückseitenschleifschritt ausgesetzt worden ist, an einer Vorderseite eines Schneidebands, von dem ein äußerer Umfangsabschnitt so montiert ist, dass er eine innere Öffnung eines ringförmigen Rahmens bedeckt, und einem Freigeben des Schutzelements, das an der Vorderseite des Formharzes angebracht ist, welches auf der Vorderseite des Wafers aufgetragen ist.
DE102016221544.2A 2015-11-05 2016-11-03 Waferbearbeitungsverfahren Active DE102016221544B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015217275A JP2017092125A (ja) 2015-11-05 2015-11-05 ウエーハの加工方法
JP2015-217275 2015-11-05

Publications (2)

Publication Number Publication Date
DE102016221544A1 true DE102016221544A1 (de) 2017-05-11
DE102016221544B4 DE102016221544B4 (de) 2024-05-08

Family

ID=58584094

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016221544.2A Active DE102016221544B4 (de) 2015-11-05 2016-11-03 Waferbearbeitungsverfahren

Country Status (6)

Country Link
US (1) US9953871B2 (de)
JP (1) JP2017092125A (de)
KR (1) KR20170053115A (de)
CN (1) CN106935548A (de)
DE (1) DE102016221544B4 (de)
TW (1) TW201719745A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738687B2 (ja) * 2016-08-25 2020-08-12 株式会社ディスコ パッケージウエーハの加工方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6987443B2 (ja) * 2017-09-08 2022-01-05 株式会社ディスコ ウェーハの加工方法
JP6918419B2 (ja) * 2017-09-08 2021-08-11 株式会社ディスコ ウェーハの加工方法
JP7013085B2 (ja) * 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
TWI797154B (zh) * 2018-01-31 2023-04-01 日商三星鑽石工業股份有限公司 膜剝離機構及基板裂斷系統
JP2021002625A (ja) * 2019-06-24 2021-01-07 株式会社ディスコ パッケージデバイスチップの製造方法
JP7463037B2 (ja) * 2020-08-26 2024-04-08 株式会社ディスコ 検査用基板及び検査方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100535A (ja) 2004-09-29 2006-04-13 Casio Micronics Co Ltd 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2001284497A (ja) 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
DE10202881B4 (de) 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
JP4100936B2 (ja) * 2002-03-01 2008-06-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2005086074A (ja) * 2003-09-10 2005-03-31 Disco Abrasive Syst Ltd 半導体ウェーハの移し替え方法
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4974384B2 (ja) * 2008-09-05 2012-07-11 株式会社テラミクロス 半導体装置の製造方法
JP2011124266A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
JP6215544B2 (ja) * 2013-03-18 2017-10-18 株式会社ディスコ ウエーハの加工方法
US9318386B2 (en) * 2013-07-17 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment methods in die sawing process
WO2015081141A1 (en) 2013-11-26 2015-06-04 Diodes Incorporation A chip scale package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100535A (ja) 2004-09-29 2006-04-13 Casio Micronics Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20170133269A1 (en) 2017-05-11
JP2017092125A (ja) 2017-05-25
KR20170053115A (ko) 2017-05-15
DE102016221544B4 (de) 2024-05-08
TW201719745A (zh) 2017-06-01
US9953871B2 (en) 2018-04-24
CN106935548A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
DE102016221544A1 (de) Waferbearbeitungsverfahren
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102004025707B4 (de) Verfahren zum Teilen eines nicht-metallischen Substrats
DE102004029091B4 (de) Unterteilungsvorrichtung für plattenartiges Werkstück
DE102017206401A1 (de) Verfahren zum bearbeiten eines sic-und wafers
DE102009030454A1 (de) Waferbehandlungsverfahren
DE102018205905A1 (de) SiC-Waferherstellungsverfahren
DE102015220379A1 (de) Wasser-Bearbeitungsverfahren
DE102017216895A1 (de) SiC-Waferherstellungsverfahren
DE102016215472A1 (de) Waferbearbeitungsverfahren
DE102009023739A1 (de) Optikbauelementwafer-Teilungsverfahren
DE102017219343B4 (de) Verfahren zum bearbeiten eines wafers
DE102008022745A1 (de) Waferunterteilungsverfahren
DE102016213249A1 (de) Verfahren zum dünnen Ausgestalten eines Wafers
AT515730A2 (de) Verfahren zum Bearbeiten von Wafern
DE102016224214A1 (de) Bearbeitungsverfahren für einen Wafer
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE10356766A1 (de) Laserbearbeitungsverfahren
DE102017105503B4 (de) Waferbearbeitungsverfahren
DE102004055443A1 (de) Waferbearbeitungsverfahren
DE102006030880A1 (de) Laserbearbeitungsverfahren für einen Wafer
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102018219424A1 (de) Waferherstellungsverfahren und waferherstellungsvorrichtung
DE102021207672A1 (de) Si-substratherstellungsverfahren
DE102019206713A1 (de) Waferteilungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division