CN106935548A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN106935548A
CN106935548A CN201610972086.3A CN201610972086A CN106935548A CN 106935548 A CN106935548 A CN 106935548A CN 201610972086 A CN201610972086 A CN 201610972086A CN 106935548 A CN106935548 A CN 106935548A
Authority
CN
China
Prior art keywords
chip
groove
moulded resin
back side
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610972086.3A
Other languages
English (en)
Inventor
小幡翼
山下阳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN106935548A publication Critical patent/CN106935548A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

提供晶片的加工方法。晶片的加工方法包含如下的工序：槽形成工序，从晶片的正面侧沿着分割预定线照射对于晶片具有吸收性的波长的激光光线，沿着分割预定线形成深度相当于器件芯片的完工厚度的槽；模制工序，在晶片的正面上敷设模制树脂并且在槽中埋设模制树脂；保护部件粘贴工序，在晶片的正面所敷设的模制树脂的正面上粘贴保护部件；背面磨削工序，对晶片的背面进行磨削而使槽露出，并使槽中所埋设的模制树脂在晶片的背面露出；以及分割工序，利用具有比槽的宽度薄的厚度的切削刀具沿着槽对沿着槽而露出的模制树脂的宽度方向中央部进行切削，从而将晶片分割成一个个的具有被模制树脂围绕的外周的器件芯片。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法，该晶片在正面上呈格子状形成有多条分割预定线并且在由该多条分割预定线划分出的多个区域中形成有器件，该晶片的加工方法沿着分割预定线将该晶片分割成一个个的器件芯片并且利用树脂包覆一个个的器件芯片。
背景技术
在半导体器件制造工艺中，在作为大致圆板形状的半导体晶片的正面上由排列成格子状的分割预定线划分出多个区域，在该划分出的区域中形成IC、LSI等器件。通过沿着分割预定线对这样形成的半导体晶片进行切断，而对形成有器件的区域进行分割从而制造出一个个的器件芯片。
近年来，开发出如下的封装技术：将晶片分割成一个个的器件芯片，并且利用树脂包覆一个个的器件芯片。在下述专利文献1中公开了作为该封装技术之一的被称为晶片级芯片尺寸封装件(WL-CSP)的封装技术。
在下述专利文献1所公开的封装技术中，在晶片的背面上包覆树脂，并形成从晶片的正面沿着分割预定线而到达树脂的切削槽，当在晶片的正面上敷设模制树脂而包覆各器件芯片并且在切削槽中埋设了模制树脂之后，通过厚度比切削槽的宽度薄的切削刀具对埋设在切削槽中的模制树脂进行切断，而分割成一个个晶片级芯片尺寸封装件(WL-CSP)。
并且，为了提高IC、LSI等半导体芯片的处理能力，将如下的形式的半导体晶片实用化：通过在硅等基板的正面上层叠了由SiOF、BSG(SiOB)等无机物系的膜和聚酰亚胺系、聚对二甲苯系等作为聚合物膜的有机物系的膜构成的低导电率绝缘体被膜(Low-k膜)所得到的功能层而形成半导体器件，作为使用该形式的半导体晶片而制造出晶片级芯片尺寸封装件(WL-CSP)的晶片的加工方法开发出包含如下的工序的技术。
(1)在从晶片的正面侧沿着分割预定线形成切削槽时，以使切削刀具的破坏力不会到达功能层上所形成的器件的方式沿着分割预定线向功能层照射激光光线并形成激光加工槽，由此沿着分割预定线去除功能层(功能层去除工序)。
(2)从晶片的正面侧沿着分割预定线上所形成的激光加工槽通过宽度比激光加工槽的宽度窄的第1切削刀具而形成深度相当于器件芯片的完工厚度的切削槽(切削槽形成工序)。
(3)在晶片的正面上敷设模制树脂并且在切削槽中埋设模制树脂(模制工序)。
(4)在晶片的正面所敷设的模制树脂的正面上粘贴保护部件并对晶片的背面进行磨削而使切削槽露出(背面磨削工序)。
(5)在划片带上粘贴晶片的背面，通过厚度比切削槽的宽度薄的第2切削刀具而对埋设在切削槽中的模制树脂进行切断，由此分割成一个个晶片级芯片尺寸封装件(WL-CSP)(分割工序)。
专利文献1：日本特开2006-100535号公报
但是，将实施上述分割工序时所使用的第2切削刀具的厚度设定为20μm以下很困难，而且分割预定线的宽度也被限制，因此第1切削刀具的厚度也必然被限制(例如为40μm以下)，利用第1切削刀具而沿着分割预定线形成的切削槽的宽度也被限制。因此，埋设在切削槽中的模制树脂的宽度不足够，在通过第2切削刀具对埋设在切削槽中的模制树脂进行切断时第2切削刀具的侧面与器件芯片的侧面之间所存在的模制树脂的宽度较小为10μm左右，因此存在给器件芯片的侧面带来损伤且难以利用模制树脂围绕器件芯片的外周的问题。
发明内容
本发明是鉴于上述情况而完成的，其主要的技术课题在于，提供一种晶片的加工方法，能够不给器件芯片的侧面带来损伤而得到品质良好的、外周被模制树脂围绕的器件芯片。
为了解决上述主要的技术课题，根据本发明，提供一种晶片的加工方法，该晶片在正面上呈格子状形成有多条分割预定线并且在由该多条分割预定线划分出的多个区域中形成有器件，该器件在正面上具有多个凸起，该晶片的加工方法的特征在于，具有如下的工序：
槽形成工序，从晶片的正面侧沿着分割预定线照射对于晶片具有吸收性的波长的激光光线，沿着分割预定线形成深度相当于器件芯片的完工厚度的槽；
模制工序，在实施了该槽形成工序的晶片的正面上敷设模制树脂并且在该槽中埋设模制树脂；
保护部件粘贴工序，在实施了该模制工序的晶片的正面所敷设的模制树脂的正面上粘贴保护部件；
背面磨削工序，对实施了该保护部件粘贴工序的晶片的背面进行磨削而使该槽露出，并使该槽中所埋设的模制树脂在晶片的背面露出；以及
分割工序，利用具有比该槽的宽度薄的厚度的切削刀具对沿着该槽而露出的模制树脂的宽度方向中央部沿着该槽进行切削，从而将晶片分割成一个个的具有被模制树脂围绕的外周的器件芯片。
优选在上述分割工序中，从晶片的背面侧对沿着槽而露出的模制树脂的宽度方向中央部沿着槽进行切削。
优选实施如下的晶片支承工序：将实施了上述背面磨削工序的晶片的背面粘贴于外周部被安装成覆盖环状的框架的内侧开口部的划片带的正面上，并且将晶片的正面所敷设的模制树脂的正面上所粘贴的上述保护部件剥离，之后实施上述分割工序。
另外，根据本发明，提供一种晶片的加工方法，该晶片在正面上呈格子状形成有多条分割预定线并且在由该多条分割预定线划分出的多个区域中形成有器件，该器件在正面上具有多个凸起，该晶片的加工方法的特征在于，具有如下的工序：
槽形成工序，从晶片的正面侧沿着分割预定线照射对于晶片具有吸收性的波长的激光光线，沿着分割预定线形成深度相当于器件芯片的完工厚度的槽；
模制工序，在实施了该槽形成工序的晶片的正面上敷设模制树脂并且在该槽中埋设模制树脂；
切削槽形成工序，从实施了该模制工序的晶片的正面侧利用具有比该槽的宽度薄的厚度的切削刀具对晶片的正面所敷设的模制树脂和该槽中所埋设的模制树脂的宽度方向中央部沿着该槽进行切削而形成深度相当于器件芯片的完工厚度的切削槽；
保护部件粘贴工序，在实施了该切削槽形成工序的晶片的正面所敷设的模制树脂的正面上粘贴保护部件；以及
背面磨削工序，对实施了该保护部件粘贴工序的晶片的背面进行磨削而使该槽中所埋设的模制树脂和该切削槽在晶片的背面露出，从而将晶片分割成一个个的具有被模制树脂围绕的外周的器件芯片。
优选晶片的加工方法还包含如下的晶片支承工序：在该分割工序之前，将实施了上述背面磨削工序的晶片的背面粘贴于外周部被安装成覆盖环状的框架的内侧开口部的划片带的正面上，并且将晶片的正面所敷设的模制树脂的正面上所粘贴的上述保护部件剥离。
根据本发明的晶片的加工方法的第1方式，在槽形成工序中，通过沿着分割预定线(宽度为80μm)对功能层照射激光光线而形成激光加工槽而沿着分割预定线将功能层去除，然后能够形成达到相当于深度器件芯片的完工厚度的宽度较宽的槽。因此，当通过在分割工序中利用具有比槽的宽度薄的厚度的切削刀具对沿着晶片的槽而露出的模制树脂的宽度方向中央部沿着槽进行切削而将晶片分割成具有被模制树脂围绕的外周的一个个的器件芯片时，即使使用宽度被限制为20μm以上的切削刀具，也不会给器件芯片的侧面带来损伤。
并且，根据本发明的晶片的加工方法的第2方式，在槽形成工序中，能够通过激光光线的照射而形成以相当于器件芯片的完工厚度的深度形成的宽度比切削槽的宽度宽的槽。因此，在切削槽形成工序中，在利用具有比槽的宽度薄的厚度的切削刀具对晶片的正面所敷设的模制树脂和埋设在槽中的模制树脂的宽度方向中央部沿着槽进行切削而形成深度相当于器件的完工厚度的切削槽时，即使使用宽度被限制为20μm以上的切削刀具，也不会给器件的侧面带来损伤。
附图说明
图1的(a)、(b)是半导体晶片的立体图和放大地示出主要部分的剖视图。
图2是用于实施槽形成工序的切削装置的主要部分立体图。
图3的(a)～(e)是槽形成工序的说明图。
图4的(a)～(c)是模制工序的说明图。
图5的(a)～(c)是示出凸起露出工序的说明图。
图6的(a)、(b)是保护部件粘贴工序的说明图。
图7的(a)～(c)是背面磨削工序的说明图。
图8是用于实施分割工序的切削装置的主要部分立体图。
图9的(a)～(d)是分割工序的说明图。
图10是晶片支承工序的说明图。
图11是被分割成一个个的器件的立体图。
图12是用于实施切削槽形成工序的切削装置的主要部分立体图。
图13的(a)～(d)是切削槽形成工序的说明图。
图14的(a)、(b)是示出保护部件粘贴工序的另一实施方式的说明图。
图15的(a)～(c)是示出背面磨削工序的另一实施方式的说明图。
标号说明
2：半导体晶片；20：基板；21：功能层；22：分割预定线；23：器件；24：凸起；3：激光加工装置；31：激光加工装置的卡盘工作台；32：激光光线照射单元；322：聚光器；4：树脂包覆装置；40：模制树脂；5：研磨装置；51：研磨装置的卡盘工作台；52：研磨单元；524：研磨工具；6：保护带；7：磨削装置；71：磨削装置的卡盘工作台；72：磨削单元；76：磨削轮；8：切削装置；81：切削装置的卡盘工作台；82：切削单元；823：切削刀具；F：环状的框架；T：划片带。
具体实施方式
以下，关于本发明的晶片的加工方法的优选的实施方式，一边参照附图一边详细地说明。
在图1的(a)和(b)中示出通过本发明的晶片的加工方法而加工的半导体晶片的立体图和主要部分放大剖视图。半导体晶片2中，在直径为200mm、厚度为400μm的硅等基板20的正面20a上具有层叠了绝缘膜和形成电路的功能膜而得到的功能层21。该功能层21的厚度被设定为10μm，形成功能层21的绝缘膜由低导电率绝缘体被膜(Low-k膜)构成，该低导电率绝缘体被膜(Low-k膜)由SiO2膜、或SiOF、BSG(SiOB)等无机物系的膜和聚酰亚胺系、聚对二甲苯系等作为聚合物膜的有机物系的膜构成。在这样形成的功能层21中多条分割预定线22呈格子状形成，并且在该多条分割预定线22所划分出的多个区域中形成有IC、LSI等器件23。另外，分割预定线22的宽度被设定为80μm，器件23全部采用同一结构。在器件23的正面上分别形成有多个作为突起电极的凸起24。以下，对于沿着分割预定线22将该半导体晶片2分割成一个个具有器件23的芯片并且利用树脂包覆一个个的器件芯片的晶片的加工方法进行说明。
在晶片的加工方法的第1实施方式中，首先，实施槽形成工序，从晶片的正面侧沿着分割预定线照射对于晶片具有吸收性的波长的激光光线，沿着分割预定线形成深度相当于器件芯片的完工厚度的槽。使用图2所示的激光加工装置3来实施该槽形成工序。图2所示的激光加工装置3具有：卡盘工作台31，其对被加工物进行保持；激光光线照射单元32，其对保持在该卡盘工作台31上的被加工物照射激光光线；以及拍摄单元33，其对保持在卡盘工作台31上的被加工物进行拍摄。卡盘工作台31构成为对被加工物进行吸引保持，通过未图示的加工进给单元使该卡盘工作台31在图2中箭头X所示的加工进给方向上移动，并且通过未图示的分度进给单元使该卡盘工作台31在图2中箭头Y所示的分度进给方向上移动。
上述激光光线照射单元32包含实质上水平配置的圆筒形状的壳体321。在壳体321内配设有未图示的脉冲激光振荡器和具有重复频率设定单元的脉冲激光光线振荡单元。在上述壳体321的前端部装配有聚光器322，该聚光器322用于对从脉冲激光光线振荡单元振荡出的脉冲激光光线进行会聚。另外，激光光线照射单元32具有聚光点位置调整单元(未图示)，该聚光点位置调整单元用于对聚光器322所会聚的脉冲激光光线的聚光点位置进行调整。
构成上述激光光线照射单元32的壳体321的前端部上所装配的拍摄单元33具有：对被加工物进行照明的照明单元；捕捉该照明单元所照明的区域的光学系统；以及对该光学系统所捕捉的图像进行拍摄的拍摄元件(CCD)等，该拍摄单元33将拍摄到的图像信号发送给未图示的控制单元。
参照图2和图3对槽形成工序进行说明，在该槽形成工序中，使用上述的激光加工装置3，将对于晶片具有吸收性的波长的激光光线从晶片的正面侧沿着分割预定线进行照射，沿着分割预定线形成深度相当于器件芯片的完工厚度的槽。
首先，在上述的图2所示的激光加工装置3的卡盘工作台31上载置构成半导体晶片2的基板20的背面20b。并且，通过使未图示的吸引单元进行动作，而将半导体晶片2保持在卡盘工作台31上(晶片保持工序)。因此，关于保持在卡盘工作台31上的半导体晶片2，功能层21的正面21a成为上侧。这样，对半导体晶片2进行吸引保持的卡盘工作台31被未图示的加工进给单元定位在拍摄单元33的正下方。
当将卡盘工作台31定位在拍摄单元33的正下方时，通过拍摄单元33和未图示的控制单元执行对半导体晶片2的应该激光加工的加工区域进行检测的对准作业。即，拍摄单元33和未图示的控制单元执行图案匹配等图像处理，并执行激光光线照射位置的对准(对准工序)，该图案匹配等图像处理用于进行半导体晶片2的规定方向上所形成的分割预定线22与沿着该分割预定线22照射激光光线的激光光线照射单元32的聚光器322的对位。并且，对于半导体晶片2上在与上述规定方向垂直的方向上所形成的分割预定线22，也同样地执行激光光线照射位置的对准。
在实施了上述的对准工序之后，如图3的(a)所示，使卡盘工作台31向照射激光光线的激光光线照射单元32的聚光器322所在的激光光线照射区域移动，将规定的分割预定线22定位在聚光器322的正下方。此时，如图3的(a)所示，将半导体晶片2定位为分割预定线22的一端(在图3的(a)中为左端)位于聚光器322的正下方。并且，如图3的(c)所示，使从聚光器322照射的脉冲激光光线LB的聚光点P对准于从分割预定线22的宽度方向左端起15μm的位置上的正面附近。接着，从激光光线照射单元32的聚光器322照射对于半导体晶片2具有吸收性的波长的脉冲激光光线并且使卡盘工作台31在图3的(a)中箭头X1所示的方向上以规定的加工进给速度移动。并且，如图3的(b)所示，分割预定线22的另一端(在图3的(b)中为右端)到达聚光器322的正下方位置之后，停止脉冲激光光线的照射并且停止卡盘工作台31的移动(槽形成工序)。在图示的实施方式中按照以下的加工条件进行该槽形成工序。
激光光线的波长：355nm
脉冲宽度：5ns
重复频率：40kHz
输出：4W
聚光光斑直径：φ20μm
加工进给速度：200mm/秒
通过根据上述加工条件实施槽形成工序，而在半导体晶片2中，如图3的(d)所示，沿着分割预定线22将功能层21断开，形成有到达基板20的、宽度为10μm且深度相当于器件芯片的完工厚度(100μm)的激光加工槽25。
接着，在图3的(b)中，使卡盘工作台31在与纸面垂直的方向(分度进给方向)上在本实施方式中移动10μm。并且，从激光光线照射单元32的聚光器322照射脉冲激光光线并且使卡盘工作台31在图3的(b)中箭头X2所示的方向上以规定的加工进给速度移动，在到达图3的(a)所示的位置之后停止脉冲激光光线的照射并且停止卡盘工作台31的移动。通过对于1条分割预定线22往复实施3次该槽形成工序，而如图3的(e)所示，沿着分割预定线22按照宽度60μm将功能层21断开，并且形成深度相当于器件芯片的完工厚度(100μm)的激光加工槽250。这样，沿着半导体晶片2上所形成的所有的分割预定线22实施槽形成工序。
这样，在槽形成工序中，由于通过沿着分割预定线22照射激光光线而形成深度相当于器件芯片的完工厚度(100μm)的激光加工槽250，因此能够沿着宽度为80μm的分割预定线22形成宽度为60μm的激光加工槽250。
在实施了上述的槽形成工序之后，实施模制工序，在半导体晶片2的正面上敷设模制树脂并且在激光加工槽250中埋设模制树脂。在该模制工序中，如图4的(a)所示，在树脂包覆装置4的作为保持工作台41的上表面的保持面上载置被实施了上述槽形成工序的构成半导体晶片2的功能层21的背面20b侧。并且，通过使未图示的吸引单元进行动作而在保持工作台41的保持面上对半导体晶片2进行吸引保持。因此，关于保持在保持工作台41上的半导体晶片2，功能层21的正面21a成为上侧。这样，在保持工作台41上对半导体晶片2进行保持之后，如图4的(a)所示，将树脂提供喷嘴42的喷出口421定位于保持工作台41上所保持的半导体晶片2的中心部，通过使未图示的树脂提供单元进行动作，而从树脂提供喷嘴42的喷出口421向保持工作台41上所保持的半导体晶片2的功能层21的正面21a的中央区域滴下规定的量的模制树脂40。在向半导体晶片2的功能层21的正面21a的中央区域滴下规定的量的模制树脂40之后，如图4的(b)所示使保持工作台41在箭头41a所示的方向上以规定的旋转速度旋转规定的时间，由此如图4的(b)和(c)所示，在半导体晶片2的功能层21的正面21a上敷设模制树脂40并且在激光加工槽250中埋设模制树脂40。另外，模制树脂40在本实施方式中使用热固化性的液状树脂(环氧系树脂)，当敷设在半导体晶片2的正面2a上并且埋设在激光加工槽250中之后，加热到150℃左右而使其固化。
接着，实施凸起露出工序，对半导体晶片2的功能层21的正面21a所敷设的模制树脂40进行研磨，而使形成在器件23的正面上的凸起24露出。使用图5的(a)所示的研磨装置5来实施该凸起露出工序。图5的(a)所示的研磨装置5具有：卡盘工作台51，其对被加工物进行保持；以及研磨单元52，其对保持在该卡盘工作台51上的被加工物进行研磨。卡盘工作台51构成为在上表面上对被加工物进行吸引保持，通过未图示的旋转驱动机构而在图5的(a)中箭头51a所示的方向上旋转。研磨单元52具有：主轴壳体521；主轴522，其旋转自如地支承于该主轴壳体521，通过未图示的旋转驱动机构进行旋转；装配器523，其装配于该主轴522的下端；以及研磨工具524，其安装于该装配器523的下表面。该研磨工具524由圆形状的基台525和装配于该基台525的下表面的研磨垫526构成，基台525通过紧固螺栓527安装于装配器523的下表面。另外，关于研磨垫526，在本实施方式中，由二氧化硅构成的磨粒作为研磨材料而混入毛毡。
要想使用上述的研磨装置5来实施上述凸起露出工序，如图5的(a)所示那样在卡盘工作台51的上表面(保持面)上载置被实施了上述模制工序的构成半导体晶片2的基板20的背面20b侧。并且，通过使未图示的吸引单元进行动作而在卡盘工作台51上对半导体晶片2进行吸引保持(晶片保持工序)。因此，关于保持在卡盘工作台51上的半导体晶片2，在功能层21的正面21a所敷设的模制树脂40成为上侧。这样在卡盘工作台51上对半导体晶片2进行了吸引保持之后，使卡盘工作台51在图5的(a)中箭头51a所示的方向上以规定的旋转速度旋转，并且使研磨单元52的研磨工具524在图5的(a)中箭头524a所示的方向上以规定的旋转速度旋转，而如图5的(b)所示那样使研磨垫526与作为被加工面的半导体晶片2的功能层21的正面21a所敷设的模制树脂40的上表面接触，使研磨工具524像图5的(a)和图5的(b)中箭头524b所示那样以规定的研磨进给速度向下方(与卡盘工作台51的保持面垂直的方向)研磨进给规定的量。其结果为，像图5的(c)所示那样对半导体晶片2的功能层21的正面21a所敷设的模制树脂40进行研磨，使器件23的正面上所形成的凸起24露出。另外，当在上述模制工序中以不包覆凸起24的方式在半导体晶片2的功能层21的正面21a上敷设了模制树脂40的情况下，上述的凸起露出工序并不是必须的。
在实施了上述的凸起露出工序之后，实施保护部件粘贴工序，在半导体晶片2的功能层21的正面21a所敷设的模制树脂40的正面上粘贴保护部件。即，像图6所示那样在半导体晶片2的正面2a所敷设的模制树脂40的正面上粘贴作为保护部件的保护带6。另外，关于保护带6，在本实施方式中厚度为100μm的由聚氯乙烯(PVC)构成的片状基材的正面上涂布有厚度5μm左右的丙烯酸树脂系的糊。
接着，实施背面磨削工序，对于构成实施了保护部件粘贴工序的半导体晶片2的基板20的背面进行磨削而使激光加工槽250露出，使激光加工槽250中所埋设的模制树脂在构成半导体晶片2的基板20的背面露出。使用图7所示的磨削装置7来实施该背面磨削工序。图7的(a)所示的磨削装置7具有：卡盘工作台71，其对被加工物进行保持；以及磨削单元72，其对保持在该卡盘工作台71上的被加工物进行磨削。卡盘工作台71构成为在作为保持面的上表面上对被加工物进行吸引保持，通过未图示的旋转驱动机构而在图7的(a)中箭头71a所示的方向上旋转。磨削单元72具有：主轴壳体721；主轴722，其旋转自如地支承于该主轴壳体721，通过未图示的旋转驱动机构而旋转；装配器723，其装配于该主轴722的下端；以及磨削轮724，其安装于该装配器723的下表面。该磨削轮724由圆环状的基台725和呈环状装配于该基台725的下表面的磨削磨具726构成，基台725被紧固螺栓727安装于装配器723的下表面。
要想使用上述的磨削装置7来实施上述背面磨削工序，如图7的(a)所示那样在卡盘工作台71的上表面(保持面)上载置实施了上述保护部件粘贴工序的半导体晶片2的保护带6侧。并且，通过使未图示的吸引单元进行动作而在卡盘工作台71上隔着保护带6对半导体晶片2进行吸引保持。因此，关于保持在卡盘工作台71上的半导体晶片2，基板20的背面20b成为上侧。当这样在卡盘工作台71上隔着保护带6对半导体晶片2进行吸引保持之后，使卡盘工作台71在图7的(a)中箭头71a所示的方向上以例如300rpm旋转，并且使磨削单元72的磨削轮724在图7的(a)中箭头724a所示的方向上以例如6000rpm旋转，像图7的(b)所示那样使磨削磨具726与作为被加工面的构成半导体晶片2的基板20的背面20b接触，使磨削轮724像图7的(a)和图7的(b)中箭头724b所示那样按照以1μm/秒的磨削进给速度向下方(与卡盘工作台71的保持面垂直的方向)磨削进给规定的量。其结果为，对构成半导体晶片2的基板20的背面20b进行磨削，像图7的(c)所示那样使激光加工槽250在构成半导体晶片2的基板20的背面20b露出，使激光加工槽250中所埋设的模制树脂40在构成半导体晶片2的基板20的背面20b露出。
在实施了上述的背面磨削工序之后，实施分割工序，利用具有比上述激光加工槽250的宽度薄的厚度的切削刀具沿着激光加工槽250对沿着激光加工槽250露出的模制树脂40的宽度方向中央部进行切削，由此将半导体晶片2分割成具有被模制树脂围绕的外周的一个个的器件芯片。在本实施方式中使用图8所示的切削装置8来实施该分割工序。图8所示的切削装置8具有：卡盘工作台81，其对被加工物进行保持；切削单元82，其对保持在该卡盘工作台81上的被加工物进行切削；以及拍摄单元83，其对保持在该卡盘工作台81上的被加工物进行拍摄。卡盘工作台81构成为对被加工物进行吸引保持，通过未图示的切削进给单元而在图8中箭头X所示的切削进给方向上移动，通过未图示的分度进给单元而在箭头Y所示的分度进给方向上移动。
上述切削单元82包含：实质上水平配置的主轴壳体821；旋转自如地支承于该主轴壳体821的主轴822；以及装配于该主轴822的前端部的具有环状的切削刃823a的切削刀具823，通过配设在主轴壳体821内的未图示的伺服电机而使主轴822在箭头822a所示的方向上旋转。另外，切削刀具823的环状的切削刃823a在本实施方式中被设定为20μm。上述拍摄单元83由显微镜和CCD照相机等光学单元构成，将拍摄得到的图像信号发送给未图示的控制单元。
要想使用上述的切削装置8来实施分割工序，在卡盘工作台81上载置实施了上述背面磨削工序的半导体晶片2的保护带6侧。并且，通过使未图示的吸引单元进行动作而在卡盘工作台81上隔着保护带6对半导体晶片2进行吸引保持。因此，关于保持在卡盘工作台81上的半导体晶片2，基板20的背面20b成为上侧。这样，对半导体晶片2进行吸引保持的卡盘工作台81被未图示的切削进给单元定位在拍摄单元83的正下方。
当卡盘工作台81被定位于拍摄单元83的正下方时，通过拍摄单元83和未图示的控制单元执行对准作业，对构成半导体晶片2的基板20中所形成的激光加工槽250中所埋设的模制树脂40的应该切削的切削区域进行检测。即，拍摄单元83和未图示的控制单元执行用于进行模制树脂40与切削刀具823的对位的图像处理，并执行切削区域的对准(对准工序)，该模制树脂埋设在构成40半导体晶片2的基板20的第1方向上所形成的激光加工槽250中。并且，对于构成半导体晶片2的基板20上所形成的与上述第1方向垂直的第2方向上所形成的激光加工槽250中所埋设的模制树脂40，也同样地执行切削区域的对准。在该对准工序中，由于激光加工槽250中所埋设的模制树脂40在构成半导体晶片2的基板20的背面露出，因此通过拍摄单元83对激光加工槽250中所埋设的模制树脂40进行拍摄而能够明确地进行检测。
在像以上那样进行了对保持在卡盘工作台81上的半导体晶片2的切削区域进行检测的对准之后，使对半导体晶片2进行保持的卡盘工作台81向切削加工区域的切削开始位置移动。此时，像图9的(a)所示那样半导体晶片2被定位为应该切削的埋设于激光加工槽250中的模制树脂40的一端(在图9的(a)中为左端)位于比切削刀具823的环状的切削刃823b的正下方靠右侧规定的量的位置，并且将埋设于激光加工槽250中的模制树脂40的宽度方向中央定位于与切削刀具823对应的位置。
在这样切削装置8的卡盘工作台81上所保持的半导体晶片2被定位于切削加工区域的切削开始位置之后，使切削刀具823从图9的(a)中双点划线所示的待机位置像箭头Z1所示那样向下方切入进给，像图9的(a)中实线所示那样定位于规定的切入进给位置。该切入进给位置像图9的(a)和图9的(c)所示那样被设定于切削刀具823的环状的切削刃823b的下端到达构成半导体晶片2的功能层21的正面所敷设的模制树脂40的正面上所粘贴的保护带6的位置。
接着，使切削刀具823在图9的(a)中箭头822a所示的方向上以规定的旋转速度旋转，使卡盘工作台81在图9的(a)中箭头X1所示的方向上以规定的切削进给速度移动。并且，在激光加工槽250中所埋设的模制树脂40的另一端(在图9的(b)中为右端)到达到位于比切削刀具823的环状的切削刃823b的正下方靠左侧规定的量的位置之后，停止卡盘工作台81的移动。通过这样对卡盘工作台81进行切削进给，像图9的(d)所示那样激光加工槽250中所埋设的模制树脂40和半导体晶片2的正面所敷设的模制树脂40被到达保护带6的宽度为20μm的分割槽401完全切削(分割工序)。
在该分割工序中，像上述那样，通过切削刀具823沿着激光加工槽250对具有60μm的宽度的激光加工槽250中所埋设的模制树脂40的宽度方向中央进行切削，其中，该激光加工槽250比通过以往的加工方法沿着分割预定线22所形成的切削槽的宽度(40μm)宽20μm，因此即使使用宽度被限制为20μm以上的切削刀具，在切削刀具的侧面与器件芯片的侧面之间也存在宽度分别为20μm左右的模制树脂，因此不会给器件芯片的侧面带来损伤。
接着，使切削刀具823像图9的(b)中箭头Z2所示那样上升而定位在双点划线所示的待机位置，使卡盘工作台81在图9的(b)中箭头X2所示的方向上移动，而返回到图9的(a)所示的位置。并且，使卡盘工作台81在与纸面垂直的方向(分度进给方向)上分度进给相当于埋设有模制树脂40的激光加工槽250的间隔(分割预定线22的间隔)的量，将接下来应该切削的激光加工槽250中所埋设的模制树脂40定位在与切削刀具823对应的位置。这样，在将接下来应该切削的激光加工槽250中所埋设的模制树脂40定位在与切削刀具823对应的位置之后，实施上述的分割工序。并且，对于构成半导体晶片2的基板20上所形成的所有的激光加工槽250中所埋设的模制树脂40实施上述的分割工序。
在实施了上述的分割工序之后，实施晶片支承工序，将半导体晶片2的背面粘贴于外周部被安装成覆盖环状的框架的内侧开口部的划片带的正面上，并且将半导体晶片2的功能层21的正面所敷设的模制树脂40的正面上所粘贴的保护部件剥离。即，如图10所示，在外周部被安装成覆盖环状的框架F的内侧开口部的划片带T的正面上粘贴实施了上述的分割工序的半导体晶片2的基板20的背面20b。并且，将构成半导体晶片2的功能层21的正面所敷设的模制树脂40的正面上所粘贴的作为保护部件的保护带6剥离。因此，关于划片带T的正面上所粘贴的半导体晶片2，功能层21的正面所敷设的模制树脂40成为上侧。这样，实施了晶片支承工序的半导体晶片2被搬送到作为下一工序的拾取工序，对于每个器件芯片进行拾取。这样被拾取的器件芯片25构成如图11所示那样正面和侧面被模制树脂40包覆的晶片级芯片尺寸封装件(WL-CSP)。
另外，在上述的实施方式中示出了对实施了上述分割工序的半导体晶片2实施上述晶片支承工序的例子，但也可以对实施了上述背面磨削工序的半导体晶片2实施晶片支承工序，然后从划片带T的正面上所粘贴的半导体晶片2的正面将激光加工槽250中所埋设的模制树脂40的宽度方向中央切断而形成晶片级芯片尺寸封装件(WL-CSP)。
接着，参照图12至图15对本发明的晶片的加工方法的第2实施方式进行说明。在该第2实施方式中，首先也同样地实施上述第1实施方式中的槽形成工序、模制工序以及凸起露出工序。
接着，实施切削槽形成工序，从半导体晶片2的正面侧通过具有比上述激光加工槽250的宽度薄的厚度的切削刀具而沿着激光加工槽250对激光加工槽250的正面所敷设的模制树脂和激光加工槽250内所埋设的模制树脂的宽度方向中央部进行切削从而形成深度与器件芯片的完工厚度相当的切削槽402。可以使用上述图8所示的切削装置8来实施该切削槽形成工序。
要想使用上述图8所示的切削装置8来实施切削槽形成工序，像图12所示那样在卡盘工作台81上载置构成实施了上述第1实施方式中的槽形成工序、模制工序以及凸起露出工序的半导体晶片2的基板20的背面20b侧。并且，通过使未图示的吸引单元进行动作而在卡盘工作台81上对半导体晶片2进行吸引保持。因此，关于保持在卡盘工作台81上的半导体晶片2，功能层21的正面所敷设的模制树脂40成为上侧。这样，对半导体晶片2进行吸引保持的卡盘工作台81被未图示的切削进给单元定位在拍摄单元83的正下方。
当将卡盘工作台81定位在拍摄单元83的正下方时，通过拍摄单元83和未图示的控制单元执行对准作业，对沿着激光加工槽250对半导体晶片2的功能层21的正面所敷设的模制树脂和激光加工槽250中所埋设的模制树脂的宽度方向中央部进行切削而应该形成深度相当于器件芯片的完工厚度的切削槽的切削区域进行检测。即，拍摄单元83和未图示的控制单元执行用于进行模制树脂40与切削刀具823的对位的图像处理并执行切削区域的对准(对准工序)，该模制树脂40埋设在半导体晶片2的第1方向上所形成的激光加工槽250。另外，在本实施方式中，由于在形成有激光加工槽250的半导体晶片2的功能层21的正面上敷设有模制树脂40，因此拍摄单元83对形成于隔着分割预定线22而相邻的器件23上且从模制树脂40的正面露出的凸起24进行拍摄而发送给未图示的控制单元。并且，未图示的控制单元将相邻的器件23上所形成的凸起24与凸起24的中间位置决定为分割预定线22上所形成的激光加工槽250的宽度方向中间位置。这样，在执行了相对于埋设了半导体晶片2的第1方向上所形成的模制树脂40的激光加工槽250的对准之后，对于半导体晶片2上所形成的与上述第1方向垂直的第2方向上所形成的激光加工槽250也同样地执行切削区域的对准。
在像上述那样进行了对卡盘工作台81上所保持的半导体晶片2的功能层21的正面所敷设的模制树脂和激光加工槽250中所埋设的模制树脂的切削区域进行检测的对准之后，使对半导体晶片2进行保持的卡盘工作台81向切削加工区域的切削开始位置移动。此时，像图13的(a)所示那样半导体晶片2被定位为应该切削的激光加工槽250中所埋设的模制树脂40的一端(在图13的(a)中为左端)位于比切削刀具823的环状的切削刃823a的正下方靠右侧规定的量的位置。
在这样保持在切削装置8的卡盘工作台81上的半导体晶片2被定位于切削加工区域的切削开始位置之后，使切削刀具823从图13的(a)中双点划线所示的待机位置像箭头Z1所示那样向下方切入进给，像图13的(a)中实线所示那样定位于规定的切入进给位置。该切入进给位置像图13的(c)所示那样被设定为切削刀具823的环状的切削刃823a的下端到达激光加工槽250的底面的位置，该激光加工槽250按照相当于器件芯片的完工厚度的深度形成于构成半导体晶片2的基板20。
接着，使切削刀具823在图13的(a)中箭头822a所示的方向上以规定的旋转速度旋转，使卡盘工作台81在图13的(a)中箭头X1所示的方向上以规定的切削进给速度移动。并且，在激光加工槽250中所埋设的模制树脂40的另一端(图13的(b)中为右端)到达到位于比切削刀具823的环状的切削刃823b的正下方靠左侧规定的量的位置之后，停止卡盘工作台81的移动。通过这样对卡盘工作台81进行切削进给，而像图13的(d)所示那样在半导体晶片2的正面所敷设的模制树脂40和激光加工槽250中所埋设的模制树脂40中形成有宽度为20μm且到达激光加工槽250的底面的切削槽402(切削槽形成工序)。
接着，使切削刀具823像图13的(b)中箭头Z2所示那样上升而定位在双点划线所示的待机位置，使卡盘工作台81在图13的(b)中箭头X2所示的方向上移动，而返回图13的(a)所示的位置。并且，使卡盘工作台81在与纸面垂直的方向(分度进给方向)上分度进给相当于埋设有模制树脂40的激光加工槽250的间隔(分割预定线22的间隔)的量，将接下来应该切削的激光加工槽250中所埋设的模制树脂40定位在与切削刀具823对应的位置。这样，在将接下来应该切削的激光加工槽250中所埋设的模制树脂40定位在与切削刀具823对应的位置之后，实施上述的切削槽形成工序。并且，对于半导体晶片2的功能层21的正面所敷设的模制树脂40和激光加工槽250中所埋设的所有的模制树脂40实施上述的切削槽形成工序。
在实施了上述的切削槽形成工序之后，实施保护部件粘贴工序，在半导体晶片2的正面所敷设的模制树脂40的正面上粘贴保护部件。即，像图14所示那样在实施了上述切削槽形成工序的半导体晶片2的正面2a所敷设的模制树脂40的正面上粘贴作为保护部件的保护带6。另外，保护带6与上述图6所示的实施方式同样，在厚度为100μm的由聚氯乙烯(PVC)构成的片状基材的正面上涂布有厚度5μm左右的丙烯酸树脂系的糊。
接着，实施背面磨削工序，对实施了保护部件粘贴工序的构成半导体晶片2的基板20的背面进行磨削而使激光加工槽250中所埋设的模制树脂40在构成半导体晶片2的基板20的背面露出，由此将半导体晶片2分割成一个个的具有被模制树脂围绕的外周的器件芯片。可以使用上述图7所示的切削装置7来实施该背面磨削工序。
要想使用上述的磨削装置7来实施上述背面磨削工序，在像图15的(a)所示那样在卡盘工作台71的上表面(保持面)上载置实施了上述保护部件粘贴工序的半导体晶片2的保护带6侧。并且，通过使未图示的吸引单元进行动作而在卡盘工作台71上隔着保护带6对半导体晶片2进行吸引保持。因此，关于保持在卡盘工作台71上的半导体晶片2，基板20的背面20b成为上侧。当这样在卡盘工作台71上隔着保护带6对半导体晶片2进行吸引保持之后，使卡盘工作台71在图15的(a)中箭头71a所示的方向上以例如300rpm旋转，并且使磨削单元72的磨削轮724在图15的(a)中箭头724a所示的方向上以例如6000rpm旋转，在像图15的(b)所示那样使磨削磨具726与作为被加工面的构成半导体晶片2的基板20的背面20b接触，使磨削轮724像图15的(a)和图15的(b)中箭头724b所示那样以例如1μm/秒的磨削进给速度向下方(与卡盘工作台71的保持面垂直的方向)磨削进给规定的量。其结果为，对构成半导体晶片2的基板20的背面20b进行磨削，像图15的(c)所示那样激光加工槽250在构成半导体晶片2的基板20的背面20b露出，激光加工槽250中所埋设的模制树脂40在构成半导体晶片2的基板20的背面20b露出。其结果为，将半导体晶片2分割成具有被模制树脂40围绕的外周的一个个的器件芯片25。
在像以上那样实施了背面磨削工序之后，与上述图10所示的晶片支承工序同样，在外周部被安装成覆盖环状的框架F的内侧开口部的划片带T的正面上粘贴实施了上述的背面磨削工序的构成半导体晶片2的基板20的背面20b。并且，将半导体晶片2的功能层21的正面所敷设的模制树脂40的正面上所粘贴的作为保护部件的保护带6剥离，搬送到作为下一工序的拾取工序，按照每一个器件芯片25进行拾取。这样拾取的器件芯片25像图11所示那样构成正面和侧面被模制树脂40包覆的晶片级芯片尺寸封装件(WL-CSP)。
以上，根据图示的实施方式对本发明进行了说明，但本发明不仅限于上述的实施方式，但在本发明的主旨的范围中可以进行各种变形。例如，在上述的实施方式中，示出了对作为晶片的由硅等基板20和功能层21构成的半导体晶片2进行加工的例子，其中该功能层21是在该基板20的正面20a上层叠由低导电率绝缘体被膜(Low-k膜)构成的绝缘膜和形成电路的功能膜而得到的，但本发明即使应用于其他结构的晶片也能够实现相同的作用效果。

Claims (5)

1.一种晶片的加工方法，该晶片在正面上呈格子状形成有多条分割预定线并且在由该多条分割预定线划分出的多个区域中形成有器件，该器件在正面上具有多个凸起，该晶片的加工方法的特征在于，具有如下的工序：
槽形成工序，从晶片的正面侧沿着分割预定线照射对于晶片具有吸收性的波长的激光光线，沿着分割预定线形成深度相当于器件芯片的完工厚度的槽；
模制工序，在实施了该槽形成工序的晶片的正面上敷设模制树脂并且在该槽中埋设模制树脂；
保护部件粘贴工序，在实施了该模制工序的晶片的正面所敷设的模制树脂的正面上粘贴保护部件；
背面磨削工序，对实施了该保护部件粘贴工序的晶片的背面进行磨削而使该槽露出，并使该槽中所埋设的模制树脂在晶片的背面露出；以及
分割工序，利用具有比该槽的宽度薄的厚度的切削刀具对沿着该槽而露出的模制树脂的宽度方向中央部沿着该槽进行切削，从而将晶片分割成一个个的具有被模制树脂围绕的外周的器件芯片。
2.根据权利要求1所述的晶片的加工方法，其中，
在该分割工序中，从晶片的背面侧利用该切削刀具对沿着该槽而露出的模制树脂的宽度方向中央部沿着槽进行切削。
3.根据权利要求1所述的晶片的加工方法，其中，
该晶片的加工方法还包含如下的晶片支承工序：在实施该分割工序之前，将实施了该背面磨削工序的晶片的背面粘贴于外周部被安装成覆盖环状的框架的内侧开口部的划片带的正面上，并且将晶片的正面所敷设的模制树脂的正面上所粘贴的该保护部件剥离。
4.一种晶片的加工方法，该晶片在正面上呈格子状形成有多条分割预定线并且在由该多条分割预定线划分出的多个区域中形成有器件，该器件在正面上具有多个凸起，该晶片的加工方法的特征在于，具有如下的工序：
槽形成工序，从晶片的正面侧沿着分割预定线照射对于晶片具有吸收性的波长的激光光线，沿着分割预定线形成深度相当于器件芯片的完工厚度的槽；
模制工序，在实施了该槽形成工序的晶片的正面上敷设模制树脂并且在该槽中埋设模制树脂；
切削槽形成工序，从实施了该模制工序的晶片的正面侧利用具有比该槽的宽度薄的厚度的切削刀具对晶片的正面所敷设的模制树脂和该槽中所埋设的模制树脂的宽度方向中央部沿着该槽进行切削而形成深度相当于器件芯片的完工厚度的切削槽；
保护部件粘贴工序，在实施了该切削槽形成工序的晶片的正面所敷设的模制树脂的正面上粘贴保护部件；以及
背面磨削工序，对实施了该保护部件粘贴工序的晶片的背面进行磨削而使该槽中所埋设的模制树脂和该切削槽在晶片的背面露出，从而将晶片分割成一个个的具有被模制树脂围绕的外周的器件芯片。
5.根据权利要求4所述的晶片的加工方法，其中，
该晶片的加工方法还包含如下的晶片支承工序：将实施了该背面磨削工序的晶片的背面粘贴于外周部被安装成覆盖环状的框架的内侧开口部的划片带的正面上，并且将晶片的正面所敷设的模制树脂的正面上所粘贴的该保护部件剥离。
CN201610972086.3A 2015-11-05 2016-10-31 晶片的加工方法 Pending CN106935548A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-217275 2015-11-05
JP2015217275A JP2017092125A (ja) 2015-11-05 2015-11-05 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
CN106935548A true CN106935548A (zh) 2017-07-07

Family

ID=58584094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610972086.3A Pending CN106935548A (zh) 2015-11-05 2016-10-31 晶片的加工方法

Country Status (6)

Country Link
US (1) US9953871B2 (zh)
JP (1) JP2017092125A (zh)
KR (1) KR20170053115A (zh)
CN (1) CN106935548A (zh)
DE (1) DE102016221544B4 (zh)
TW (1) TW201719745A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473348A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738687B2 (ja) * 2016-08-25 2020-08-12 株式会社ディスコ パッケージウエーハの加工方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6987443B2 (ja) * 2017-09-08 2022-01-05 株式会社ディスコ ウェーハの加工方法
JP6918419B2 (ja) * 2017-09-08 2021-08-11 株式会社ディスコ ウェーハの加工方法
TWI797154B (zh) * 2018-01-31 2023-04-01 日商三星鑽石工業股份有限公司 膜剝離機構及基板裂斷系統
JP7068028B2 (ja) * 2018-05-09 2022-05-16 株式会社ディスコ ウェーハの分割方法
JP2021002625A (ja) * 2019-06-24 2021-01-07 株式会社ディスコ パッケージデバイスチップの製造方法
JP7463037B2 (ja) * 2020-08-26 2024-04-08 株式会社ディスコ 検査用基板及び検査方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
TW473897B (en) * 2000-04-03 2002-01-21 Fujitsu Ltd Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same
US20030164547A1 (en) * 2002-03-01 2003-09-04 Nec Electronics Corporation Semiconductor device and manufacturing method thereof
JP2005086074A (ja) * 2003-09-10 2005-03-31 Disco Abrasive Syst Ltd 半導体ウェーハの移し替え方法
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010062465A (ja) * 2008-09-05 2010-03-18 Casio Comput Co Ltd 半導体装置の製造方法
JP2011124266A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
US20150024575A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Alignment Methods in Die Sawing Process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10202881B4 (de) 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4607531B2 (ja) 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
JP6215544B2 (ja) * 2013-03-18 2017-10-18 株式会社ディスコ ウエーハの加工方法
US20160225733A1 (en) 2013-11-26 2016-08-04 Diodes Incorporation Chip Scale Package

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
TW473897B (en) * 2000-04-03 2002-01-21 Fujitsu Ltd Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same
US20030164547A1 (en) * 2002-03-01 2003-09-04 Nec Electronics Corporation Semiconductor device and manufacturing method thereof
JP2005086074A (ja) * 2003-09-10 2005-03-31 Disco Abrasive Syst Ltd 半導体ウェーハの移し替え方法
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010062465A (ja) * 2008-09-05 2010-03-18 Casio Comput Co Ltd 半導体装置の製造方法
JP2011124266A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
US20150024575A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Alignment Methods in Die Sawing Process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473348A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473348B (zh) * 2017-09-08 2024-03-19 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
TW201719745A (zh) 2017-06-01
DE102016221544A1 (de) 2017-05-11
KR20170053115A (ko) 2017-05-15
US20170133269A1 (en) 2017-05-11
DE102016221544B4 (de) 2024-05-08
JP2017092125A (ja) 2017-05-25
US9953871B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
CN106935548A (zh) 晶片的加工方法
US10262899B2 (en) Method of processing wafer
US7767551B2 (en) Method for fabricating semiconductor chip
US9640420B2 (en) Wafer processing method
US7622366B2 (en) Method of manufacturing semiconductor device
JP4694845B2 (ja) ウエーハの分割方法
US8016643B2 (en) Wafer grinding method
US7211370B2 (en) Method for dicing wafer
CN104576530B (zh) 晶片的加工方法
CN105529302A (zh) 晶片的加工方法
CN106252281A (zh) 晶片的加工方法
CN105047612A (zh) 晶片的加工方法
KR20170030035A (ko) 웨이퍼의 가공 방법
CN104380437A (zh) 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割
CN105448827A (zh) 晶片的加工方法
CN103370780A (zh) 晶片级分割的方法和系统
JP2017028160A (ja) ウエーハの加工方法
US11289348B2 (en) Workpiece processing method
TW201604994A (zh) 具有晶圓級底部塡料之晶圓的隱形切割
JP2015159241A (ja) ウエーハの加工方法
KR20150070941A (ko) 디바이스 웨이퍼의 가공 방법
TWI830807B (zh) 板狀物加工方法
TW201935549A (zh) 晶圓之加工方法
KR102627958B1 (ko) 웨이퍼의 가공 방법
US11651989B2 (en) Wafer transferring method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170707

WD01 Invention patent application deemed withdrawn after publication