CN111987004A - 模制芯片的制造方法 - Google Patents

模制芯片的制造方法 Download PDF

Info

Publication number
CN111987004A
CN111987004A CN202010418048.XA CN202010418048A CN111987004A CN 111987004 A CN111987004 A CN 111987004A CN 202010418048 A CN202010418048 A CN 202010418048A CN 111987004 A CN111987004 A CN 111987004A
Authority
CN
China
Prior art keywords
wafer
manufacturing
molded
mold
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010418048.XA
Other languages
English (en)
Inventor
铃木克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN111987004A publication Critical patent/CN111987004A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供模制芯片的制造方法，能够确保器件的电连接。模制芯片的制造方法包含如下的步骤：准备步骤，将成列的多个器件芯片的器件面粘贴在耐热性的保护部件上而形成由多个器件芯片构成的芯片组；模制步骤，在实施了准备步骤之后，向器件芯片的背面侧以及各器件芯片之间的间隙提供模制树脂，利用模制树脂将器件芯片的背面和侧面包覆而形成模制晶片；以及模制分割步骤，在实施了模制步骤之后，根据对模制晶片的正面侧进行拍摄而得的图像，沿着填充有模制树脂的间隙的中央而将模制晶片分割成模制芯片。

Description

模制芯片的制造方法
技术领域
本发明涉及模制芯片的制造方法。
背景技术
为了保护半导体器件芯片免受外部环境变化的影响，已知有利用模制树脂进行包覆而进行保护的技术。例如有BGA(Ball Grid Array，焊球阵列封装)、CSP(ChipSizePackage，芯片尺寸封装)等，但这些技术中，将所搭载的基板和芯片利用线进行连接，因此完成的封装会比芯片大很多。因此，发明了WL-CSP(Wafer level ChipSize Package，晶片级芯片尺寸封装)的封装，但该技术利用模制树脂将具有6个面的芯片的仅1个面包覆，因此保护不充分。
另外，发明了如下的方法：在晶片的间隔道(分割预定线)上形成槽，在晶片的正面和槽中填充模制树脂，然后对背面进行磨削，将间隔道的模制树脂的中央切割，将芯片的5个面利用模制树脂进行模制(例如参照专利文献1)。
专利文献1：日本特开2017-022280号公报
但是，专利文献1所示的技术具有如下的课题：在对器件面侧进行了模制之后，与器件的电极连接的凸块被模制树脂包覆，会抑制电连接。
发明内容
由此，本发明的目的在于提供能够确保器件的电连接的模制芯片的制造方法。
根据本发明，提供模制芯片的制造方法，其中，该模制芯片的制造方法具有如下的步骤：准备步骤，将成列的多个器件芯片的器件面粘贴在耐热性的保护部件上而形成由多个器件芯片构成的芯片组；模制步骤，在实施了该准备步骤之后，向器件芯片的背面侧以及各器件芯片之间的间隙提供模制树脂，利用模制树脂将器件芯片的背面和侧面包覆而形成模制晶片；以及模制分割步骤，在实施了该模制步骤之后，根据对模制晶片的正面侧进行拍摄而得的图像，沿着填充有模制树脂的该间隙的中央而将模制晶片分割成模制芯片。
优选该准备步骤包含如下的步骤：槽形成步骤，对在由分割预定线划分的正面的多个各区域内形成有器件的晶片沿着正面的该分割预定线形成深度超过完工厚度的槽；保护部件粘贴步骤，在形成有该槽的晶片的正面上粘贴该保护部件；以及磨削步骤，对晶片的背面进行磨削而使该槽露出并且将晶片分割成器件芯片。
优选该准备步骤包含如下的步骤：薄化步骤，对在由分割预定线划分的正面的多个区域内形成有器件的晶片的背面进行磨削而薄化至完工厚度；以及分割步骤，将薄化后的晶片沿着该分割预定线进行分割。
优选所述模制芯片的制造方法还具有如下的扩展步骤：在实施了该准备步骤之后且在实施该模制步骤之前，将该保护部件沿面方向进行扩展，将器件芯片彼此的距离扩展。
优选晶片的外周侧面形成为圆弧状，在该准备步骤中包含沿着晶片的外周缘将晶片正面侧的该圆弧状的部分去除的边缘修整步骤，在该模制步骤中，利用模具将提供至晶片背面的模制树脂朝向晶片背面按压。
优选所述模制芯片的制造方法还具有如下的保护部件剥离步骤：在实施了该模制步骤之后，在模制晶片的背面侧粘贴粘接带而将保护部件从模制晶片的正面侧剥离，在该模制分割步骤中，从该模制晶片的正面侧进行分割加工。
本发明的模制芯片的制造方法起到能够确保器件的电连接的效果。
附图说明
图1是示出通过第1实施方式的模制芯片的制造方法制造的模制芯片的一例的立体图。
图2是示出要被制造成图1所示的模制芯片的晶片的一例的立体图。
图3是沿着图2中的III-III线的剖视图。
图4是示出第1实施方式的模制芯片的制造方法的流程的流程图。
图5是示意性示出图4所示的模制芯片的制造方法的准备步骤的边缘修整步骤的侧视图。
图6是示意性示出图4所示的模制芯片的制造方法的准备步骤的槽形成步骤的侧视图。
图7是示意性示出图4所示的模制芯片的制造方法的准备步骤的保护部件粘贴步骤之后的晶片的剖视图。
图8是以局部剖面示意性示出图4所示的模制芯片的制造方法的准备步骤的磨削步骤的侧视图。
图9是示意性示出图4所示的模制芯片的制造方法的模制步骤的剖视图。
图10是示意性示出图4所示的模制芯片的制造方法的模制分割步骤的剖视图。
图11是示出第2实施方式的模制芯片的制造方法的流程的流程图。
图12是以局部剖面示意性示出图11所示的模制芯片的制造方法的准备步骤的薄化步骤的侧视图。
图13是以局部剖面示意性示出图11所示的模制芯片的制造方法的准备步骤的分割步骤的侧视图。
图14是示出第1实施方式和第2实施方式的第1变形例的模制芯片的制造方法的流程的流程图。
图15是示意性示出图14所示的模制芯片的制造方法的扩展步骤中将各个分割而得的多个器件芯片保持于扩展装置的状态的剖视图。
图16是示意性示出对图15所示的保护部件进行扩展的状态的剖视图。
图17是示意性示出使图16所示的保护部件的器件芯片与环状框架之间收缩的状态的剖视图。
图18是示出第1实施方式和第2实施方式的第2变形例的模制芯片的制造方法的流程的流程图。
图19是示意性示出图18所示的模制芯片的制造方法的保护部件剥离步骤之后的模制晶片等的剖视图。
图20是以局部剖面示意性示出图18所示的所示的模制芯片的制造方法的模制分割步骤的侧视图。
图21是以局部剖面示意性示出第1实施方式的第3变形例的模制芯片的制造方法的磨削步骤的侧视图。
图22是示意性示出第1实施方式的第3变形例的模制芯片的制造方法的模制步骤的剖视图。
图23是以局部剖面示意性示出第2实施方式的第3变形例的模制芯片的制造方法的薄化步骤的侧视图。
标号说明
1：模制芯片；2：器件芯片；3：模制树脂；5：正面；6：器件；7：背面；8：侧面；10：晶片；11：分割预定线；12：外周侧面；13：圆弧状的部分；14：芯片组；15：完工厚度；16：槽；17：间隙；18：模制晶片；53：铸模(模具)；100：保护部件；110：粘接带；ST1、ST1-2：准备步骤；ST2：模制步骤；ST3：模制分割步骤；ST11：边缘修整步骤；ST12：槽形成步骤；ST13：保护部件粘贴步骤；ST14：磨削步骤；ST15：薄化步骤；ST16：分割步骤；ST20：扩展步骤；ST21：保护部件剥离步骤。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。本发明并不被以下实施方式所记载的内容限定。另外，在以下所记载的构成要素中包含本领域技术人员能够容易想到的内容、实质上相同的内容。另外，以下所记载的结构可以适当组合。另外，可以在不脱离本发明的主旨的范围内进行结构的各种省略、置换或变更。
[第1实施方式]
根据附图，对本发明的第1实施方式的模制芯片的制造方法进行说明。图1是示出通过第1实施方式的模制芯片的制造方法制造的模制芯片的一例的立体图。图2是示出要被制造成图1所示的模制芯片的晶片的一例的立体图。图3是沿着图2中的III-III线的剖视图。
如图1所示，第1实施方式的模制芯片1包含器件芯片2和模制树脂3。如图2所示，器件芯片2包含基板4和形成于基板4的正面5的器件6。器件6的正面相当于器件面。因此，器件芯片2在基板4的正面5具有器件面。器件6是IC(IntegratedCircuit，集成电路)或LSI(Large Scale Integration，大规模集成)等电子部件。另外，器件芯片2在器件6的器件面上设置有多个用于将器件面与未图示的基板或其他器件芯片连接的未图示的电极和电极凸块中的至少一方。
模制树脂3由具有绝缘性的合成树脂构成，其将器件芯片2的基板4的与设置有器件6的正面5位于相反侧的背面7和与正面5和背面7连结的侧面8包覆。在实施方式中，模制树脂3将所有侧面8包覆。
上述结构的模制芯片1是将图2所示的晶片10分割成器件芯片2，并且利用模制树脂3将器件芯片2的基板4的背面7和侧面8包覆而制造的。要被制造成器件芯片2的晶片10是以硅、蓝宝石或砷化镓等作为基板4的圆板状的半导体晶片或光器件晶片。另外，在晶片10的说明中，对与器件芯片2相同的部分标记相同的标号而进行说明。如图2所示，晶片10在由分割预定线11划分的基板4的正面5的多个区域内分别形成有器件6。
另外，如图3所示，晶片10的外周侧面12形成为向外周方向凸出的圆弧状。晶片10的外周侧面12形成为厚度方向的中央最向外周方向突出的剖面圆弧状。即，在晶片10的外周缘沿着整个圆周形成有圆弧状的部分13。
接着，本说明书对制造图1所示的模制芯片1的模制芯片的制造方法进行说明。图4是示出第1实施方式的模制芯片的制造方法的流程的流程图。
模制芯片的制造方法是将晶片10沿着分割预定线11分割成各个器件芯片2并且利用模制树脂3将器件芯片2的背面7和侧面8包覆而制造模制芯片1的方法。如图4所示，模制芯片的制造方法具有准备步骤ST1、模制步骤ST2以及模制分割步骤ST3。
(准备步骤)
图5是示意性示出图4所示的模制芯片的制造方法的准备步骤的边缘修整步骤的侧视图。图6是示意性示出图4所示的模制芯片的制造方法的准备步骤的槽形成步骤的侧视图。图7是示意性示出图4所示的模制芯片的制造方法的准备步骤的保护部件粘贴步骤之后的晶片的剖视图。图8是以局部剖面示意性示出图4所示的模制芯片的制造方法的准备步骤的磨削步骤的侧视图。
准备步骤ST1是将成列的多个器件芯片2的器件面粘贴在耐热性的保护部件100上而形成由成列的多个器件芯片2构成的芯片组14(图9所示)的步骤。在第1实施方式中，如图4所示，准备步骤ST1包含边缘修整步骤ST11、槽形成步骤ST12、保护部件粘贴步骤ST13以及磨削步骤ST14。
(边缘修整步骤)
边缘修整步骤ST11是沿着晶片10的外周缘将晶片10的正面5侧的圆弧状的部分13去除的步骤。在第1实施方式中，在边缘修整步骤ST11中，切削装置20将晶片10的背面7侧吸引保持于卡盘工作台21的保持面22上。
在边缘修整步骤ST11中，切削装置20将晶片10的背面7侧吸引保持于卡盘工作台21的保持面22上，如图5所示那样一边使卡盘工作台21绕与铅垂方向平行的轴心旋转，一边使通过切削单元23的主轴24而旋转的切削刀具25从晶片10的正面5侧按照超过完工厚度15(图1所示)的深度切入至外周缘的圆弧状的部分13，将正面5侧的圆弧状的部分13去除。当在边缘修整步骤ST11中沿着晶片10的整个圆周从正面5侧将圆弧状的部分13去除时，进入至槽形成步骤ST12。另外，完工厚度15是通过磨削步骤ST14进行了薄化的晶片10的厚度。
(槽形成步骤)
槽形成步骤ST12是沿着正面5的分割预定线11在晶片10上形成深度超过完工厚度15的槽16的步骤。在槽形成步骤ST12中，切削装置30将晶片10的背面7侧吸引保持于卡盘工作台31的保持面32上，利用未图示的拍摄单元对晶片10的正面5进行拍摄而执行对准，进行切削单元33的切削刀具35与晶片10的分割预定线11的对位。
在槽形成步骤ST12中，如图6所示，切削装置30根据对准结果，一边使晶片10和切削刀具35沿着分割预定线11相对地移动一边使切削刀具35比完工厚度15深地从分割预定线11的正面5侧切入至晶片10，在分割预定线11上形成深度超过完工厚度15的槽16。当在槽形成步骤ST12中由切削装置30在所有分割预定线11上形成槽16时，进入至保护部件粘贴步骤ST13。
(保护部件粘贴步骤)
保护部件粘贴步骤ST13是在形成有槽16的晶片10的正面5上粘贴作为晶片保护部件的保护部件100的步骤。在第1实施方式中，保护部件100使用直径比晶片10的外径大的圆板状且具有耐热性和挠性的保护带。另外，耐热性是指在模制步骤ST2中即使加热至利用模制树脂3包覆器件芯片2的背面7和侧面8时的温度，物性等也不发生变化。
在第1实施方式中，在保护部件粘贴步骤ST13中，周知的贴片机在将晶片10和环状框架101吸引保持于卡盘工作台的保持面上之后，如图7所示，在晶片10的正面5和环状框架101上粘贴保护部件100。在保护部件粘贴步骤ST13后，如图7所示，晶片10借助保护部件100而被支承于环状框架101的开口内。当在保护部件粘贴步骤ST13中在晶片10的正面5上粘贴保护部件100时，进入至磨削步骤ST14。
(磨削步骤)
磨削步骤ST14是对晶片10的背面7进行磨削而使槽16在背面7侧露出并且将晶片10分割成器件芯片2的步骤。在第1实施方式中，在磨削步骤ST14中，磨削装置40隔着保护部件100而将晶片10的正面5侧吸引保持于卡盘工作台41的保持面42上，利用夹持部43对环状框架101进行夹持。在磨削步骤ST14中，如图8所示，磨削装置40一边使卡盘工作台41绕轴心旋转并且从磨削水喷嘴44向晶片10的背面7提供磨削水45，一边将绕轴心旋转的磨削单元46的磨削磨具47按压至晶片10的背面7。
在磨削步骤ST14中，磨削装置40从背面7侧对晶片10进行磨削、薄化，将晶片10磨削至完工厚度15为止。在磨削步骤ST14中，在晶片10上从正面5侧形成有深度超过完工厚度15的槽16，因此当由磨削装置40将晶片10薄化至完工厚度15时，槽16在背面7侧露出而晶片10被分割成各个器件芯片2。另外，在相邻的器件芯片2间形成有与槽16的宽度同等的间隙17(图9所示)。这样，形成由在器件面上粘贴有保护部件100的多个器件芯片2构成的芯片组14。当在磨削步骤ST14中将晶片10薄化至完工厚度15时，结束准备步骤ST1，进入模制步骤ST2。
(模制步骤)
图9是示意性示出图4所示的模制芯片的制造方法的模制步骤的剖视图。模制步骤ST2是在实施了准备步骤ST1之后向器件芯片2的背面7侧以及器件芯片2之间的间隙17中提供熔化的模制树脂3而利用模制树脂3将器件芯片2的背面7和侧面8包覆而形成模制晶片18的步骤。另外，模制晶片18形成为比磨削步骤ST14之后的薄化至完工厚度15的晶片10厚且外径比晶片10大的圆板状。
在第1实施方式中，在模制步骤ST2中，如图9所示，将保护部件100保持于成型机50的台51的平坦的保持面52上，利用模制成型用的模具即铸模53将粘贴于保护部件100的所有器件芯片2覆盖，铸模53在内侧具有圆筒状的型腔54，该型腔54与粘贴于保护部件100的多个器件芯片2隔开间隔且沿着模制晶片18的外形。
在模制步骤ST2中，向成型机50的未图示的料斗中投入模制树脂3的粒料，成型机50在加热气缸内将粒料状的模制树脂3加热而使其熔化并在加热气缸内进行了混合之后，将模制树脂3挤出到铸模53的型腔54内。在模制步骤ST2中，挤出到型腔54内而提供至晶片10的背面7上的模制树脂3被成型机50朝向器件芯片2的背面7按压，并在将背面7和侧面8包覆之后发生硬化。当在模制步骤ST2中型腔54内的模制树脂3发生硬化时，进入模制分割步骤ST3。除此以外，在模制步骤ST2中，可以将排列有多个器件芯片2的芯片组浸渍于液态的模制树脂中而形成模制树脂3的层，也可以利用膜状的模制树脂材料对排列有多个器件芯片2的芯片组进行层压而形成模制树脂3的层。
(模制分割步骤)
图10是示意性示出图4所示的模制芯片的制造方法的模制分割步骤的剖视图。模制分割步骤ST3是在实施了模制步骤ST2之后根据对模制晶片18的正面5侧进行拍摄而得的图像而沿着填充有模制树脂3的间隙17的中央将模制晶片18分割成模制芯片1的步骤。
在模制分割步骤ST3中，切削装置60将保护部件100的粘贴于多个器件芯片2的正面5侧的中央部载置于卡盘工作台61的由玻璃等具有透光性的透光材料构成的圆板状的透光板62上，将保护部件100的粘贴于环状框架101的外缘部载置于围绕透光板62的由不锈钢等构成的圆环状的框体66上。在模制分割步骤ST3中，切削装置60通过设置于框体66的吸引口67对保护部件100的外缘部进行吸引保持，利用配置于透光板62的下方的拍摄单元68透过透光板62而拍摄模制晶片18的多个器件芯片2的正面5，得到模制晶片18的多个器件芯片2的正面5的图像。
在模制分割步骤ST3中，切削装置60根据模制晶片18的多个器件芯片2的正面5的图像而执行对准，进行切削单元63的切削刀具65与间隙17的宽度方向的中央的对位。在模制分割步骤ST3中，如图10所示，切削装置60根据对准结果而一边使晶片10和切削刀具65沿着分割预定线11相对地移动，一边使切削刀具65从模制树脂3侧即背面7侧切入间隙17的宽度方向的中央直至到达保护部件100为止，将模制晶片18分割成模制芯片1。当在模制分割步骤ST3中切削装置60使切削刀具65沿着所有分割预定线11切入间隙17的中央而将模制晶片18分割成模制芯片1时，模制芯片的制造方法结束。通过周知的拾取器将各个分割而得的模制芯片1从保护部件100拾取。另外，在模制分割步骤ST3中，利用比间隙17的宽度窄的切削刀具65对模制晶片18进行切削。
第1实施方式的模制芯片的制造方法具有如下的步骤：槽形成步骤ST12，在晶片10的正面5上形成深度超过完工厚度15的槽16；保护部件粘贴步骤ST13，在晶片10的正面5上粘贴保护部件100；以及磨削步骤ST14，将晶片10从背面7侧薄化至完工厚度15，从而在粘贴于保护部件100的状态下将晶片10分割成各个器件芯片2。另外，模制芯片的制造方法具有如下的模制步骤ST2：在保护部件100上利用模制树脂3将多个器件芯片2的背面7和侧面8包覆。
因此，模制芯片的制造方法能够在维持晶片10上的器件6彼此的相对位置的状态下使模制树脂3包覆在多个器件芯片2的背面7和侧面8上。其结果是，模制芯片1的制造方法起到如下的效果：能够抑制器件面的电极或电极凸块被模制树脂3污染，能够确保器件6的电连接。
另外，第1实施方式的模制芯片的制造方法的准备步骤ST1具有将晶片10的正面5侧的圆弧状的部分13去除的边缘修整步骤ST11，因此在磨削步骤ST14后，在比最外周的器件芯片2靠外周侧的位置不会残留圆弧状的部分13被薄化而形成的刀刃状的部分。因此，第1实施方式的模制芯片的制造方法能够抑制当在模制步骤ST2中从晶片10背面7侧按压并充填模制树脂3时晶片外周缘附近的器件芯片2由于刀刃状的部分等而倾斜。其结果是，第1实施方式的模制芯片的制造方法能够抑制当在模制步骤ST2中利用模制树脂3包覆器件芯片2时受到器件芯片2位置偏移等不良影响。
另外，第1实施方式的模制芯片的制造方法在槽形成步骤ST12中使切削刀具35从正面5侧切入，在模制分割步骤ST3中使切削刀具65从模制晶片18的模制树脂3侧切入，因此能够抑制槽形成步骤ST12和模制分割步骤ST3中产生的切削屑附着于器件面上。另外，在本发明中，可以照射对于模制树脂3具有吸收性或透过性的波长的激光光线而进行烧蚀加工或形成改质层的加工来实施模制分割步骤ST3。
[第2实施方式]
根据附图，对本发明的第2实施方式的模制芯片的制造方法进行说明。图11是示出第2实施方式的模制芯片的制造方法的流程的流程图。图12是以局部剖面示意性示出图11所示的模制芯片的制造方法的准备步骤的薄化步骤的侧视图。图13是以局部剖面示意性示出图11所示的模制芯片的制造方法的准备步骤的分割步骤的侧视图。另外，图11、图12和图13中，对与第1实施方式相同的部分标记相同的标号，并省略了说明。
第2实施方式的模制芯片的制造方法与第1实施方式同样地是制造模制芯片1的方法。如图11所示，第2实施方式的模制芯片的制造方法具有准备步骤ST1、模制步骤ST2以及模制分割步骤ST3，准备步骤ST1具有边缘修整步骤ST11、薄化步骤ST15以及分割步骤ST16。
(薄化步骤)
薄化步骤ST15是对晶片10的背面7进行磨削而将晶片10薄化至完工厚度15的步骤。在第2实施方式中，在薄化步骤ST15中，在边缘修整步骤ST11后的晶片10的正面5侧粘贴保护部件100，并且在保护部件100的外缘部粘贴环状框架101。在薄化步骤ST15中，磨削装置70隔着保护部件100而将边缘修整步骤ST11后的晶片10的正面5侧吸引保持于卡盘工作台71的保持面72上，利用夹持部73对环状框架101进行夹持。在薄化步骤ST15中，如图12所示，磨削装置70一边使卡盘工作台71绕轴心旋转并且从磨削水喷嘴74向晶片10的背面7提供磨削水75，一边将绕轴心旋转的磨削单元76的磨削磨具77按压至晶片10的背面7。
在薄化步骤ST15中，磨削装置70从背面7侧对晶片10进行磨削、薄化，将晶片10磨削至完工厚度15为止。在薄化步骤ST15中，由于晶片10的圆弧状的部分13已在边缘修整步骤ST11中从正面5侧按照超过完工厚度15的深度被去除，因此当磨削装置70将晶片10薄化至完工厚度15时，圆弧状的部分13被完全去除。当在薄化步骤ST15中将晶片10薄化至完工厚度15时，进入至分割步骤ST16。
(分割步骤)
分割步骤ST16是将薄化后的晶片10沿着分割预定线11分割的步骤。在分割步骤ST16中，切削装置80将晶片10的正面5侧隔着保护部件100而吸引保持于卡盘工作台81的保持面82上，利用夹持部84对环状框架101进行夹持。在分割步骤ST16中，切削装置80利用红外线相机86从背面7侧拍摄晶片10，对分割预定线11进行检测而执行对准，进行切削单元83的切削刀具85与晶片10的分割预定线11的对位。
在分割步骤ST16中，如图13所示，切削装置80根据对准结果，一边使晶片10和切削刀具85沿着分割预定线11相对地移动，一边使切削刀具85从分割预定线11的背面7侧切入至晶片10直至保护部件100为止，将晶片10分割成各个器件芯片2。当在分割步骤ST16中由切削装置80使切削刀具85切入至所有的分割预定线11而将晶片10分割成各个器件芯片2并形成器件芯片2间的间隙17时，结束准备步骤ST1，进入至模制步骤ST2。
第2实施方式的模制芯片的制造方法具有如下的步骤：薄化步骤ST15，在晶片10的正面5侧粘贴保护部件100而将晶片10薄化至完工厚度15；以及分割步骤ST16，将晶片10分割成各个器件芯片2，从而在粘贴于保护部件100的状态下将晶片10分割成各个器件芯片2。其结果是，模制芯片的制造方法起到如下的效果：能够在维持晶片10上的器件6彼此的相对位置的状态下使模制树脂3包覆在多个器件芯片2的背面7和侧面8上，能够抑制器件面的电极或电极凸块被模制树脂3污染，能够确保器件6的电连接。
另外，第1实施方式的模制芯片的制造方法的准备步骤ST1具有将晶片10的正面5侧的圆弧状的部分13去除的边缘修整步骤ST11，因此在磨削步骤ST14后，在比最外周的器件芯片2靠外周侧的位置不会残留圆弧状的部分13被薄化而形成的刀刃状的部分。其结果是，第2实施方式的模制芯片的制造方法能够抑制在模制步骤ST2中在利用模制树脂3包覆器件芯片2时受到器件芯片2位置偏移等不良影响。
另外，第2实施方式的模制芯片的制造方法在分割步骤ST16中使切削刀具85从背面7侧切入，在模制分割步骤ST3中使切削刀具65从模制晶片18的模制树脂3侧切入，因此能够抑制切削屑附着于器件面上。
[第1变形例]
根据附图，对本发明的第1实施方式和第2实施方式的第1变形例的模制芯片的制造方法进行说明。图14是示出第1实施方式和第2实施方式的第1变形例的模制芯片的制造方法的流程的流程图。图15是示意性示出图14所示的模制芯片的制造方法的扩展步骤的将各个分割而得的多个器件芯片保持于扩展装置的状态的剖视图。图16是示意性示出对图15所示的保护部件进行扩展的状态的剖视图。图17是示意性示出使图16所示的保护部件的器件芯片与环状框架之间收缩的状态的剖视图。另外，图15、图16和图17中，对与第1实施方式和第2实施方式相同的部分标记相同的标号，并省略了说明。
关于第1变形例的模制芯片的制造方法，保护部件100具有伸缩性，如图14所示那样具有扩展步骤ST20，除此以外，与第1实施方式或第2实施方式相同。扩展步骤ST20是在准备步骤ST1、ST1-2之后且在实施模制步骤ST2之前将保护部件100在面方向上扩展而将器件芯片2间的距离扩展的步骤。
在扩展步骤ST20中，在使器件芯片2的背面7侧朝向上方的状态下，扩展装置90利用夹持部91夹持环状框架101而对粘贴于保护部件100的多个器件芯片2进行保持。此时，如图15所示，扩展装置90使圆筒状的扩展鼓92抵接于保护部件100的位于晶片10与环状框架101之间的区域而预先使保护部件100维持平坦的状态。扩展鼓92具有比环状框架101的内径小且比晶片10的外径大的内径和外径，配置于与通过夹持部91固定的环状框架101成为同轴的位置。
在第1变形例中，在扩展步骤ST20中，如图16所示，扩展装置90使扩展鼓92上升。于是，保护部件100与扩展鼓92抵接，因此将保护部件100在面方向上扩展，扩展的结果是，对保护部件100作用放射状的拉伸力。
当对保护部件100呈放射状作用拉伸力时，晶片10被分割成各个器件芯片2，因此相邻的器件芯片2彼此的距离扩展。另外，在第1变形例中，在扩展步骤ST20中，使扩展鼓92上升而将保护部件100扩展，但本发明不限于此，也可以使夹持部91下降，总之只要使扩展鼓92相对于夹持部91相对地上升，使夹持部91相对于扩展鼓92相对地下降即可。
在第1变形例中，在扩展步骤ST20中，扩展装置90使扩展鼓92下降并且如图17所示利用加热单元93使保护部件100的扩展的结果是，对产生在晶片10与环状框架101之间的保护部件100的松弛部进行加热而使其收缩。在扩展步骤ST20中，扩展装置90利用加热单元93对产生在晶片10与环状框架101之间的保护部件100的松弛部进行加热而使其收缩，维持保护部件100进行了扩展时的相邻的器件芯片2彼此的距离。当扩展步骤ST20中扩展装置90利用加热单元93对产生在晶片10与环状框架101之间的保护部件100的松弛部进行加热而使其收缩时，进入至模制步骤ST2。另外，在本发明中，关于松弛部的去除，除了加热以外，还可以通过换贴至小径的框架等而将松弛部消除。
第1变形例的模制芯片的制造方法中，在扩展步骤ST20中将粘贴于晶片10的保护部件100扩展，从而将相邻的器件芯片2彼此的距离扩展，因此在模制步骤ST2中能够容易将模制树脂3填充至器件芯片2间。其结果是，第1变形例的模制芯片的制造方法除了第1实施方式和第2实施方式的效果以外，还可以对器件芯片2的侧面8进行适当厚度的模制，另外，在第1变形例中，示出在扩展步骤ST20中使用扩展鼓92的例子，但在本发明中只要将保护部件100在面方向上扩展即可，不限于使用具有扩展鼓92的扩展装置90。另外，在本发明中，除了利用切削刀具35的半切割以外，还可以利用所谓的SDBG的方法形成排列有器件芯片2的芯片组，能够利用模制树脂3进行包覆，该SDBG是指沿着分割预定线11照射对于晶片10具有透过性的波长的激光光线，在内部形成改质层(断裂起点)之后，对背面7进行磨削。
[第2变形例]
根据附图，对本发明的第1实施方式和第2实施方式的第2变形例的模制芯片的制造方法进行说明。图18是示出第1实施方式和第2实施方式的第2变形例的模制芯片的制造方法的流程的流程图。图19是示意性示出图18所示的模制芯片的制造方法的保护部件剥离步骤之后的模制晶片等的剖视图。图20是以局部剖面示意性示出图18所示的模制芯片的制造方法的模制分割步骤的侧视图。另外，图18、图19和图20中，对与第1实施方式、第2实施方式和第1变形例相同的部分标记相同的标号，并省略了说明。
第2变形例的模制芯片的制造方法如图18所示具有保护部件剥离步骤ST21，并且模制分割步骤ST3有所不同，除此以外与第1实施方式、第2实施方式或第1变形例相同。另外，在图18所示的例子中，第2变形例的模制芯片的制造方法具有扩展步骤ST20，但在本发明中，也可以不具有扩展步骤ST20。
保护部件剥离步骤ST21是在实施了模制步骤ST2之后在模制晶片18的背面7侧粘贴粘接带110而将保护部件100从模制晶片18的正面5侧剥离的步骤。在第2变形例中，保护部件剥离步骤ST21如图19所示在模制晶片18的背面7侧粘贴直径比模制晶片18大且在外缘部安装有环状框架111的粘接带110而将保护部件100剥离，进入至模制分割步骤ST3。另外，粘接带110可以如保护部件100那样具有耐热性和伸缩性，也可以不具有耐热性和伸缩性。
在第2变形例中，在模制分割步骤ST3中，切削装置60-2隔着粘接带110而将模制晶片18的背面7侧吸引保持于卡盘工作台61-2的保持面62-2上，利用未图示的拍摄单元对晶片10的正面5侧进行拍摄而执行对准。在第2变形例中，在模制分割步骤ST3中，如图20所示，切削装置60-2实施如下的分割加工：使切削刀具65从晶片10的正面5侧切入至间隙17的宽度方向的中央直至粘接带110为止，从正面5侧将晶片10分割成各个器件芯片2。
第2变形例的模制芯片的制造方法能够在维持晶片10上的器件6彼此的相对位置的状态下使模制树脂3包覆在多个器件芯片2的背面7和侧面8上，因此与第1实施方式和第2实施方式同样地起到如下的效果：能够抑制器件面的电极或电极凸块被模制树脂3污染，能够确保器件6的电连接。
[第3变形例]
根据附图，对本发明的第1实施方式和第2实施方式的第3变形例的模制芯片的制造方法进行说明。图21是以局部剖面示意性示出第1实施方式的第3变形例的模制芯片的制造方法的磨削步骤的侧视图。图22是示意性示出第1实施方式的第3变形例的模制芯片的制造方法的模制步骤的剖视图。图23是以局部剖面示意性示出第2实施方式的第3变形例的模制芯片的制造方法的薄化步骤的侧视图。
第3变形例的模制芯片的制造方法如图21、图22和图23所示，保护部件120不是具有耐热性和挠性的保护带，而是由硬质材料构成的硬辅助，除此以外，与第1实施方式或第2实施方式相同。另外，图21、图22和图23代表性地示出作为第1实施方式或第2实施方式的模制芯片的制造方法的一部分步骤的磨削步骤ST14、模制步骤ST2和薄化步骤ST15，但其他步骤也同样地，保护部件120是硬辅助。第3变形例的保护部件120形成为直径比晶片10和模制晶片18大的圆板状，隔着粘接材料121而粘贴于晶片10的正面5上。
第3变形例的模制芯片的制造方法能够在维持晶片10上的器件6彼此的相对位置的状态下使模制树脂3包覆在多个器件芯片2的背面7和侧面8上，因此与第1实施方式和第2实施方式同样地起到如下的效果：能够抑制器件面的电极或电极凸块被模制树脂3污染，能够确保器件6的电连接。
另外，本发明并不限于上述实施方式。即，可以在不脱离本发明的主旨的范围内进行各种变形并实施。在第1实施方式和第2实施方式等中，使用具有耐热性的保护部件100，但在本发明中，也可以是在准备步骤ST1中在晶片10的正面上粘贴不具有耐热性的保护部件，在模制步骤ST2之前将不具有耐热性的保护部件剥离，然后将具有耐热性的保护部件100粘贴于晶片10即器件芯片2的正面5上。

Claims (6)

1.一种模制芯片的制造方法，其中，
该模制芯片的制造方法具有如下的步骤：
准备步骤，将成列的多个器件芯片的器件面粘贴在耐热性的保护部件上而形成由多个器件芯片构成的芯片组；
模制步骤，在实施了该准备步骤之后，向器件芯片的背面侧以及各器件芯片之间的间隙提供模制树脂，利用模制树脂将器件芯片的背面和侧面包覆而形成模制晶片；以及
模制分割步骤，在实施了该模制步骤之后，根据对模制晶片的正面侧进行拍摄而得的图像，沿着填充有模制树脂的该间隙的中央而将模制晶片分割成模制芯片。
2.根据权利要求1所述的模制芯片的制造方法，其中，
在该准备步骤中包含如下的步骤：
槽形成步骤，对在由分割预定线划分的正面的多个各区域内形成有器件的晶片沿着正面的该分割预定线形成深度超过完工厚度的槽；
保护部件粘贴步骤，在形成有该槽的晶片的正面上粘贴该保护部件；以及
磨削步骤，对晶片的背面进行磨削而使该槽露出并且将晶片分割成器件芯片。
3.根据权利要求1所述的模制芯片的制造方法，其中，
在该准备步骤中包含如下的步骤：
薄化步骤，对在由分割预定线划分的正面的多个区域内形成有器件的晶片的背面进行磨削而薄化至完工厚度；以及
分割步骤，将薄化后的晶片沿着该分割预定线进行分割。
4.根据权利要求1所述的模制芯片的制造方法，其中，
该模制芯片的制造方法还具有如下的扩展步骤：在实施了该准备步骤之后且在实施该模制步骤之前，将该保护部件沿面方向进行扩展，将器件芯片彼此的距离扩展。
5.根据权利要求1所述的模制芯片的制造方法，其中，
晶片的外周侧面形成为圆弧状，该准备步骤包含沿着晶片的外周缘将晶片正面侧的该圆弧状的部分去除的边缘修整步骤，
在该模制步骤中，利用模具将提供至晶片背面的模制树脂朝向晶片背面按压。
6.根据权利要求1所述的模制芯片的制造方法，其中，
该模制芯片的制造方法还具有如下的保护部件剥离步骤：在实施了该模制步骤之后，在模制晶片的背面侧粘贴粘接带而将保护部件从模制晶片的正面侧剥离，
在该模制分割步骤中，从该模制晶片的正面侧进行分割加工。
CN202010418048.XA 2019-05-24 2020-05-18 模制芯片的制造方法 Pending CN111987004A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-098076 2019-05-24
JP2019098076A JP7334063B2 (ja) 2019-05-24 2019-05-24 モールドチップの製造方法

Publications (1)

Publication Number Publication Date
CN111987004A true CN111987004A (zh) 2020-11-24

Family

ID=73052616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010418048.XA Pending CN111987004A (zh) 2019-05-24 2020-05-18 模制芯片的制造方法

Country Status (6)

Country Link
US (1) US11205580B2 (zh)
JP (1) JP7334063B2 (zh)
KR (1) KR20200135161A (zh)
CN (1) CN111987004A (zh)
DE (1) DE102020206406A1 (zh)
SG (1) SG10202004669XA (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094450B1 (ko) * 2009-06-05 2011-12-15 에스티에스반도체통신 주식회사 플라즈마를 이용한 다이싱 방법
JP5718005B2 (ja) 2010-09-14 2015-05-13 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP6557081B2 (ja) 2015-07-13 2019-08-07 株式会社ディスコ ウエーハの加工方法
US9679785B2 (en) * 2015-07-27 2017-06-13 Semtech Corporation Semiconductor device and method of encapsulating semiconductor die
JP6636377B2 (ja) * 2016-04-08 2020-01-29 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
KR102528636B1 (ko) * 2016-06-30 2023-05-03 린텍 가부시키가이샤 반도체 가공용 시트
JP6738687B2 (ja) * 2016-08-25 2020-08-12 株式会社ディスコ パッケージウエーハの加工方法
JP2018032777A (ja) * 2016-08-25 2018-03-01 株式会社ディスコ パッケージデバイスチップの製造方法

Also Published As

Publication number Publication date
US20200373172A1 (en) 2020-11-26
DE102020206406A1 (de) 2020-11-26
TW202044368A (zh) 2020-12-01
KR20200135161A (ko) 2020-12-02
US11205580B2 (en) 2021-12-21
SG10202004669XA (en) 2020-12-30
JP7334063B2 (ja) 2023-08-28
JP2020194826A (ja) 2020-12-03

Similar Documents

Publication Publication Date Title
JP6327532B2 (ja) ウェハ分割方法
US9006085B2 (en) Adhesive and protective member used in a wafer processing method
US10262899B2 (en) Method of processing wafer
CN110047745B (zh) 处理晶圆的方法
JP2005019525A (ja) 半導体チップの製造方法
JP6308632B2 (ja) ウェハを分割する方法
TWI721106B (zh) 晶圓之加工方法
CN110164820A (zh) 处理晶圆的方法
JP2007134390A (ja) ウエーハの加工方法
JP7135016B2 (ja) 基板を製造する方法、及び基板の製造用システム
TW201719745A (zh) 晶圓的加工方法
US10199253B2 (en) Method for manufacturing semiconductor devices through peeling using UV-ray
KR101747561B1 (ko) 웨이퍼를 다이로 분할하는 방법
JP7241580B2 (ja) ウエーハの加工方法
CN111987004A (zh) 模制芯片的制造方法
TW201935549A (zh) 晶圓之加工方法
CN115440580A (zh) 晶片的加工方法
TWI848115B (zh) 封膜晶片的製造方法
JP2008016606A (ja) 半導体装置及びその製造方法
JP2013243310A (ja) 表面保護テープ及びウエーハの加工方法
KR20150104041A (ko) 가공 방법
JP7550635B2 (ja) デバイスチップの製造方法
JP7201459B2 (ja) ウェーハの加工方法
JP2011077094A (ja) 被研削物の研削方法
JP6692580B2 (ja) デバイスチップ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination