KR20200135161A - 몰드 칩의 제조 방법 - Google Patents

몰드 칩의 제조 방법 Download PDF

Info

Publication number
KR20200135161A
KR20200135161A KR1020200044931A KR20200044931A KR20200135161A KR 20200135161 A KR20200135161 A KR 20200135161A KR 1020200044931 A KR1020200044931 A KR 1020200044931A KR 20200044931 A KR20200044931 A KR 20200044931A KR 20200135161 A KR20200135161 A KR 20200135161A
Authority
KR
South Korea
Prior art keywords
mold
wafer
chip
manufacturing
protective member
Prior art date
Application number
KR1020200044931A
Other languages
English (en)
Inventor
가츠히코 스즈키
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200135161A publication Critical patent/KR20200135161A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(과제) 디바이스의 전기적 접속을 확보할 수 있는 몰드 칩의 제조 방법을 제공한다.
(해결 수단) 몰드 칩의 제조 방법은, 내열성의 보호 부재에 정렬한 복수의 디바이스 칩의 칩 면을 점착하여 칩 군을 형성하는 준비 단계와, 준비 단계 실시 후, 디바이스 칩의 이면 측과 디바이스 칩의 간극에 몰드 수지를 공급하고, 디바이스 칩의 이면 및 측면을 몰드 수지로 피복하여 몰드 웨이퍼를 형성하는 몰드 단계와 몰드 단계 실시 후, 몰드 웨이퍼의 표면 측을 촬영한 화상에 기초하여, 몰드 수지가 충전된 간극의 중앙을 따라서 몰드 웨이퍼를 몰드 칩으로 분할하는 몰드 분할 단계를 포함한다.

Description

몰드 칩의 제조 방법{METHOD FOR MANUFACTURING MOLDED CHIP}
본 발명은, 몰드 칩의 제조 방법에 관한 것이다.
반도체 디바이스 칩을 외부 환경의 변화로부터 지키기 위해, 몰드 수지로 피복하고 커버하는 기술이 알려져 있다. 예컨대, BGA(Ball　Grid　Array)나 CSP(Chip　Size　Package) 등이 있지만, 이것들은 탑재하는 기판과 칩을 와이어로 접속하기 때문에, 완성하는 패키지가 칩보다 매우 커져 버린다. 그래서 WL-CSP(Wafer　level　Chip　Size　Package)라고 하는 패키지가 발명되었지만, 6면이 있는 칩의 1면만이 몰드 수지로 피복되므로, 커버가 불충분했다.
또한, 웨이퍼의 스트리트(분할 예정 라인)에 홈을 형성하고, 웨이퍼의 표면과 홈에 몰드 수지를 충전하고, 그 후, 이면을 연삭, 스트리트의 몰드 수지의 중앙을 커팅하고, 칩의 5면을 몰드 수지로 몰드하는 공법이 발명되었다(예컨대, 특허 문헌 1 참조).
특개 2017-022280호 공보
그러나, 특허 문헌 1에 나타난 기술은, 디바이스면 측을 몰드 한 후, 디바이스의 전극에 접속된 범프가 몰드 수지로 피복되어, 전기적 접속이 억제되어 버린다고 하는 과제가 있다.
따라서, 본 발명의 목적은, 디바이스의 전기적 접속을 확보할 수 있는 몰드 칩의 제조 방법을 제공하는 것이다.
본 발명에 의하면, 몰드 칩의 제조 방법으로서, 내열성의 보호 부재에 정렬한 복수의 디바이스 칩의 디바이스면을 점착하여 복수의 디바이스 칩으로 이루어지는 칩 군(群)을 형성하는 준비 단계와, 상기 준비 단계 실시 후, 디바이스 칩의 이면 측과 디바이스 칩의 간극에 몰드 수지를 공급하고, 디바이스 칩의 이면 및 측면을 몰드 수지로 피복하여 몰드 웨이퍼를 형성하는 몰드 단계와, 상기 몰드 단계 실시 후, 몰드 웨이퍼의 표면 측을 촬영한 화상에 기초하여, 몰드 수지가 충전된 상기 간극의 중앙을 따라서 몰드 웨이퍼를 몰드 칩으로 분할하는 몰드 분할 단계를 포함하는 몰드 칩의 제조 방법이 제공된다.
바람직하게는, 상기 준비 단계는, 분할 예정 라인으로 구획된 표면의 복수의 영역에 디바이스가 형성된 웨이퍼에, 마무리 두께를 넘는 깊이의 홈을 표면의 상기 분할 예정 라인을 따라서 형성하는 홈 형성 단계와, 상기 홈이 형성된 웨이퍼의 표면에 상기 보호 부재를 점착하는 보호 부재 점착 단계와, 웨이퍼의 이면을 연삭하여 상기 홈을 표출시키고 웨이퍼를 디바이스 칩으로 분할하는 연삭 단계를 포함한다.
바람직하게는, 상기 준비 단계는, 분할 예정 라인으로 구획된 표면의 복수의 영역에 디바이스가 형성된 웨이퍼의 이면을 연삭하여 마무리 두께로 박화하는 박화 단계와, 박화된 웨이퍼를 상기 분할 예정 라인을 따라서 분할하는 분할 단계를 포함한다.
바람직하게는, 상기 몰드 칩의 제조 방법은, 상기 준비 단계 실시 후 상기 몰드 단계 실시 전에, 상기 보호 부재를 면 방향으로 확장하고, 디바이스 칩끼리의 거리를 확장하는 확장 단계를 더 포함한다.
바람직하게는, 웨이퍼는, 외주 측면이 원호형으로 형성되고, 상기 준비 단계에서는, 웨이퍼의 외주 가장자리를 따라서 웨이퍼 표면 측의 상기 원호형의 부분을 제거하는 엣지 트리밍 단계를 포함하고, 상기 몰드 단계에서는, 웨이퍼 이면에 공급된 몰드 수지가 웨이퍼 이면을 향해 틀(거푸집,型)로 압박된다.
바람직하게는, 상기 몰드 칩의 제조 방법은, 상기 몰드 단계 실시 후, 몰드 웨이퍼의 이면 측에 점착 테이프를 점착하고, 몰드 웨이퍼의 표면 측으로부터 보호 부재를 박리하는 보호 부재 박리 단계를 더 포함하고, 상기 몰드 분할 단계에서는 상기 몰드 웨이퍼의 표면 측으로부터 분할 가공을 실시한다.
본 발명의 몰드 칩의 제조 방법은, 디바이스의 전기적 접속을 확보할 수 있다고 하는 효과를 발휘한다.
도 1은, 제1 실시형태와 관련되는 몰드 칩의 제조 방법에 따라 제조되는 몰드 칩의 일례를 나타내는 사시도이다.
도 2는, 도 1에 나타난 몰드 칩으로 제조되는 웨이퍼의 일례를 나타내는 사시도이다.
도 3은, 도 2 중의 III-III 선을 따르는 단면도이다.
도 4는, 제1 실시형태와 관련되는 몰드 칩의 제조 방법의 흐름을 나타내는 흐름도이다.
도 5는, 도 4에 나타난 몰드 칩의 제조 방법의 준비 단계의 엣지 트리밍 단계를 모식적으로 나타내는 측면도이다.
도 6은, 도 4에 나타난 몰드 칩의 제조 방법의 준비 단계의 홈 형성 단계를 모식적으로 나타내는 측면도이다.
도 7은, 도 4에 나타난 몰드 칩의 제조 방법의 준비 단계의 보호 부재 점착 단계 후의 웨이퍼를 모식적으로 나타내는 단면도이다.
도 8은, 도 4에 나타난 몰드 칩의 제조 방법의 준비 단계의 연삭 단계를 일부 단면에서 모식적으로 나타내는 측면도이다.
도 9는, 도 4에 나타난 몰드 칩의 제조 방법의 몰드 단계를 모식적으로 나타내는 단면도이다.
도 10은, 도 4에 나타난 몰드 칩의 제조 방법의 몰드 분할 단계를 모식적으로 나타내는 단면도이다.
도 11은, 제2 실시형태와 관련되는 몰드 칩의 제조 방법의 흐름을 나타내는 흐름도이다.
도 12는, 도 11에 나타난 몰드 칩의 제조 방법의 준비 단계의 박화 단계를 일부 단면에서 모식적으로 나타내는 측면도이다.
도 13은, 도 11에 나타난 몰드 칩의 제조 방법의 준비 단계의 분할 단계를 일부 단면에서 모식적으로 나타내는 측면도이다.
도 14는, 제1 실시형태 및 제2 실시형태의 제1 변형예와 관련되는 몰드 칩의 제조 방법의 흐름을 나타내는 흐름도이다.
도 15는, 도 14에 나타난 몰드 칩의 제조 방법의 익스펜드 단계의 개개로 분할된 복수의 디바이스 칩을 확장 장치로 유지한 상태를 모식적으로 나타내는 단면도이다.
도 16은, 도 15에 나타난 보호 부재를 확장한 상태를 모식적으로 나타내는 단면도이다.
도 17은, 도 16에 나타난 보호 부재의 디바이스 칩과 환형 프레임과의 사이를 수축시킨 상태를 모식적으로 나타내는 단면도이다.
도 18은, 제1 실시형태 및 제2 실시형태의 제2 변형예와 관련되는 몰드 칩의 제조 방법의 흐름을 나타내는 흐름도이다.
도 19는, 도 18에 나타난 몰드 칩의 제조 방법의 보호 부재 박리 단계 후의 몰드 웨이퍼 등을 모식적으로 나타내는 단면도이다.
도 20은, 도 18에 나타난 몰드 칩의 제조 방법의 몰드 분할 단계를 일부 단면에서 모식적으로 나타내는 측면도이다.
도 21은, 제1 실시형태의 제3 변형예와 관련되는 몰드 칩의 제조 방법의 연삭 단계를 일부 단면에서 모식적으로 나타내는 측면도이다.
도 22는, 제1 실시형태의 제3 변형예와 관련되는 몰드 칩의 제조 방법의 몰드 단계를 모식적으로 나타내는 단면도이다.
도 23은, 제2 실시형태의 제3 변형예와 관련되는 몰드 칩의 제조 방법의 박화 단계를 일부 단면에서 모식적으로 나타내는 측면도이다.
이하, 본 발명의 실시형태에 대해, 도면을 참조하면서 상세하게 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하에 기재한 구성요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절하게 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 여러 가지의 생략, 치환 또는 변경을 행할 수 있다.
(제1 실시형태)
본 발명의 제1 실시형태와 관련되는 몰드 칩의 제조 방법을 도면에 기초하여 설명한다. 도 1은, 제1 실시형태와 관련되는 몰드 칩의 제조 방법에 따라 제조되는 몰드 칩의 일례를 나타내는 사시도이다. 도 2는, 도 1에 나타난 몰드 칩으로 제조되는 웨이퍼의 일례를 나타내는 사시도이다. 도 3은, 도 2 중의 III-III 선을 따르는 단면도이다.
제1 실시형태와 관련되는 몰드 칩(1)은, 도 1에 도시한 바와 같이, 디바이스 칩(2)과, 몰드 수지(3)를 포함한다. 디바이스 칩(2)은, 도 2에 도시한 바와 같이, 기판(4)과, 기판(4)의 표면(5)에 형성된 디바이스(6)를 포함한다. 디바이스(6)의 표면은, 디바이스면에 상당한다. 이 때문에, 디바이스 칩(2)은, 기판(4)의 표면(5)에 디바이스면을 갖추게 된다. 디바이스(6)는, IC(Integrated　Circuit) 또는 LSI(Large　Scale　Integration) 등의 전자 부품이다. 또한, 디바이스 칩(2)은, 디바이스(6)의 디바이스면에, 디바이스면을 도시하지 않는 기판 또는 다른 디바이스 칩에 접속하기 위한 도시하지 않는 전극과 전극 범프 중 적어도 어느 한쪽이 복수 설치되어 있다.
몰드 수지(3)는, 절연성을 가지는 합성 수지에 의해 구성되고, 디바이스 칩(2)의 기판(4)의 디바이스(6)가 형성된 표면(5)의 뒷쪽의 이면(7)과, 표면(5)과 이면(7)에 이어지는 측면(8)을 피복하고 있다. 실시형태에서는, 몰드 수지(3)는, 모든 측면(8)을 피복하고 있다.
전술한 구성의 몰드 칩(1)은, 도 2에 나타내는 웨이퍼(10)가 디바이스 칩(2)으로 분할되고, 디바이스 칩(2)의 기판(4)의 이면(7) 및 측면(8)을 몰드 수지(3)로 피복하여 제조된다. 디바이스 칩(2)으로 제조되는 웨이퍼(10)는, 실리콘, 사파이어, 또는 갈륨 비소 등을 기판(4)으로 하는 원판 형상의 반도체 웨이퍼나 광 디바이스 웨이퍼이다. 또한, 웨이퍼(10)의 설명에 있어서, 디바이스 칩(2)과 공통되는 부분에는, 동일 부호를 부여하여 설명한다. 웨이퍼(10)는, 도 2에 도시한 바와 같이, 분할 예정 라인(11)으로 구획된 기판(4)의 표면(5)의 복수의 영역 각각에 디바이스(6)가 형성되어 있다.
또한, 웨이퍼(10)는, 도 3에 도시한 바와 같이, 외주 측면(12)이 외주 방향으로 볼록한 원호형으로 형성되어 있다. 웨이퍼(10)의 외주 측면(12)은, 두께 방향의 중앙이 외주 방향으로 가장 돌출한 단면 원호형으로 형성되어 있다. 즉, 웨이퍼(10)의 외주 가장자리에는, 원호형의 부분(13)이 전체 둘레에 걸쳐 형성되어 있다.
다음에, 본 명세서는, 도 1에 나타난 몰드 칩(1)을 제조하는 몰드 칩의 제조 방법을 설명한다. 도 4는, 제1 실시형태와 관련되는 몰드 칩의 제조 방법의 흐름을 나타내는 흐름도이다.
몰드 칩의 제조 방법은, 웨이퍼(10)를 분할 예정 라인(11)을 따라서 개개의 디바이스 칩(2)으로 분할하고, 디바이스 칩(2)의 이면(7) 및 측면(8)을 몰드 수지(3)로 피복하여, 몰드 칩(1)을 제조하는 방법이다. 몰드 칩의 제조 방법은, 도 4에 도시한 바와 같이, 준비 단계(ST1)와, 몰드 단계(ST2)와, 몰드 분할 단계(ST3)를 포함한다.
(준비 단계)
도 5는, 도 4에 나타난 몰드 칩의 제조 방법의 준비 단계의 엣지 트리밍 단계를 모식적으로 나타내는 측면도이다. 도 6은, 도 4에 나타난 몰드 칩의 제조 방법의 준비 단계의 홈 형성 단계를 모식적으로 나타내는 측면도이다. 도 7은, 도 4에 나타난 몰드 칩의 제조 방법의 준비 단계의 보호 부재 점착 단계 후의 웨이퍼를 모식적으로 나타내는 단면도이다. 도 8은, 도 4에 나타난 몰드 칩의 제조 방법의 준비 단계의 연삭 단계를 일부 단면에서 모식적으로 나타내는 측면도이다.
준비 단계(ST1)는, 내열성의 보호 부재(100)에 정렬한 복수의 디바이스 칩(2)의 디바이스면이 점착되어, 정렬된 복수의 디바이스 칩(2)으로 구성되는 칩 군(14)(도 9에 나타냄)을 형성하는 단계이다. 제1 실시형태에서는, 준비 단계(ST1)는, 도 4에 도시한 바와 같이, 엣지 트리밍 단계(ST11)와, 홈 형성 단계(ST12)와, 보호 부재 점착 단계(ST13)와, 연삭 단계(ST14)를 포함한다.
(엣지 트리밍 단계)
엣지 트리밍 단계(ST11)는, 웨이퍼(10)의 외주 가장자리를 따라서 웨이퍼(10)의 표면(5) 측의 원호형의 부분(13)을 제거하는 단계이다. 제1 실시형태에서는, 엣지 트리밍 단계(ST11)에서는, 절삭 장치(20)가, 척 테이블(21)의 유지면(22)에 웨이퍼(10)의 이면(7) 측을 흡인 유지한다.
엣지 트리밍 단계(ST11)에서는, 절삭 장치(20)가, 척 테이블(21)의 유지면(22)에 웨이퍼(10)의 이면(7) 측을 흡인 유지하고, 도 5에 도시한 바와 같이, 척 테이블(21)을 수직 방향과 평행한 축심 둘레로 회전시키면서 절삭 유닛(23)의 스핀들(24)에 의해 회전된 절삭 블레이드(25)를 웨이퍼(10)의 표면(5) 측으로부터 외주 가장자리의 원호형의 부분(13)에 마무리 두께(15)(도 1에 나타냄)를 넘는 깊이로 절입시켜서, 표면(5) 측의 원호형의 부분(13)을 제거한다. 엣지 트리밍 단계(ST11)는, 웨이퍼(10)의 전체 둘레에 걸쳐 표면(5) 측으로부터 원호형의 부분(13)을 제거하면, 홈 형성 단계(ST12)로 진행한다. 또한, 마무리 두께(15)는, 연삭 단계(ST14)에 있어서, 박화된 웨이퍼(10)의 두께이다.
(홈 형성 단계)
홈 형성 단계(ST12)는, 웨이퍼(10)에 마무리 두께(15)를 넘는 깊이의 홈(16)을 표면(5)의 분할 예정 라인(11)을 따라서 형성하는 단계이다. 홈 형성 단계(ST12)에서는, 절삭 장치(30)가, 척 테이블(31)의 유지면(32)에 웨이퍼(10)의 이면(7) 측을 흡인 유지하고, 도시하지 않는 촬상 유닛으로 웨이퍼(10)의 표면(5)을 촬상하여, 절삭 유닛(33)의 절삭 블레이드(35)로 웨이퍼(10)의 분할 예정 라인(11)과의 위치 맞춤을 행하는 얼라인먼트를 수행한다.
홈 형성 단계(ST12)에서는, 도 6에 도시한 바와 같이, 절삭 장치(30)가, 얼라이먼트 결과에 기초하여 분할 예정 라인(11)을 따라서 웨이퍼(10)와 절삭 블레이드(35)를 상대적으로 이동시키면서 절삭 블레이드(35)를 마무리 두께(15)보다 깊게 분할 예정 라인(11)의 표면(5) 측으로부터 웨이퍼(10)에 절입시켜서, 분할 예정 라인(11)에 마무리 두께(15)를 넘는 깊이의 홈(16)을 형성한다. 홈 형성 단계(ST12)에서는, 절삭 장치(30)가, 모든 분할 예정 라인(11)에 홈(16)을 형성하면, 보호 부재 점착 단계(ST13)로 진행한다.
(보호 부재 점착 단계)
보호 부재 점착 단계(ST13)는, 홈(16)이 형성된 웨이퍼(10)의 표면(5)에 웨이퍼 보호 부재인 보호 부재(100)를 점착하는 단계이다. 제1 실시형태에서는, 보호 부재(100)는, 웨이퍼(10)의 외직경보다 큰 지름의 원판 형상이며, 또한 내열성과 가요성을 가지는 보호 테이프가 이용된다. 또한, 내열성이란, 몰드 단계(ST2)에 있어서, 몰드 수지(3)로 디바이스 칩(2)의 이면(7) 및 측면(8)을 피복할 때의 온도까지 가열되어도, 물성 등이 변화하지 않는 것을 나타내고 있다.
제1 실시형태에 있어서, 보호 부재 점착 단계(ST13)에서는, 주지의 마운터가 척 테이블의 유지면에 웨이퍼(10) 및 환형 프레임(101)을 흡인 유지한 후, 도 7에 도시한 바와 같이, 웨이퍼(10)의 표면(5) 및 환형 프레임(101)에 보호 부재(100)를 점착한다. 보호 부재 점착 단계(ST13) 후에는, 웨이퍼(10)는, 도 7에 도시한 바와 같이, 보호 부재(100)를 통해 환형 프레임(101)의 개구 내에서 지지된다. 보호 부재 점착 단계(ST13)에서는, 웨이퍼(10)의 표면(5)에 보호 부재(100)가 점착되면, 연삭 단계(ST14)로 진행한다.
(연삭 단계)
연삭 단계(ST14)는, 웨이퍼(10)의 이면(7)을 연삭하여, 이면(7) 측에 홈(16)을 표출시키고, 웨이퍼(10)를 디바이스 칩(2)으로 분할하는 단계이다. 제1 실시형태에 있어서, 연삭 단계(ST14)에서는, 연삭 장치(40)가, 척 테이블(41)의 유지면(42)에 보호 부재(100)를 통해 웨이퍼(10)의 표면(5) 측을 흡인 유지하고, 클램프부(43)로 환형 프레임(101)을 클램프한다. 연삭 단계(ST14)에서는, 연삭 장치(40)가, 도 8에 도시한 바와 같이, 척 테이블(41)을 축심 둘레로 회전시키면서 연삭수 노즐(44)로부터 웨이퍼(10)의 이면(7)에 연삭수(45)를 공급하면서 축심 둘레로 회전한 연삭 유닛(46)의 연삭 지석(47)을 웨이퍼(10)의 이면(7)으로 압박한다.
연삭 단계(ST14)에서는, 연삭 장치(40)가, 웨이퍼(10)를 이면(7) 측으로부터 연삭하여, 박화하고, 마무리 두께(15)가 될 때까지 웨이퍼(10)를 연삭한다. 연삭 단계(ST14)에서는, 웨이퍼(10)에 표면(5) 측으로부터 마무리 두께(15)를 넘는 깊이의 홈(16)이 형성되어 있으므로, 연삭 장치(40)가 웨이퍼(10)를 마무리 두께(15)까지 박화하면, 이면(7) 측에 홈(16)이 노출되고, 웨이퍼(10)가 개개의 디바이스 칩(2)으로 분할된다. 또한, 인접한 디바이스 칩(2) 간에는, 홈(16)의 폭과 동등한 간극(17)(도 9에 나타냄)이 형성된다. 이렇게 하여, 디바이스면에 보호 부재(100)가 점착된 복수의 디바이스 칩(2)에 의해 구성되는 칩 군(14)이 형성된다. 연삭 단계(ST14)에서는, 웨이퍼(10)를 마무리 두께(15)까지 박화하면, 준비 단계(ST1)를 종료하고, 몰드 단계(ST2)로 진행한다.
(몰드 단계)
도 9는, 도 4에 나타난 몰드 칩의 제조 방법의 몰드 단계를 모식적으로 나타내는 단면도이다. 몰드 단계(ST2)는, 준비 단계(ST1) 실시 후, 디바이스 칩(2)의 이면(7) 측과 디바이스 칩(2) 간의 간극(17)에 녹은 몰드 수지(3)를 공급하고, 디바이스 칩(2)의 이면(7) 및 측면(8)을 몰드 수지(3)로 피복하여 몰드 웨이퍼(18)를 형성하는 단계이다. 또한, 몰드 웨이퍼(18)는, 연삭 단계(ST14) 후의 마무리 두께(15)까지 박화된 웨이퍼(10)보다 두껍고, 웨이퍼(10)보다 외직경이 큰 원판 형상으로 형성된다.
제1 실시형태에 있어서, 몰드 단계(ST2)에서는, 도 9에 도시한 바와 같이, 보호 부재(100)를 성형기(50)의 받침대(51)의 평탄한 유지면(52) 상에 유지하고, 보호 부재(100)에 점착된 모든 디바이스 칩(2)을 몰드 성형용 틀인 금형(52)으로 덮는다. 금형(52)은, 보호 부재(100)에 점착된 복수의 디바이스 칩(2)과 간격을 두고, 또한 몰드 웨이퍼(18)의 외형에 따른 원통형의 캐비티(54)를 내측에 가진다.
몰드 단계(ST2)에서는, 성형기(50)의 도시하지 않는 호퍼(hopper)에 몰드 수지(3)의 펠릿이 투입되고, 성형기(50)가 가열 실린더 내에서 펠릿 형상의 몰드 수지(3)를 가열하여 녹이고, 가열 실린더 내에서 혼합한 후, 금형(52)의 캐비티(54) 내로 밀어낸다. 몰드 단계(ST2)에서는, 캐비티(54) 내에 밀려나와서 웨이퍼(10)의 이면(7)에 공급된 몰드 수지(3)가, 디바이스 칩(2)의 이면(7)을 향해 성형기(50)에 의해서 압박되고, 이면(7) 및 측면(8)을 피복한 후, 경화한다. 몰드 단계(ST2)에서는, 캐비티(54) 내의 몰드 수지(3)가 경화하면, 몰드 분할 단계(ST3)로 진행한다. 이 밖에도, 몰드 단계(ST2)에서는, 액상의 몰드 수지에 복수의 디바이스 칩(2)이 정렬한 칩 군을 침지시켜서 몰드 수지(3)의 층을 형성해도 좋고, 필름 형상의 몰드 수지 재료로 복수의 디바이스 칩(2)이 정렬한 칩 군을 라미네이트하여 몰드 수지(3)의 층을 형성해도 좋다.
(몰드 분할 단계)
도 10은, 도 4에 나타난 몰드 칩의 제조 방법의 몰드 분할 단계를 모식적으로 나타내는 단면도이다. 몰드 분할 단계(ST3)는, 몰드 단계(ST2) 실시 후, 몰드 웨이퍼(18)의 표면(5) 측을 촬영한 화상에 기초하여, 몰드 수지(3)가 충전된 간극(17)의 중앙을 따라서 몰드 웨이퍼(18)를 몰드 칩(1)으로 분할하는 단계이다.
몰드 분할 단계(ST3)에서는, 절삭 장치(60)가, 척 테이블(61)의 유리 등의 투광성을 가지는 투광 재료로 구성된 원판 형상의 투광판(62) 상에 보호 부재(100)의 복수의 디바이스 칩(2)의 표면(5) 측에 점착된 중앙부가 배치되고, 투광판(62)을 둘러싸는 스테인리스 강철 등으로 구성된 원환형의 프레임(66) 상에 보호 부재(100)의 환형 프레임(101)에 점착된 외연부가 배치된다. 몰드 분할 단계(ST3)에서는, 절삭 장치(60)가, 프레임(66)에 설치된 흡인구(67)를 통하여, 보호 부재(100)의 외연부를 흡인 유지하고, 투광판(62)의 하방에 배치된 촬상 유닛(68)으로 몰드 웨이퍼(18)의 복수의 디바이스 칩(2)의 표면(5)을 투광판(62)을 통해 촬상하고, 몰드 웨이퍼(18)의 복수의 디바이스 칩(2)의 표면(5)의 화상을 얻는다.
몰드 분할 단계(ST3)에서는, 절삭 장치(60)가, 몰드 웨이퍼(18)의 복수의 디바이스 칩(2)의 표면(5)의 화상에 기초하여, 절삭 유닛(63)의 절삭 블레이드(65)와 간극(17)의 폭 방향의 중앙과의 위치 맞춤을 행하는 얼라이먼트를 수행한다. 몰드 분할 단계(ST3)에서는, 도 10에 도시한 바와 같이, 절삭 장치(60)가, 얼라이먼트 결과에 기초하여 분할 예정 라인(11)을 따라서 웨이퍼(10)와 절삭 블레이드(65)를 상대적으로 이동시키면서 절삭 블레이드(65)를 보호 부재(100)에 도달할 때까지 몰드 수지(3) 측, 즉 이면(7) 측으로부터 간극(17)의 폭 방향의 중앙에 절입시켜서, 몰드 웨이퍼(18)를 몰드 칩(1)으로 분할한다. 몰드 분할 단계(ST3)에서는, 절삭 장치(60)가, 모든 분할 예정 라인(11)을 따라서 간극(17)의 중앙에 절삭 블레이드(65)를 절입시켜서, 몰드 웨이퍼(18)를 몰드 칩(1)으로 분할하면, 종료한다. 개개로 분할된 몰드 칩(1)은, 주지의 픽커에 의해 보호 부재(100)로부터 픽업된다. 또한, 몰드 분할 단계(ST3)에서는, 몰드 웨이퍼(18)는, 간극(17)의 폭보다 얇은 절삭 블레이드(65)로 절삭된다.
제1 실시형태와 관련되는 몰드 칩의 제조 방법은, 웨이퍼(10)의 표면(5)에 마무리 두께(15)를 넘는 깊이의 홈(16)을 형성하는 홈 형성 단계(ST12)와, 웨이퍼(10)의 표면(5)에 보호 부재(100)를 점착하는 보호 부재 점착 단계(ST13)와, 웨이퍼(10)를 이면(7) 측으로부터 마무리 두께(15)까지 박화하는 연삭 단계(ST14)를 포함하고, 보호 부재(100)에 점착한 상태로 웨이퍼(10)를 개개의 디바이스 칩(2)으로 분할한다. 또한, 몰드 칩의 제조 방법은, 보호 부재(100)에 복수의 디바이스 칩(2)의 이면(7) 및 측면(8)을 몰드 수지(3)로 피복하는 몰드 단계(ST2)를 포함한다.
이 때문에, 몰드 칩의 제조 방법은, 웨이퍼(10)에 있어서의 디바이스(6)끼리의 상대적인 위치를 유지한 채, 복수의 디바이스 칩(2)의 이면(7) 및 측면(8)에 몰드 수지(3)를 피복시킬 수 있다. 그 결과, 몰드 칩(1)의 제조 방법은, 디바이스면의 전극이나 전극 범프를 몰드 수지(3)로 오염시키는 것을 억제할 수 있고, 디바이스(6)의 전기적 접속을 확보할 수 있다고 하는 효과를 발휘한다.
또한, 제1 실시형태와 관련되는 몰드 칩의 제조 방법은, 준비 단계(ST1)가 웨이퍼(10)의 표면(5) 측의 원호형의 부분(13)을 제거하는 엣지 트리밍 단계(ST11)를 포함하므로, 연삭 단계(ST14) 후에 있어서, 최외주의 디바이스 칩(2)보다 외주 측에 원호형의 부분(13)이 박화되어 형성되는 나이프 엣지 형상의 부분이 잔존하지 않는다. 이 때문에, 제1 실시형태와 관련되는 몰드 칩의 제조 방법은, 몰드 단계(ST2)에 있어서, 몰드 수지(3)를 웨이퍼(10) 이면(7) 측으로부터 압박하면서 충전할 때, 웨이퍼 외주 가장자리 부근의 디바이스 칩(2)이 나이프 엣지 형상의 부분 등에 의해서 기울거나 하는 것을 억제할 수 있다. 그 결과, 제1 실시형태와 관련되는 몰드 칩의 제조 방법은, 몰드 단계(ST2)에 있어서, 몰드 수지(3)로 디바이스 칩(2)을 피복할 때에, 디바이스 칩(2)이 위치 어긋남 등의 악영향을 받는 것을 억제할 수 있다.
또한, 제1 실시형태와 관련되는 몰드 칩의 제조 방법은, 홈 형성 단계(ST12)에 있어서, 이면(7) 측으로부터 절삭 블레이드(35)를 절입시키고, 몰드 분할 단계(ST3)에 있어서, 몰드 웨이퍼(18)의 몰드 수지(3) 측으로부터 절삭 블레이드(65)를 절입시키므로, 홈 형성 단계(ST12) 및 몰드 분할 단계(ST3)에 있어서 발생하는 절삭 부스러기가 디바이스면에 부착하는 것을 억제할 수 있다. 또한, 본 발명에서는, 몰드 분할 단계(ST3)는, 몰드 수지(3)에 대해서 흡수성 또는 투과성을 가지는 파장의 레이저 광선을 조사하여 어브레이션 가공, 또는 개질층을 형성하는 가공을 행하여 실시해도 좋다.
(제2 실시형태)
본 발명의 제2 실시형태와 관련되는 몰드 칩의 제조 방법을 도면에 기초하여 설명한다. 도 11은, 제2 실시형태와 관련되는 몰드 칩의 제조 방법의 흐름을 나타내는 흐름도이다. 도 12는, 도 11에 나타난 몰드 칩의 제조 방법의 준비 단계의 박화 단계를 일부 단면에서 모식적으로 나타내는 측면도이다. 도 13은, 도 11에 나타난 몰드 칩의 제조 방법의 준비 단계의 분할 단계를 일부 단면에서 모식적으로 나타내는 측면도이다. 또한, 도 11, 도 12 및 도 13은, 제1 실시형태와 동일 부분에 동일 부호를 부여하고 설명을 생략한다.
제2 실시형태와 관련되는 몰드 칩의 제조 방법은, 제1 실시형태와 마찬가지로, 몰드 칩(1)을 제조하는 방법이다. 제2 실시형태와 관련되는 몰드 칩의 제조 방법은, 도 11에 도시한 바와 같이, 준비 단계(ST1)와 몰드 단계(ST2)와 몰드 분할 단계(ST3)를 포함하고, 준비 단계(ST1)가, 엣지 트리밍 단계(ST11)와, 박화 단계(ST15)와, 분할 단계(ST16)를 포함한다.
(박화 단계)
박화 단계(ST15)는, 웨이퍼(10)의 이면(7)을 연삭하여, 웨이퍼(10)를 마무리 두께(15)로 박화하는 단계이다. 제1 실시형태에 있어서, 박화 단계(ST15)에서는, 엣지 트리밍 단계(ST11) 후의 웨이퍼(10)의 표면(5) 측에 보호 부재(100)를 점착하고, 보호 부재(100)의 외연부에 환형 프레임(101)을 점착한다. 박화 단계(ST15)에서는, 연삭 장치(70)가, 척 테이블(71)의 유지면(72)에 보호 부재(100)를 통해 엣지 트리밍 단계(ST11) 후의 웨이퍼(10)의 표면(5) 측을 흡인 유지하고, 클램프부(73)로 환형 프레임(101)을 클램프한다. 박화 단계(ST15)에서는, 연삭 장치(70)가, 도 12에 도시한 바와 같이, 척 테이블(71)을 축심 둘레로 회전시키면서 연삭수 노즐(74)로부터 웨이퍼(10)의 이면(7)에 연삭수(75)를 공급하면서 축심 둘레로 회전한 연삭 유닛(76)의 연삭 지석(77)을 웨이퍼(10)의 이면(7)으로 압박한다.
박화 단계(ST15)에서는, 연삭 장치(70)가, 웨이퍼(10)를 이면(7) 측으로부터 연삭하여, 박화하고, 마무리 두께(15)가 될 때까지 웨이퍼(10)를 연삭한다. 박화 단계(ST15)에서는, 웨이퍼(10)의 원호형의 부분(13)이 엣지 트리밍 단계(ST11)에 있어서 표면(5) 측으로부터 마무리 두께(15)를 넘는 깊이로 제거되어 있으므로, 연삭 장치(70)가 웨이퍼(10)를 마무리 두께(15)까지 박화하면, 원호형의 부분(13)이 완전하게 제거된다. 박화 단계(ST15)에서는, 웨이퍼(10)를 마무리 두께(15)까지 박화하면, 분할 단계(ST16)로 진행한다.
(분할 단계)
분할 단계(ST16)는, 박화된 웨이퍼(10)를 분할 예정 라인(11)을 따라서 분할하는 단계이다. 분할 단계(ST16)에서는, 절삭 장치(80)가, 척 테이블(81)의 유지면(82)에 웨이퍼(10)의 표면(5) 측을 보호 부재(100)를 통해 흡인 유지하고, 클램프부(84)로 환형 프레임(101)을 클램프한다. 분할 단계(ST16)에서는, 절삭 장치(80)가, 적외선 카메라(86)로 웨이퍼(10)를 이면(7) 측으로부터 촬상하여, 분할 예정 라인(11)을 검출하고, 절삭 유닛(83)의 절삭 블레이드(85)와 웨이퍼(10)의 분할 예정 라인(11)과의 위치 맞춤을 행하는 얼라이먼트를 수행한다.
분할 단계(ST16)에서는, 도 13에 도시한 바와 같이, 절삭 장치(80)가, 얼라이먼트 결과에 기초하여 분할 예정 라인(11)을 따라서 웨이퍼(10)와 절삭 블레이드(85)를 상대적으로 이동시키면서 절삭 블레이드(85)를 보호 부재(100)까지 분할 예정 라인(11)의 이면(7) 측으로부터 웨이퍼(10)에 절입시켜서, 웨이퍼(10)를 개개의 디바이스 칩(2)으로 분할한다. 분할 단계(ST16)에서는, 절삭 장치(80)가, 모든 분할 예정 라인(11)에 절삭 블레이드(85)를 절입시켜서, 웨이퍼(10)를 개개의 디바이스 칩(2)으로 분할하고, 디바이스 칩(2) 간의 간극(17)을 형성하면, 준비 단계(ST1)를 종료하고, 몰드 단계(ST2)로 진행한다.
제2 실시형태와 관련되는 몰드 칩의 제조 방법은, 웨이퍼(10)의 표면(5) 측에 보호 부재(100)를 점착하고, 웨이퍼(10)를 마무리 두께(15)까지 박화하는 박화 단계(ST15)와, 웨이퍼(10)를 개개의 디바이스 칩(2)으로 분할하는 분할 단계(ST16)를 포함하여, 보호 부재(100)에 점착한 상태로 웨이퍼(10)를 개개의 디바이스 칩(2)으로 분할한다. 그 결과, 몰드 칩의 제조 방법은, 웨이퍼(10)에 있어서의 디바이스(6)끼리의 상대적인 위치를 유지한 채, 복수의 디바이스 칩(2)의 이면(7) 및 측면(8)에 몰드 수지(3)를 피복할 수 있어 디바이스면의 전극이나 전극 범프를 몰드 수지(3)로 오염시키는 것을 억제할 수 있고, 디바이스(6)의 전기적 접속을 확보할 수 있다고 하는 효과를 발휘한다.
또한, 제1 실시형태와 관련되는 몰드 칩의 제조 방법은, 준비 단계(ST1)가 웨이퍼(10)의 표면(5) 측의 원호형의 부분(13)을 제거하는 엣지 트리밍 단계(ST11)를 포함하므로, 연삭 단계(ST14) 후에 있어서, 최외주의 디바이스 칩(2)보다 외주 측에 원호형의 부분(13)이 박화되어 형성되는 나이프 엣지 형상의 부분이 잔존하지 않는다. 그 결과, 제2 실시형태와 관련되는 몰드 칩의 제조 방법은, 몰드 단계(ST2)에 있어서, 몰드 수지(3)로 디바이스 칩(2)을 피복할 때에, 디바이스 칩(2)이 위치 어긋남 등의 악영향을 받는 것을 억제할 수 있다.
또한, 제2 실시형태와 관련되는 몰드 칩의 제조 방법은, 분할 단계(ST16)에 있어서, 이면(7) 측으로부터 절삭 블레이드(85)를 절입시키고, 몰드 분할 단계(ST3)에 있어서, 몰드 웨이퍼(18)의 몰드 수지(3) 측으로부터 절삭 블레이드(65)를 절입시키므로, 절삭 부스러기가 디바이스면에 부착하는 것을 억제할 수 있다.
(제1 변형예)
본 발명의 제1 실시형태 및 제2 실시형태의 제1 변형예와 관련되는 몰드 칩의 제조 방법을 도면에 기초하여 설명한다. 도 14는, 제1 실시형태 및 제2 실시형태의 제1 변형예와 관련되는 몰드 칩의 제조 방법의 흐름을 나타내는 흐름도이다. 도 15는, 도 14에 나타난 몰드 칩의 제조 방법의 익스펜드 단계의 개개로 분할된 복수의 디바이스 칩을 확장 장치로 유지한 상태를 모식적으로 나타내는 단면도이다. 도 16은, 도 15에 나타난 보호 부재를 확장한 상태를 모식적으로 나타내는 단면도이다. 도 17은, 도 16에 나타난 보호 부재의 디바이스 칩과 환형 프레임과의 사이를 수축시킨 상태를 모식적으로 나타내는 단면도이다. 또한, 도 15, 도 16 및 도 17은, 제1 실시형태 및 제2 실시형태와 동일 부분에 동일 부호를 부여하고 설명을 생략한다.
제1 변형예와 관련되는 몰드 칩의 제조 방법은, 도 14에 도시한 바와 같이, 보호 부재(100)가 신축성을 가지고, 익스펜드 단계(ST20)를 포함하는 것 이외에, 제1 실시형태 또는 제2 실시형태와 같다. 익스펜드 단계(ST20)는, 준비 단계(ST1, ST1-2) 후이며 몰드 단계(ST2) 실시 전에, 보호 부재(100)를 면 방향으로 확장하고, 디바이스 칩(2) 간의 거리를 확장하는 단계이다.
익스펜드 단계(ST20)에서는, 디바이스 칩(2)의 이면(7) 측을 상방을 향한 상태로, 확장 장치(90)가, 클램프부(91)로 환형 프레임(101)을 사이에 두고, 보호 부재(100)에 점착된 복수의 디바이스 칩(2)을 유지한다. 이때, 도 15에 도시한 바와 같이, 확장 장치(90)는, 원통형의 확장 드럼(92)을 보호 부재(100)의 웨이퍼(10)와 환형 프레임(101)과의 사이의 영역에 접촉시켜서, 보호 부재(100)를 평탄한 상태로 유지해 둔다. 확장 드럼(92)은, 환형 프레임(101)의 내경보다 작고 웨이퍼(10)의 외직경보다 큰 내경 및 외직경을 가지고, 클램프부(91)에 의해 고정되는 환형 프레임(101)과 동축이 되는 위치에 배치된다.
제1 변형예에 있어서, 익스펜드 단계(ST20)에서는, 도 16에 도시한 바와 같이, 확장 장치(90)가 확장 드럼(92)을 상승시킨다. 그러면, 보호 부재(100)가 확장 드럼(92)에 접촉하고 있기 때문에, 보호 부재(100)가 면 방향으로 확장되고, 확장의 결과, 보호 부재(100)는, 방사상의 인장력이 작용한다.
보호 부재(100)에 방사상으로 인장력이 작용하면, 웨이퍼(10)가, 개개의 디바이스 칩(2)으로 분할되어 있기 때문에, 인접한 디바이스 칩(2)끼리의 거리가 확장된다. 또한, 제1 변형예에서는, 익스펜드 단계(ST20)에 있어서, 확장 드럼(92)을 상승시켜 보호 부재(100)를 확장했지만, 본 발명은, 이것에 한정되지 않고, 클램프부(91)를 하강시켜도 좋고, 요컨대, 확장 드럼(92)을 클램프부(91)에 대해서 상대적으로 상승시켜, 클램프부(91)를 확장 드럼(92)에 대해서 상대적으로 하강시키면 좋다.
제1 변형예에 있어서, 익스펜드 단계(ST20)에서는, 확장 장치(90)가, 확장 드럼(92)을 하강시키고, 도 17에 도시한 바와 같이, 보호 부재(100)의 확장의 결과, 웨이퍼(10)와 환형 프레임(101)과의 사이에 생긴 보호 부재(100)의 늘어짐(弛み)부를 가열 유닛(93)으로 가열하고, 수축시킨다. 익스펜드 단계(ST20)에서는, 확장 장치(90)가, 웨이퍼(10)와 환형 프레임(101)과의 사이에 생긴 보호 부재(100)의 늘어짐 부를 가열 유닛(93)으로 가열하고, 수축시켜서, 보호 부재(100)가 확장했을 때의 인접한 디바이스 칩(2)끼리의 거리를 유지한다. 익스펜드 단계(ST20)는, 확장 장치(90)가, 웨이퍼(10)와 환형 프레임(101)과의 사이에 생긴 보호 부재(100)의 늘어짐 부(弛み部)를 가열 유닛(93)으로 가열하고, 수축시키면, 몰드 단계(ST2)로 진행한다. 또한, 본 발명에서는, 늘어짐 부의 제거는, 가열 이외에도, 소직경의 프레임으로 바꿔 붙이는 등을 하여 삭제해도 좋다.
제1 변형예와 관련되는 몰드 칩의 제조 방법은, 익스펜드 단계(ST20)에 있어서, 웨이퍼(10)에 점착된 보호 부재(100)를 확장함으로써, 인접한 디바이스 칩(2)끼리의 거리를 확장하므로, 몰드 단계(ST2)에 있어서 몰드 수지(3)를 디바이스 칩(2) 간에 충전하기 쉽게 할 수 있다. 그 결과, 제1 변형예와 관련되는 몰드 칩의 제조 방법은, 제1 실시형태 및 제2 실시형태의 효과에 더해 디바이스 칩(2)의 측면(8)을 적절한 두께의 몰드 수지(3)로 피복할 수 있다. 또한, 제1 변형예에서는, 익스펜드 단계(ST20)에서는, 확장 드럼(92)을 사용한 예를 나타내고 있지만, 본 발명은, 보호 부재(100)를 면 방향으로 확장하면 좋고, 확장 드럼(92)을 구비한 확장 장치(90)를 이용하는 것에 한정되지 않는다. 또한, 본 발명에서는, 절삭 블레이드(35)로의 하프 컷 이외에, 웨이퍼(10)에 대해서 투과성을 가지는 파장의 레이저 광선을 분할 예정 라인(11)을 따라서 조사하고, 내부에 개질층(파단 기점)을 형성한 후, 이면(7)을 연삭하는, 이른바 SDBG의 방법으로 디바이스 칩(2)이 정렬한 칩 군을 형성해도 좋고, 몰드 수지(3)로 피복할 수 있다.
(제2 변형예)
본 발명의 제1 실시형태 및 제2 실시형태의 제2 변형예와 관련되는 몰드 칩의 제조 방법을 도면에 기초하여 설명한다. 도 18은, 제1 실시형태 및 제2 실시형태의 제2 변형예와 관련되는 몰드 칩의 제조 방법의 흐름을 나타내는 흐름도이다. 도 19는, 도 18에 나타난 몰드 칩의 제조 방법의 보호 부재 박리 단계 후의 몰드 웨이퍼 등을 모식적으로 나타내는 단면도이다. 도 20은, 도 18에 나타난 몰드 칩의 제조 방법의 몰드 분할 단계를 일부 단면에서 모식적으로 나타내는 측면도이다. 또한, 도 18, 도 19 및 도 20은, 제1 실시형태, 제2 실시형태 및 제1 변형예와 동일 부분에 동일 부호를 부여하여 설명을 생략한다.
제2 변형예와 관련되는 몰드 칩의 제조 방법은, 도 18에 도시한 바와 같이, 보호 부재 박리 단계(ST21)를 포함하고, 몰드 분할 단계(ST3)가 상이한 것 이외에, 제1 실시형태, 제2 실시형태 또는 제1 변형예와 같다. 또한, 도 18에 나타내는 예에서는, 제2 변형예와 관련되는 몰드 칩의 제조 방법은, 익스펜드 단계(ST20)를 포함하지만, 본 발명에서는, 익스펜드 단계(ST20)를 구비하지 않아도 좋다.
보호 부재 박리 단계(ST21)는, 몰드 단계(ST2) 실시 후, 몰드 웨이퍼(18)의 이면(7) 측에 점착 테이프(110)를 점착하고, 몰드 웨이퍼(18)의 표면(5) 측으로부터 보호 부재(100)를 박리하는 단계이다. 제2 변형예에 있어서, 보호 부재 박리 단계(ST21)는, 도 19에 도시한 바와 같이, 몰드 웨이퍼(18)의 이면(7) 측에 몰드 웨이퍼(18)보다 큰 직경이며 또한, 외연부에 환형 프레임(111)이 장착된 점착 테이프(110)를 점착하고, 보호 부재(100)를 박리하고, 몰드 분할 단계(ST3)로 진행한다. 또한, 점착 테이프(110)는, 보호 부재(100)와 같이, 내열성과 신축성을 갖춘 것이라도 좋고, 갖추지 않은 것이라도 좋다.
제2 변형예에 있어서, 몰드 분할 단계(ST3)에서는, 절삭 장치(60-2)가, 점착 테이프(110)를 통해 몰드 웨이퍼(18)의 이면(7) 측을 척 테이블(61-2)의 유지면(62-2)에 흡인 유지하고, 웨이퍼(10)의 표면(5) 측을 도시하지 않는 촬상 유닛으로 촬상하여, 얼라이먼트를 수행한다. 제2 변형예에 있어서, 몰드 분할 단계(ST3)에서는, 절삭 장치(60-2)가, 도 20에 도시한 바와 같이, 절삭 블레이드(65)를 점착 테이프(110)까지 웨이퍼(10)의 표면(5) 측으로부터 간극(17)의 폭 방향의 중앙에 절입시켜서, 웨이퍼(10)를 표면(5) 측으로부터 개개의 디바이스 칩(2)으로 분할하는 분할 가공을 실시한다.
제2 변형예와 관련되는 몰드 칩의 제조 방법은, 웨이퍼(10)에 있어서의 디바이스(6)끼리의 상대적인 위치를 유지한 채, 복수의 디바이스 칩(2)의 이면(7) 및 측면(8)에 몰드 수지(3)를 피복할 수 있으므로, 제1 실시형태 및 제2 실시형태와 마찬가지로, 디바이스면의 전극이나 전극 범프를 몰드 수지(3)로 오염시키는 것을 억제할 수 있고, 디바이스(6)의 전기적 접속을 확보할 수 있다고 하는 효과를 발휘한다.
(제3 변형예)
본 발명의 제1 실시형태 및 제2 실시형태의 제3 변형예와 관련되는 몰드 칩의 제조 방법을 도면에 기초하여 설명한다. 도 21은, 제1 실시형태의 제3 변형예와 관련되는 몰드 칩의 제조 방법의 연삭 단계를 일부 단면에서 모식적으로 나타내는 측면도이다. 도 22는, 제1 실시형태의 제3 변형예와 관련되는 몰드 칩의 제조 방법의 몰드 단계를 모식적으로 나타내는 단면도이다. 도 23은, 제2 실시형태의 제3 변형예와 관련되는 몰드 칩의 제조 방법의 박화 단계를 일부 단면에서 모식적으로 나타내는 측면도이다.
제3 변형예와 관련되는 몰드 칩의 제조 방법은, 도 21, 도 22 및 도 23에 도시한 바와 같이, 보호 부재(120)가, 내열성과 가요성을 가지는 보호 테이프가 아니라, 경질인 재료로 구성된 하드 서브인 것 이외에, 제1 실시형태 또는 제2 실시형태와 같다. 또한, 도 21, 도 22 및 도 23은, 제1 실시형태 또는 제2 실시형태와 관련되는 몰드 칩의 제조 방법의 일부의 단계인 연삭 단계(ST14), 몰드 단계(ST2) 및 박화 단계(ST15)를 대표하여 나타내고 있지만, 다른 단계도 마찬가지로 보호 부재(120)가 하드 서브이다. 제3 변형예와 관련되는 보호 부재(120)는, 웨이퍼(10) 및 몰드 웨이퍼(18)보다 큰 직경의 원판 형상으로 형성되어 점착재(121)를 통해 웨이퍼(10)의 표면(5)에 점착된다.
제3 변형예와 관련되는 몰드 칩의 제조 방법은, 웨이퍼(10)에 있어서의 디바이스(6)끼리의 상대적인 위치를 유지한 채, 복수의 디바이스 칩(2)의 이면(7) 및 측면(8)에 몰드 수지(3)를 피복할 수 있으므로, 제1 실시형태 및 제2 실시형태와 마찬가지로, 디바이스면의 전극이나 전극 범프를 몰드 수지(3)로 오염시키는 것을 억제할 수 있고, 디바이스(6)의 전기적 접속을 확보할 수 있다고 하는 효과를 발휘한다.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 여러 가지로 변형하여 실시할 수 있다. 제1 실시형태 및 제2 실시형태 등에서는, 내열성을 가지는 보호 부재(100)를 이용하고 있지만, 본 발명에서는, 준비 단계(ST1)에 있어서, 웨이퍼(10)의 표면에 내열성을 갖지 않는 보호 부재를 점착하고, 몰드 단계(ST2) 전에 내열성을 갖지 않는 보호 부재를 벗긴 후, 내열성을 가지는 보호 부재(100)를 웨이퍼(10) 즉 디바이스 칩(2)의 표면(5)에 점착해도 좋다.
1　몰드 칩
2　디바이스 칩
3　몰드 수지
5　표면
6　디바이스
7　이면
8　측면
10　웨이퍼
11　분할 예정 라인
12　외주 측면
13　원호형의 부분
14　칩 군
15　마무리 두께
16　홈
17　간극
18　몰드 웨이퍼
53　금형(틀)
100　보호 부재
110　점착 테이프
ST 1, ST 1-2　준비 단계
ST 2　몰드 단계
ST 3　몰드 분할 단계
ST 11　엣지 트리밍 단계
ST 12　홈 형성 단계
ST 13　보호 부재 점착 단계
ST 14　연삭 단계
ST 15　박화 단계
ST 16　분할 단계
ST 20　확장 단계
ST 21　보호 부재 박리 단계

Claims (6)

  1. 몰드 칩의 제조 방법에 있어서,
    내열성의 보호 부재에 정렬한 복수의 디바이스 칩의 디바이스면을 점착하여, 복수의 디바이스 칩으로 이루어지는 칩 군을 형성하는 준비 단계와,
    상기 준비 단계 실시 후, 디바이스 칩의 이면 측과 디바이스 칩의 간극에 몰드 수지를 공급하고, 디바이스 칩의 이면 및 측면을 몰드 수지로 피복하여 몰드 웨이퍼를 형성하는 몰드 단계와,
    상기 몰드 단계 실시 후, 몰드 웨이퍼의 표면 측을 촬영한 화상에 기초하여, 몰드 수지가 충전된 상기 간극의 중앙을 따라서 몰드 웨이퍼를 몰드 칩으로 분할하는 몰드 분할 단계,
    를 포함하는 몰드 칩의 제조 방법.
  2. 제1항에 있어서, 상기 준비 단계는, 분할 예정 라인으로 구획된 표면의 복수의 각 영역에 디바이스가 형성된 웨이퍼에, 마무리 두께를 넘는 깊이의 홈을 표면의 상기 분할 예정 라인을 따라서 형성하는 홈 형성 단계와,
    상기 홈이 형성된 웨이퍼의 표면에 상기 보호 부재를 점착하는 보호 부재 점착 단계와,
    웨이퍼의 이면을 연삭하여 상기 홈을 표출시키고 웨이퍼를 디바이스 칩으로 분할하는 연삭 단계
    를 포함하는 것인, 몰드 칩의 제조 방법.
  3. 제1항에 있어서, 상기 준비 단계에서는, 분할 예정 라인으로 구획된 표면의 복수의 영역에 디바이스가 형성된 웨이퍼의 이면을 연삭하여 마무리 두께로 박화하는 박화 단계와,
    박화된 웨이퍼를 상기 분할 예정 라인을 따라서 분할하는 분할 단계
    를 포함하는 몰드 칩의 제조 방법.
  4. 제1항에 있어서, 상기 준비 단계 실시 후이며 상기 몰드 단계 실시 전에, 상기 보호 부재를 면 방향으로 확장하고, 디바이스 칩끼리의 거리를 확장하는 확장 단계를 더 포함하는 몰드 칩의 제조 방법.
  5. 제1항에 있어서, 웨이퍼는, 외주 측면이 원호형으로 형성되고,
    상기 준비 단계는, 웨이퍼의 외주 가장자리를 따라서 웨이퍼 표면 측의 상기 원호형의 부분을 제거하는 엣지 트리밍 단계를 포함하고,
    상기 몰드 단계에서는, 웨이퍼 이면에 공급된 몰드 수지가 웨이퍼 이면을 향해 틀로 압박되는 것인, 몰드 칩의 제조 방법.
  6. 제1항에 있어서, 상기 몰드 단계 실시 후, 몰드 웨이퍼의 이면 측에 점착 테이프를 점착하고, 몰드 웨이퍼의 표면 측으로부터 보호 부재를 박리하는 보호 부재 박리 단계를 더 포함하고,
    상기 몰드 분할 단계에서는 상기 몰드 웨이퍼의 표면 측으로부터 분할 가공을 실시하는 것인, 몰드 칩의 제조 방법.
KR1020200044931A 2019-05-24 2020-04-14 몰드 칩의 제조 방법 KR20200135161A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019098076A JP7334063B2 (ja) 2019-05-24 2019-05-24 モールドチップの製造方法
JPJP-P-2019-098076 2019-05-24

Publications (1)

Publication Number Publication Date
KR20200135161A true KR20200135161A (ko) 2020-12-02

Family

ID=73052616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200044931A KR20200135161A (ko) 2019-05-24 2020-04-14 몰드 칩의 제조 방법

Country Status (7)

Country Link
US (1) US11205580B2 (ko)
JP (1) JP7334063B2 (ko)
KR (1) KR20200135161A (ko)
CN (1) CN111987004A (ko)
DE (1) DE102020206406A1 (ko)
SG (1) SG10202004669XA (ko)
TW (1) TW202044368A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022280A (ja) 2015-07-13 2017-01-26 株式会社ディスコ ウエーハの加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094450B1 (ko) * 2009-06-05 2011-12-15 에스티에스반도체통신 주식회사 플라즈마를 이용한 다이싱 방법
JP5718005B2 (ja) 2010-09-14 2015-05-13 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
US9679785B2 (en) * 2015-07-27 2017-06-13 Semtech Corporation Semiconductor device and method of encapsulating semiconductor die
JP6636377B2 (ja) * 2016-04-08 2020-01-29 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
CN109075048A (zh) * 2016-06-30 2018-12-21 琳得科株式会社 半导体加工用片
JP6738687B2 (ja) * 2016-08-25 2020-08-12 株式会社ディスコ パッケージウエーハの加工方法
JP2018032777A (ja) * 2016-08-25 2018-03-01 株式会社ディスコ パッケージデバイスチップの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022280A (ja) 2015-07-13 2017-01-26 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
CN111987004A (zh) 2020-11-24
JP2020194826A (ja) 2020-12-03
US11205580B2 (en) 2021-12-21
JP7334063B2 (ja) 2023-08-28
TW202044368A (zh) 2020-12-01
US20200373172A1 (en) 2020-11-26
DE102020206406A1 (de) 2020-11-26
SG10202004669XA (en) 2020-12-30

Similar Documents

Publication Publication Date Title
US10262899B2 (en) Method of processing wafer
US9006085B2 (en) Adhesive and protective member used in a wafer processing method
US10825678B2 (en) Wafer processing method
CN110047745B (zh) 处理晶圆的方法
JP2018526826A (ja) ウェーハを処理する方法および該方法で使用するための保護シート
CN110164820A (zh) 处理晶圆的方法
TW201705257A (zh) 晶圓的加工方法
TW201719745A (zh) 晶圓的加工方法
TWI718633B (zh) 加工基板的方法
JP6940217B2 (ja) ウェハ処理に使用する為の保護シーティング、ウェハ、ウェハ及び保護シーティングの組合せの取扱いシステム
CN115176333A (zh) 保护膜形成用片、带保护膜的芯片的制造方法及层叠物
US8052505B2 (en) Wafer processing method for processing wafer having bumps formed thereon
US10431496B2 (en) Device chip package manufacturing method
KR20200135161A (ko) 몰드 칩의 제조 방법
JP2020161618A (ja) ウエーハの加工方法
JP6487275B2 (ja) ウエーハの加工方法
JP6491055B2 (ja) ウエーハの加工方法
JP7450460B2 (ja) ウェーハの加工方法
US20240128087A1 (en) Wafer processing method
US20220392762A1 (en) Wafer processing method
US20220172952A1 (en) Processing method of wafer
US20220102216A1 (en) Wafer processing method
JP2022073749A (ja) ウェーハの加工方法
KR20230091018A (ko) 웨이퍼의 가공 방법
JP2024031485A (ja) デバイスチップの製造方法

Legal Events

Date Code Title Description
A201 Request for examination