JP7334063B2 - モールドチップの製造方法 - Google Patents

モールドチップの製造方法 Download PDF

Info

Publication number
JP7334063B2
JP7334063B2 JP2019098076A JP2019098076A JP7334063B2 JP 7334063 B2 JP7334063 B2 JP 7334063B2 JP 2019098076 A JP2019098076 A JP 2019098076A JP 2019098076 A JP2019098076 A JP 2019098076A JP 7334063 B2 JP7334063 B2 JP 7334063B2
Authority
JP
Japan
Prior art keywords
mold
wafer
chip
protective member
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019098076A
Other languages
English (en)
Other versions
JP2020194826A (ja
Inventor
克彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2019098076A priority Critical patent/JP7334063B2/ja
Priority to KR1020200044931A priority patent/KR20200135161A/ko
Priority to CN202010418048.XA priority patent/CN111987004A/zh
Priority to SG10202004669XA priority patent/SG10202004669XA/en
Priority to TW109116657A priority patent/TWI848115B/zh
Priority to US16/878,734 priority patent/US11205580B2/en
Priority to DE102020206406.7A priority patent/DE102020206406A1/de
Publication of JP2020194826A publication Critical patent/JP2020194826A/ja
Application granted granted Critical
Publication of JP7334063B2 publication Critical patent/JP7334063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、モールドチップの製造方法に関する。
半導体デバイスチップを外部環境の変化から守るため、モールド樹脂で被覆しカバーする技術が知られている。例えば、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）等があるが、これらは搭載する基板とチップをワイヤで接続するため、完成するパッケージがチップより非常に大きくなってしまう。そこで、ＷＬ－ＣＳＰ（Wafer level Chip Size Package）というパッケージが発明されたが、６面あるチップの１面のみがモールド樹脂で被覆されるので、カバーが不十分であった。
また、ウェーハのストリートに溝を形成し、ウェーハの表面と溝にモールド樹脂を充填し、その後、裏面を研削、ストリートのモールド樹脂の中央をカットして、チップの５面をモールド樹脂でモールドする工法が発明された（例えば、特許文献１参照）。
特開２０１７－０２２２８０号公報
しかしながら、特許文献１に示された公報は、デバイス面側をモールドした後、デバイスの電極に接続されたバンプがモールド樹脂で被覆され、電気的接続が抑制されてしまうという課題が有る。
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、デバイスの電気的接続を確保することができるモールドチップの製造方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明のモールドチップの製造方法は、モールドチップの製造方法であって、表面にデバイス面を備える複数のデバイスチップが整列した状態で、耐熱性の保護部材がデバイス面に貼着されたチップ群を形成する準備ステップと、該準備ステップ実施後、デバイスチップの裏面側とデバイスチップの隙間にモールド樹脂を供給し、デバイスチップの裏面及び側面をモールド樹脂で被覆してモールドウェーハを形成するモールドステップと、該モールドステップ実施後、チャックテーブルの透光性を有する透光板上に保護部材の複数のデバイスチップの表面側に貼着された中央部が載置され、該透光板を囲繞する枠体上に該保護部材の外縁部が載置され、該枠体に設けられた吸引口を通して、該保護部材の外縁部を吸引保持し、該透光板の下方に配置された撮像ユニットで該透光板を通して該モールドウェーハの表面側を撮影した画像に基づいて、モールド樹脂が充填された該隙間の中央に沿ってモールドウェーハをモールドチップに分割するモールド分割ステップと、を備え、該準備ステップにおいて該デバイス面に該保護部材が貼着されてから該モールド分割ステップにおいて該モールドウェーハを該モールドチップに分割するまでの間、該デバイス面に該保護部材を貼着し続けることを特徴とする。
前記モールドチップの製造方法において、該準備ステップは、分割予定ラインで区画された表面の複数の領域にデバイスが形成されたウェーハに、仕上げ厚さを超える深さの溝を表面の該分割予定ラインに沿って形成する溝形成ステップと、該溝が形成されたウェーハの表面に該保護部材を貼着する保護部材貼着ステップと、ウェーハの裏面を研削して該溝を表出させるとともにウェーハをデバイスチップに分割する研削ステップと、を備えても良い。
前記モールドチップの製造方法において、該準備ステップでは、分割予定ラインで区画された表面の複数の領域にデバイスが形成されたウェーハの裏面を研削して仕上げ厚さに薄化する薄化ステップと、薄化されたウェーハを該分割予定ラインに沿って分割する分割ステップと、を備えても良い。
前記モールドチップの製造方法において、該準備ステップ実施後で該モールドステップ実施前に、該保護部材を面方向に拡張し、デバイスチップ同士の距離を拡張しても良い。
前記モールドチップの製造方法において、ウェーハは、外周側面が円弧状に形成され、該準備ステップでは、ウェーハの外周縁に沿ってウェーハ表面側の該円弧状の部分を除去するエッジトリミングステップを備え、該モールドステップでは、ウェーハ裏面に供給されたモールド樹脂がウェーハ裏面に向かって型で押圧されても良い。
本発明のモールドチップの製造方法は、デバイスの電気的接続を確保することができるという効果を奏する。
図１は、実施形態１に係るモールドチップの製造方法により製造されるモールドチップの一例を示す斜視図である。 図２は、図１に示されたモールドチップに製造されるウェーハの一例を示す斜視図である。 図３は、図２中のＩＩＩ－ＩＩＩ線に沿う断面図である。 図４は、実施形態１に係るモールドチップの製造方法の流れを示すフローチャートである。 図５は、図４に示されたモールドチップの製造方法の準備ステップのエッジトリミングステップを模式的に示す側面図である。 図６は、図４に示されたモールドチップの製造方法の準備ステップの溝形成ステップを模式的に示す側面図である。 図７は、図４に示されたモールドチップの製造方法の準備ステップの保護部材貼着ステップ後のウェーハを模式的に示す断面図である。 図８は、図４に示されたモールドチップの製造方法の準備ステップの研削ステップを一部断面で模式的に示す側面図である。 図９は、図４に示されたモールドチップの製造方法のモールドステップを模式的に示す断面図である。 図１０は、図４に示されたモールドチップの製造方法のモールド分割ステップを模式的に示す断面図である。 図１１は、実施形態２に係るモールドチップの製造方法の流れを示すフローチャートである。 図１２は、図１１に示されたモールドチップの製造方法の準備ステップの薄化ステップを一部断面で模式的に示す側面図である。 図１３は、図１１に示されたモールドチップの製造方法の準備ステップの分割ステップを一部断面で模式的に示す側面図である。 図１４は、実施形態１及び実施形態２の変形例１に係るモールドチップの製造方法の流れを示すフローチャートである。 図１５は、図１４に示されたモールドチップの製造方法のエキスパンドステップの個々に分割された複数のデバイスチップを拡張装置に保持した状態を模式的に示す断面図である。 図１６は、図１５に示された保護部材を拡張した状態を模式的に示す断面図である。 図１７は、図１６に示された保護部材のデバイスチップと環状フレームとの間を収縮させた状態を模式的に示す断面図である。 図１８は、実施形態１及び実施形態２の変形例２に係るモールドチップの製造方法の流れを示すフローチャートである。 図１９は、図１８に示されたモールドチップの製造方法の保護部材剥離ステップ後のモールドウェーハ等を模式的に示す断面図である。 図２０は、図１８に示されたに示されたモールドチップの製造方法のモールド分割ステップを一部断面で模式的に示す側面図である。 図２１は、実施形態１の変形例３に係るモールドチップの製造方法の研削ステップを一部断面で模式的に示す側面図である。 図２２は、実施形態１の変形例３に係るモールドチップの製造方法のモールドステップを模式的に示す断面図である。 図２３は、実施形態２の変形例３に係るモールドチップの製造方法の薄化ステップを一部断面で模式的に示す側面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態１〕
本発明の実施形態１に係るモールドチップの製造方法を図面に基づいて説明する。図１は、実施形態１に係るモールドチップの製造方法により製造されるモールドチップの一例を示す斜視図である。図２は、図１に示されたモールドチップに製造されるウェーハの一例を示す斜視図である。図３は、図２中のＩＩＩ－ＩＩＩ線に沿う断面図である。
実施形態１に係るモールドチップ１は、図１に示すように、デバイスチップ２と、モールド樹脂３とを備える。デバイスチップ２は、図２に示すように、基板４と、基板４の表面５に形成されたデバイス６とを備える。デバイス６の表面は、特許請求の範囲に記載のデバイス面に相当する。このために、デバイスチップ２は、基板４の表面５にデバイス面を備えることとなる。デバイス６は、ＩＣ（Integrated Circuit）又はＬＳＩ（Large Scale Integration）等の電子部品である。また、デバイスチップ２は、デバイス６のデバイス面を図示しない基板又は他のデバイスチップに接続するための図示しない電極と電極バンプとのうち少なくとも一方が複数設けられている。
モールド樹脂３は、絶縁性を有する合成樹脂により構成され、デバイスチップ２の基板４のデバイス６が設けられた表面５の裏側の裏面７と、表面５と裏面７とに連なる側面８とを被覆している。実施形態では、モールド樹脂３は、全ての側面８を被覆している。
前述した構成のモールドチップ１は、図２に示すウェーハ１０がデバイスチップ２に分割されるとともに、デバイスチップ２の基板４の裏面７及び側面８をモールド樹脂３で被覆されて製造される。デバイスチップ２に製造されるウェーハ１０は、シリコン、サファイア、又はガリウムヒ素などを基板４とする円板状の半導体ウェーハや光デバイスウェーハである。なお、ウェーハ１０の説明において、デバイスチップ２と共通する部分には、同一符号を付して説明する。ウェーハ１０は、図２に示すように、分割予定ライン１１で区画された基板４の表面５の複数の領域それぞれにデバイス６が形成されている。
また、ウェーハ１０は、図３に示すように、外周側面１２が外周方向に凸の円弧状に形成されている。ウェーハ１０の外周側面１２は、厚み方向の中央が外周方向に最も突出した断面円弧状に形成されている。即ち、ウェーハ１０の外周縁には、円弧状の部分１３が全周に亘って形成されている。
次に、本明細書は、図１に示されたモールドチップ１を製造するモールドチップの製造方法を説明する。図４は、実施形態１に係るモールドチップの製造方法の流れを示すフローチャートである。
モールドチップの製造方法は、ウェーハ１０を分割予定ライン１１に沿って個々のデバイスチップ２に分割するとともに、デバイスチップ２の裏面７及び側面８をモールド樹脂３で被覆して、モールドチップ１を製造する方法である。モールドチップの製造方法は、図４に示すように、準備ステップＳＴ１と、モールドステップＳＴ２と、モールド分割ステップＳＴ３とを備える。
（準備ステップ）
図５は、図４に示されたモールドチップの製造方法の準備ステップのエッジトリミングステップを模式的に示す側面図である。図６は、図４に示されたモールドチップの製造方法の準備ステップの溝形成ステップを模式的に示す側面図である。図７は、図４に示されたモールドチップの製造方法の準備ステップの保護部材貼着ステップ後のウェーハを模式的に示す断面図である。図８は、図４に示されたモールドチップの製造方法の準備ステップの研削ステップを一部断面で模式的に示す側面図である。
準備ステップＳＴ１は、デバイスチップ２が整列した状態で、耐熱性の保護部材１００がデバイス面に貼着されて整列された複数のデバイスチップ２で構成されるチップ群１４（図９に示す）を形成するステップである。実施形態１では、準備ステップＳＴ１は、図４に示すように、エッジトリミングステップＳＴ１１と、溝形成ステップＳＴ１２と、保護部材貼着ステップＳＴ１３と、研削ステップＳＴ１４とを備える。
（エッジトリミングステップ）
エッジトリミングステップＳＴ１１は、ウェーハ１０の外周縁に沿ってウェーハ１０の表面５側の円弧状の部分１３を除去するステップである。実施形態１では、エッジトリミングステップＳＴ１１では、切削装置２０が、チャックテーブル２１の保持面２２にウェーハ１０の裏面７側を吸引保持する。
エッジトリミングステップＳＴ１１では、切削装置２０が、チャックテーブル２１の保持面２２にウェーハ１０の裏面７側を吸引保持し、図５に示すように、チャックテーブル２１を鉛直方向と平行な軸心回りに回転させながら切削ユニット２３のスピンドル２４により回転された切削ブレード２５をウェーハ１０の表面５側から外周縁の円弧状の部分１３に仕上げ厚さ１５（図１に示す）を超える深さ切り込ませて、表面５側の円弧状の部分１３を除去する。エッジトリミングステップＳＴ１１は、ウェーハ１０の全周に亘って表面５側から円弧状の部分１３を除去すると、溝形成ステップＳＴ１２に進む。なお、仕上げ厚さ１５は、研削ステップＳＴ１４において、薄化されたウェーハ１０の厚さである。
（溝形成ステップ）
溝形成ステップＳＴ１２は、ウェーハ１０に仕上げ厚さ１５を超える深さの溝１６を表面５の分割予定ライン１１に沿って形成するステップである。溝形成ステップＳＴ１２では、切削装置３０が、チャックテーブル３１の保持面３２にウェーハ１０の裏面７側を吸引保持し、図示しない撮像ユニットでウェーハ１０の表面５を撮像して、切削ユニット３３の切削ブレード３５とウェーハ１０の分割予定ライン１１との位置合わせを行なうアライメントを遂行する。
溝形成ステップＳＴ１２では、図６に示すように、切削装置３０が、アライメント結果に基づいて分割予定ライン１１に沿ってウェーハ１０と切削ブレード３５とを相対的に移動させながら切削ブレード３５を仕上げ厚さ１５より深く分割予定ライン１１の表面５側からウェーハ１０に切り込ませて、分割予定ライン１１に仕上げ厚さ１５を超える深さの溝１６を形成する。溝形成ステップＳＴ１２では、切削装置３０が、全ての分割予定ライン１１に溝１６を形成すると、保護部材貼着ステップＳＴ１３に進む。
（保護部材貼着ステップ）
保護部材貼着ステップＳＴ１３は、溝１６が形成されたウェーハ１０の表面５にウェーハ保護部材である保護部材１００を貼着するステップである。実施形態１では、保護部材１００は、ウェーハ１０の外径よりも大径な円板状でかつ耐熱性と可撓性を有する保護テープが用いられる。なお、耐熱性とは、モールドステップＳＴ２において、モールド樹脂３でデバイスチップ２の裏面７及び側面８を被覆する際の温度まで加熱されても、物性などが変化しないことを示している。
実施形態１において、保護部材貼着ステップＳＴ１３では、周知のマウンタがチャックテーブルの保持面にウェーハ１０及び環状フレーム１０１を吸引保持した後、図７に示すように、ウェーハ１０の表面５及び環状フレーム１０１に保護部材１００を貼着する。保護部材貼着ステップＳＴ１３後では、ウェーハ１０は、図７に示すように、保護部材１００を介して環状フレーム１０１の開口内に支持される。保護部材貼着ステップＳＴ１３では、ウェーハ１０の表面５に保護部材１００が貼着されると、研削ステップＳＴ１４に進む。
（研削ステップ）
研削ステップＳＴ１４は、ウェーハ１０の裏面７を研削して、裏面７側に溝１６を表出させるとともに、ウェーハ１０をデバイスチップ２に分割するステップである。実施形態１において、研削ステップＳＴ１４では、研削装置４０が、チャックテーブル４１の保持面４２に保護部材１００を介してウェーハ１０の表面５側を吸引保持し、クランプ部４３で環状フレーム１０１をクランプする。研削ステップＳＴ１４では、研削装置４０が、図８に示すように、チャックテーブル４１を軸心回りに回転させつつ研削水ノズル４４からウェーハ１０の裏面７に研削水４５を供給しながら軸心回りに回転した研削ユニット４６の研削砥石４７をウェーハ１０の裏面７に押圧する。
研削ステップＳＴ１４では、研削装置４０が、ウェーハ１０を裏面７側から研削して、薄化し、仕上げ厚さ１５になるまでウェーハ１０を研削する。研削ステップＳＴ１４では、ウェーハ１０に表面５側から仕上げ厚さ１５を超える深さの溝１６が形成されているので、研削装置４０がウェーハ１０を仕上げ厚さ１５まで薄化すると、裏面７側に溝１６が露出して、ウェーハ１０が個々のデバイスチップ２に分割される。なお、隣り合うデバイスチップ２間には、溝１６の幅と同等の隙間１７（図９に示す）が形成される。こうして、デバイス面に保護部材１００が貼着された複数のデバイスチップ２により構成されるチップ群１４が形成される。研削ステップＳＴ１４では、ウェーハ１０を仕上げ厚さ１５まで薄化すると、準備ステップＳＴ１を終了し、モールドステップＳＴ２に進む。
（モールドステップ）
図９は、図４に示されたモールドチップの製造方法のモールドステップを模式的に示す断面図である。モールドステップＳＴ２は、準備ステップＳＴ１実施後、デバイスチップ２の裏面７側とデバイスチップ２間の隙間１７に溶けたモールド樹脂３を供給し、デバイスチップ２の裏面７及び側面８をモールド樹脂３で被覆してモールドウェーハ１８を形成するステップである。なお、モールドウェーハ１８は、研削ステップＳＴ１４後の仕上げ厚さ１５まで薄化されたウェーハ１０よりも厚く、ウェーハ１０よりも外径が大きな円板状に形成される。
実施形態１において、モールドステップＳＴ２では、図９に示すように、保護部材１００を成形機５０の台５１の平坦な保持面５２上に保持して、保護部材１００に貼着された全てのデバイスチップ２をモールド成形用の型である金型５３で覆う、金型５３は、保護部材１００に貼着された複数のデバイスチップ２と間隔をあけかつモールドウェーハ１８の外形に沿った円筒状のキャビティ５４を内側に有する。
モールドステップＳＴ２では、成形機５０の図示しないホッパにモールド樹脂３のペレットが投入され、成形機５０が加熱シリンダ内でペレット状のモールド樹脂３を加熱して溶かし、加熱シリンダ内で混合した後、金型５３のキャビティ５４内に押し出す。モールドステップＳＴ２では、キャビティ５４内に押し出されてウェーハ１０の裏面７に供給されたモールド樹脂３が、デバイスチップ２の裏面７に向かって成形機５０によって押圧され、裏面７及び側面８を被覆した後、硬化する。モールドステップＳＴ２では、キャビティ５４内のモールド樹脂３が硬化すると、モールド分割ステップＳＴ３に進む。このほかにも、モールドステップＳＴ２では、液状のモールド樹脂に複数のデバイスチップ２が整列したチップ群を浸漬させてモールド樹脂３の層を形成しても良く、フィルム状のモールド樹脂材料で複数のデバイスチップ２が整列したチップ群をラミネートしてモールド樹脂３の層を形成しても良い。
（モールド分割ステップ）
図１０は、図４に示されたモールドチップの製造方法のモールド分割ステップを模式的に示す断面図である。モールド分割ステップＳＴ３は、モールドステップＳＴ２実施後、モールドウェーハ１８の表面５側を撮影した画像に基づいて、モールド樹脂３が充填された隙間１７の中央に沿ってモールドウェーハ１８をモールドチップ１に分割するステップである。
モールド分割ステップＳＴ３では、切削装置６０が、チャックテーブル６１のガラス等の透光性を有する透光材料で構成された円板状の透光板６２上に保護部材１００の複数のデバイスチップ２の表面５側に貼着された中央部が載置され、透光板６２を囲繞するステンレス鋼等で構成された円環状の枠体６６上に保護部材１００の環状フレーム１０１に貼着された外縁部が載置される。モールド分割ステップＳＴ３では、切削装置６０が、枠体６６に設けられた吸引口６７を通して、保護部材１００の外縁部を吸引保持し、透光板６２の下方に配置された撮像ユニット６８でモールドウェーハ１８の複数のデバイスチップ２の表面５を透光板６２を通して撮像して、モールドウェーハ１８の複数のデバイスチップ２の表面５の画像を得る。
モールド分割ステップＳＴ３では、切削装置６０が、モールドウェーハ１８の複数のデバイスチップ２の表面５の画像に基づいて、切削ユニット６３の切削ブレード６５と隙間１７の幅方向の中央との位置合わせを行なうアライメントを遂行する。モールド分割ステップＳＴ３では、図１０に示すように、切削装置６０が、アライメント結果に基づいて分割予定ライン１１に沿ってウェーハ１０と切削ブレード６５とを相対的に移動させながら切削ブレード６５を保護部材１００に到達するまでモールド樹脂３側即ち裏面７側から隙間１７の幅方向の中央に切り込ませて、モールドウェーハ１８をモールドチップ１に分割する。モールド分割ステップＳＴ３では、切削装置６０が、全ての分割予定ライン１１に沿って隙間１７の中央に切削ブレード６５を切り込ませて、モールドウェーハ１８をモールドチップ１に分割すると、終了する。個々に分割されたモールドチップ１は、周知のピッカーにより保護部材１００からピックアップされる。なお、モールド分割ステップＳＴ３では、モールドウェーハ１８は、隙間１７の幅よりも薄い切削ブレード６５で切削される。
実施形態１に係るモールドチップの製造方法は、ウェーハ１０の表面５に仕上げ厚さ１５を超える深さの溝１６を形成する溝形成ステップＳＴ１２と、ウェーハ１０の表面５に保護部材１００を貼着する保護部材貼着ステップＳＴ１３と、ウェーハ１０を裏面７側から仕上げ厚さ１５まで薄化する研削ステップＳＴ１４とを備えて、保護部材１００に貼着した状態でウェーハ１０を個々のデバイスチップ２に分割する。また、モールドチップの製造方法は、保護部材１００に複数のデバイスチップ２の裏面７及び側面８をモールド樹脂３で被覆するモールドステップＳＴ２を備える。
このために、モールドチップの製造方法は、ウェーハ１０におけるデバイス６同士の相対的な位置を維持したまま、複数のデバイスチップ２の裏面７及び側面８にモールド樹脂３を被覆させることができる。その結果、モールドチップ１の製造方法は、デバイス面の電極や電極バンプをモールド樹脂３で汚すことを抑制でき、デバイス６の電気的接続を確保することができるという効果を奏する。
また、実施形態１に係るモールドチップの製造方法は、準備ステップＳＴ１がウェーハ１０の表面５側の円弧状の部分１３を除去するエッジトリミングステップＳＴ１１を備えるので、研削ステップＳＴ１４後において、最外周のデバイスチップ２よりも外周側に円弧状の部分１３が薄化されて形成されるナイフエッジ状の部分が残存しない。このために、実施形態１に係るモールドチップの製造方法は、モールドステップＳＴ２において、モールド樹脂３をウェーハ１０裏面７側から押圧しつつ充填する際、ウェーハ外周縁附近のデバイスチップ２がナイフエッジ状の部分等によって傾いたりすることを抑制できる。その結果、実施形態１に係るモールドチップの製造方法は、モールドステップＳＴ２において、モールド樹脂３でデバイスチップ２を被覆する際に、デバイスチップ２が位置ずれ等の悪影響を受けることを抑制できる。
また、実施形態１に係るモールドチップの製造方法は、溝形成ステップＳＴ１２において、裏面７側から切削ブレード３５を切り込ませ、モールド分割ステップＳＴ３において、モールドウェーハ１８のモールド樹脂３側から切削ブレード６５を切り込ませるので、溝形成ステップＳＴ１２及びモールド分割ステップＳＴ３において発生する切削屑がデバイス面に付着することを抑制することができる。また、本発明では、モールド分割ステップＳＴ３は、モールド樹脂３に対して吸収性又は透過性を有する波長のレーザー光線を照射してアブレーション加工、又は改質層を形成する加工を行い実施しても良い。
〔実施形態２〕
本発明の実施形態２に係るモールドチップの製造方法を図面に基づいて説明する。図１１は、実施形態２に係るモールドチップの製造方法の流れを示すフローチャートである。図１２は、図１１に示されたモールドチップの製造方法の準備ステップの薄化ステップを一部断面で模式的に示す側面図である。図１３は、図１１に示されたモールドチップの製造方法の準備ステップの分割ステップを一部断面で模式的に示す側面図である。なお、図１１、図１２及び図１３は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態２に係るモールドチップの製造方法は、実施形態１と同様に、モールドチップ１を製造する方法である。実施形態２に係るモールドチップの製造方法は、図１１に示すように、準備ステップＳＴ１と、モールドステップＳＴ２と、モールド分割ステップＳＴ３とを備え、準備ステップＳＴ１が、エッジトリミングステップＳＴ１１と、薄化ステップＳＴ１５と、分割ステップＳＴ１６とを備える。
（薄化ステップ）
薄化ステップＳＴ１５は、ウェーハ１０の裏面７を研削して、ウェーハ１０を仕上げ厚さ１５に薄化するステップである。実施形態１において、薄化ステップＳＴ１５では、エッジトリミングステップＳＴ１１後のウェーハ１０の表面５側に保護部材１００を貼着するとともに、保護部材１００の外縁部に環状フレーム１０１を貼着する。薄化ステップＳＴ１５では、研削装置７０が、チャックテーブル７１の保持面７２に保護部材１００を介してエッジトリミングステップＳＴ１１後のウェーハ１０の表面５側を吸引保持し、クランプ部７３で環状フレーム１０１をクランプする。薄化ステップＳＴ１５では、研削装置７０が、図１２に示すように、チャックテーブル７１を軸心回りに回転させつつ研削水ノズル７４からウェーハ１０の裏面７に研削水７５を供給しながら軸心回りに回転した研削ユニット７６の研削砥石７７をウェーハ１０の裏面７に押圧する。
薄化ステップＳＴ１５では、研削装置７０が、ウェーハ１０を裏面７側から研削して、薄化し、仕上げ厚さ１５になるまでウェーハ１０を研削する。薄化ステップＳＴ１５では、ウェーハ１０の円弧状の部分１３がエッジトリミングステップＳＴ１１において表面５側から仕上げ厚さ１５を超える深さ除去されているので、研削装置７０がウェーハ１０を仕上げ厚さ１５まで薄化すると、円弧状の部分１３が完全に除去される。薄化ステップＳＴ１５では、ウェーハ１０を仕上げ厚さ１５まで薄化すると、分割ステップＳＴ１６に進む。
（分割ステップ）
分割ステップＳＴ１６は、薄化されたウェーハ１０を分割予定ライン１１に沿って分割するステップである。分割ステップＳＴ１６では、切削装置８０が、チャックテーブル８１の保持面８２にウェーハ１０の表面５側を保護部材１００を介して吸引保持し、クランプ部８４で環状フレーム１０１をクランプする。分割ステップＳＴ１６では、切削装置８０が、赤外線カメラ８６でウェーハ１０を裏面７側から撮像して、分割予定ライン１１を検出し、切削ユニット８３の切削ブレード８５とウェーハ１０の分割予定ライン１１との位置合わせを行なうアライメントを遂行する。
分割ステップＳＴ１６では、図１３に示すように、切削装置８０が、アライメント結果に基づいて分割予定ライン１１に沿ってウェーハ１０と切削ブレード８５とを相対的に移動させながら切削ブレード８５を保護部材１００まで分割予定ライン１１の裏面７側からウェーハ１０に切り込ませて、ウェーハ１０を個々のデバイスチップ２に分割する。分割ステップＳＴ１６では、切削装置８０が、全ての分割予定ライン１１に切削ブレード８５を切り込ませて、ウェーハ１０を個々のデバイスチップ２に分割して、デバイスチップ２間の隙間１７を形成すると、準備ステップＳＴ１を終了し、モールドステップＳＴ２に進む。
実施形態２に係るモールドチップの製造方法は、ウェーハ１０の表面５側に保護部材１００貼着し、ウェーハ１０を仕上げ厚さ１５まで薄化する薄化ステップＳＴ１５と、ウェーハ１０を個々のデバイスチップ２に分割する分割ステップＳＴ１６とを備えて、保護部材１００に貼着した状態でウェーハ１０を個々のデバイスチップ２に分割する。その結果、モールドチップの製造方法は、ウェーハ１０におけるデバイス６同士の相対的な位置を維持したまま、複数のデバイスチップ２の裏面７及び側面８にモールド樹脂３を被覆でき、デバイス面の電極や電極バンプをモールド樹脂３で汚すことを抑制でき、デバイス６の電気的接続を確保することができるという効果を奏する。
また、実施形態１に係るモールドチップの製造方法は、準備ステップＳＴ１がウェーハ１０の表面５側の円弧状の部分１３を除去するエッジトリミングステップＳＴ１１を備えるので、研削ステップＳＴ１４後において、最外周のデバイスチップ２よりも外周側に円弧状の部分１３が薄化されて形成されるナイフエッジ状の部分が残存しない。その結果、実施形態２に係るモールドチップの製造方法は、モールドステップＳＴ２において、モールド樹脂３でデバイスチップ２を被覆する際に、デバイスチップ２が位置ずれ等の悪影響を受けることを抑制できる。
また、実施形態２に係るモールドチップの製造方法は、分割ステップＳＴ１６において、裏面７側から切削ブレード８５を切り込ませ、モールド分割ステップＳＴ３において、モールドウェーハ１８のモールド樹脂３側から切削ブレード６５を切り込ませるので、切削屑がデバイス面に付着することを抑制することができる。
〔変形例１〕
本発明の実施形態１及び実施形態２の変形例１に係るモールドチップの製造方法を図面に基づいて説明する。図１４は、実施形態１及び実施形態２の変形例１に係るモールドチップの製造方法の流れを示すフローチャートである。図１５は、図１４に示されたモールドチップの製造方法のエキスパンドステップの個々に分割された複数のデバイスチップを拡張装置に保持した状態を模式的に示す断面図である。図１６は、図１５に示された保護部材を拡張した状態を模式的に示す断面図である。図１７は、図１６に示された保護部材のデバイスチップと環状フレームとの間を収縮させた状態を模式的に示す断面図である。なお、図１５、図１６及び図１７は、実施形態１及び実施形態２と同一部分に同一符号を付して説明を省略する。
変形例１に係るモールドチップの製造方法は、図１４に示すように、保護部材１００が伸縮性を有し、エキスパンドステップＳＴ２０を備えること以外、実施形態１又は実施形態２と同じである。エキスパンドステップＳＴ２０は、準備ステップＳＴ１，ＳＴ１－２後でモールドステップＳＴ２実施前に、保護部材１００を面方向に拡張し、デバイスチップ２間の距離を拡張するステップである。
エキスパンドステップＳＴ２０では、デバイスチップ２の裏面７側を上方に向けた状態で、拡張装置９０が、クランプ部９１で環状フレーム１０１を挟み込んで、保護部材１００に貼着された複数のデバイスチップ２を保持する。このとき、図１５に示すように、拡張装置９０は、円筒状の拡張ドラム９２を保護部材１００のウェーハ１０と環状フレーム１０１との間の領域に当接させて、保護部材１００を平坦な状態に維持しておく。拡張ドラム９２は、環状フレーム１０１の内径より小さくウェーハ１０の外径より大きい内径および外径を有し、クランプ部９１により固定される環状フレーム１０１と同軸となる位置に配置される。
変形例１において、エキスパンドステップＳＴ２０では、図１６に示すように、拡張装置９０が拡張ドラム９２を上昇させる。すると、保護部材１００が拡張ドラム９２に当接しているために、保護部材１００が面方向に拡張され、拡張の結果、保護部材１００は、放射状の引張力が作用する。
保護部材１００に放射状に引張力が作用すると、ウェーハ１０が、個々のデバイスチップ２に分割されているために、隣り合うデバイスチップ２同士の距離が拡張される。なお、変形例１では、エキスパンドステップＳＴ２０において、拡張ドラム９２を上昇させて保護部材１００を拡張したが、本発明は、これに限定されることなく、クランプ部９１を下降させても良く、要するに、拡張ドラム９２をクランプ部９１に対して相対的に上昇させ、クランプ部９１を拡張ドラム９２に対して相対的に下降させれば良い。
変形例１において、エキスパンドステップＳＴ２０では、拡張装置９０が、拡張ドラム９２を下降するとともに、図１７に示すように、保護部材１００の拡張の結果、ウェーハ１０と環状フレーム１０１との間に生じた保護部材１００の弛み部を加熱ユニット９３で加熱し、収縮させる。エキスパンドステップＳＴ２０では、拡張装置９０が、ウェーハ１０と環状フレーム１０１との間に生じた保護部材１００の弛み部を加熱ユニット９３で加熱し、収縮させて、保護部材１００が拡張した時の隣り合うデバイスチップ２同士の距離を維持する。エキスパンドステップＳＴ２０は、拡張装置９０が、ウェーハ１０と環状フレーム１０１との間に生じた保護部材１００の弛み部を加熱ユニット９３で加熱し、収縮させると、モールドステップＳＴ２に進む。なお、本発明では、弛み部の除去は、加熱以外にも、小径のフレームに貼り替えるなどしてキャンセルしても良い。
変形例１に係るモールドチップの製造方法は、エキスパンドステップＳＴ２０において、ウェーハ１０に貼着された保護部材１００を拡張することで、隣り合うデバイスチップ２同士の距離を拡張するので、モールドステップＳＴ２においてモールド樹脂３をデバイスチップ２間に充填しやすくすることができる。その結果、変形例１に係るモールドチップの製造方法は、実施形態１及び実施形態２の効果に加え、デバイスチップ２の側面８を適切な厚さのモールドなお、変形例１では、エキスパンドステップＳＴ２０では、拡張ドラム９２を使った例を示しているが、本発明では、保護部材１００を面方向に拡張すれば良く、拡張ドラム９２を備える拡張装置９０を用いることに限定されない。また、本発明では、切削ブレード３５でのハーフカット以外に、ウェーハ１０に対して透過性を有する波長のレーザー光線を分割予定ライン１１に沿って照射し、内部に改質層（破断起点）を形成した後、裏面７を研削する、いわゆるＳＤＢＧの手法でデバイスチップ２が整列したチップ群を形成しても良く、モールド樹脂３で被覆することができる。
〔変形例２〕
本発明の実施形態１及び実施形態２の変形例２に係るモールドチップの製造方法を図面に基づいて説明する。図１８は、実施形態１及び実施形態２の変形例２に係るモールドチップの製造方法の流れを示すフローチャートである。図１９は、図１８に示されたモールドチップの製造方法の保護部材剥離ステップ後のモールドウェーハ等を模式的に示す断面図である。図２０は、図１８に示されたに示されたモールドチップの製造方法のモールド分割ステップを一部断面で模式的に示す側面図である。なお、図１８、図１９及び図２０は、実施形態１、実施形態２及び変形例１と同一部分に同一符号を付して説明を省略する。
変形例２に係るモールドチップの製造方法は、図１８に示すように、保護部材剥離ステップＳＴ２１を備え、モールド分割ステップＳＴ３が異なること以外、実施形態１、実施形態２又は変形例１と同じである。なお、図１８に示す例では、変形例２に係るモールドチップの製造方法は、エキスパンドステップＳＴ２０を備えるが、本発明では、エキスパンドステップＳＴ２０を備えなくても良い。
保護部材剥離ステップＳＴ２１は、モールドステップＳＴ２実施後、モールドウェーハ１８の裏面７側に粘着テープ１１０を貼着し、モールドウェーハ１８の表面５側から保護部材１００を剥離するステップである。変形例２において、保護部材剥離ステップＳＴ２１は、図１９に示すように、モールドウェーハ１８の裏面７側にモールドウェーハ１８よりも大径でかつ外縁部に環状フレーム１１１が装着された粘着テープ１１０を貼着し、保護部材１００を剥離して、モールド分割ステップＳＴ３に進む。なお、粘着テープ１１０は、保護部材１００のように、耐熱性と伸縮性を備えたものでも良く、備えていないものでも良い。
変形例２において、モールド分割ステップＳＴ３では、切削装置６０－２が、粘着テープ１１０を介してモールドウェーハ１８の裏面７側をチャックテーブル６１－２の保持面６２－２に吸引保持し、ウェーハ１０の表面５側を図示しない撮像ユニットで撮像して、アライメントを遂行する。変形例２において、モールド分割ステップＳＴ３では、切削装置６０－２が、図２０に示すように、切削ブレード６５を粘着テープ１１０までウェーハ１０の表面５側から隙間１７の幅方向の中央に切り込ませて、ウェーハ１０を表面５側から個々のデバイスチップ２に分割する分割加工を実施する。
変形例２に係るモールドチップの製造方法は、ウェーハ１０におけるデバイス６同士の相対的な位置を維持したまま、複数のデバイスチップ２の裏面７及び側面８にモールド樹脂３を被覆できるので、実施形態１及び実施形態２と同様に、デバイス面の電極や電極バンプをモールド樹脂３で汚すことを抑制でき、デバイス６の電気的接続を確保することができるという効果を奏する。
〔変形例３〕
本発明の実施形態１及び実施形態２の変形例３に係るモールドチップの製造方法を図面に基づいて説明する。図２１は、実施形態１の変形例３に係るモールドチップの製造方法の研削ステップを一部断面で模式的に示す側面図である。図２２は、実施形態１の変形例３に係るモールドチップの製造方法のモールドステップを模式的に示す断面図である。図２３は、実施形態２の変形例３に係るモールドチップの製造方法の薄化ステップを一部断面で模式的に示す側面図である。
変形例３に係るモールドチップの製造方法は、図２１、図２２及び図２３に示すように、保護部材１２０が、耐熱性と可撓性を有する保護テープではなく、硬質な材料で構成されたハードサブであること以外、実施形態１又は実施形態２と同じである。なお、図２１、図２２及び図２３は、実施形態１又は実施形態２に係るモールドチップの製造方法の一部のステップである研削ステップＳＴ１４、モールドステップＳＴ２及び薄化ステップＳＴ１５を代表して示しているが、他のステップも同様に保護部材１２０がハードサブである。変形例３に係る保護部材１２０は、ウェーハ１０及びモールドウェーハ１８よりも円板状に形成され、粘着材１２１を介してウェーハ１０の表面５に貼着される。
変形例３に係るモールドチップの製造方法は、ウェーハ１０におけるデバイス６同士の相対的な位置を維持したまま、複数のデバイスチップ２の裏面７及び側面８にモールド樹脂３を被覆できるので、実施形態１及び実施形態２と同様に、デバイス面の電極や電極バンプをモールド樹脂３で汚すことを抑制でき、デバイス６の電気的接続を確保することができるという効果を奏する。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。実施形態１及び実施形態２等では、耐熱性を有する保護部材１００を用いているが、本発明では、準備ステップＳＴ１， において、ウェーハ１０の表面に耐熱性を有さない保護部材を貼着し、モールドステップＳＴ２前に耐熱性を有さない保護部材を剥がした後、耐熱性を有する保護部材１００をウェーハ１０即ちデバイスチップ２の表面５に貼着しても良い。
１ モールドチップ
２ デバイスチップ
３ モールド樹脂
５ 表面
６ デバイス
７ 裏面
８ 側面
１０ ウェーハ
１１ 分割予定ライン
１２ 外周側面
１３ 円弧状の部分
１４ チップ群
１５ 仕上げ厚さ
１６ 溝
１７ 隙間
１８ モールドウェーハ
５３ 金型（型）
１００ 保護部材
１１０ 粘着テープ
ＳＴ１，ＳＴ１－２ 準備ステップ
ＳＴ２ モールドステップ
ＳＴ３ モールド分割ステップ
ＳＴ１１ エッジトリミングステップ
ＳＴ１２ 溝形成ステップ
ＳＴ１３ 保護部材貼着ステップ
ＳＴ１４ 研削ステップ
ＳＴ１５ 薄化ステップ
ＳＴ１６ 分割ステップ
ＳＴ２０ エキスパンドステップ
ＳＴ２１ 保護部材剥離ステップ

Claims (5)

  1. モールドチップの製造方法であって、
    表面にデバイス面を備える複数のデバイスチップが整列した状態で、耐熱性の保護部材がデバイス面に貼着されたチップ群を形成する準備ステップと、
    該準備ステップ実施後、デバイスチップの裏面側とデバイスチップの隙間にモールド樹脂を供給し、デバイスチップの裏面及び側面をモールド樹脂で被覆してモールドウェーハを形成するモールドステップと、
    該モールドステップ実施後、チャックテーブルの透光性を有する透光板上に保護部材の複数のデバイスチップの表面側に貼着された中央部が載置され、該透光板を囲繞する枠体上に該保護部材の外縁部が載置され、該枠体に設けられた吸引口を通して、該保護部材の外縁部を吸引保持し、該透光板の下方に配置された撮像ユニットで該透光板を通して該モールドウェーハの表面側を撮影した画像に基づいて、モールド樹脂が充填された該隙間の中央に沿ってモールドウェーハをモールドチップに分割するモールド分割ステップと、を備え、
    該準備ステップにおいて該デバイス面に該保護部材が貼着されてから該モールド分割ステップにおいて該モールドウェーハを該モールドチップに分割するまでの間、該デバイス面に該保護部材を貼着し続けるモールドチップの製造方法。
  2. 該準備ステップは、分割予定ラインで区画された表面の複数の領域にデバイスが形成されたウェーハに、仕上げ厚さを超える深さの溝を表面の該分割予定ラインに沿って形成する溝形成ステップと、
    該溝が形成されたウェーハの表面に該保護部材を貼着する保護部材貼着ステップと、
    ウェーハの裏面を研削して該溝を表出させるとともにウェーハをデバイスチップに分割する研削ステップと、を備える請求項１に記載のモールドチップの製造方法。
  3. 該準備ステップでは、分割予定ラインで区画された表面の複数の領域にデバイスが形成されたウェーハの裏面を研削して仕上げ厚さに薄化する薄化ステップと、
    薄化されたウェーハを該分割予定ラインに沿って分割する分割ステップと、を備える請求項１に記載のモールドチップの製造方法。
  4. 該準備ステップ実施後で該モールドステップ実施前に、該保護部材を面方向に拡張し、デバイスチップ同士の距離を拡張する請求項１乃至請求項３のうちいずれか一項に記載のモールドチップの製造方法。
  5. ウェーハは、外周側面が円弧状に形成され、該準備ステップでは、ウェーハの外周縁に沿ってウェーハ表面側の該円弧状の部分を除去するエッジトリミングステップを備え、
    該モールドステップでは、ウェーハ裏面に供給されたモールド樹脂がウェーハ裏面に向かって型で押圧される請求項１乃至請求項３のうちいずれか一項に記載のモールドチップの製造方法。
JP2019098076A 2019-05-24 2019-05-24 モールドチップの製造方法 Active JP7334063B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2019098076A JP7334063B2 (ja) 2019-05-24 2019-05-24 モールドチップの製造方法
KR1020200044931A KR20200135161A (ko) 2019-05-24 2020-04-14 몰드 칩의 제조 방법
CN202010418048.XA CN111987004A (zh) 2019-05-24 2020-05-18 模制芯片的制造方法
SG10202004669XA SG10202004669XA (en) 2019-05-24 2020-05-19 Method of manufacturing molded chip
TW109116657A TWI848115B (zh) 2019-05-24 2020-05-20 封膜晶片的製造方法
US16/878,734 US11205580B2 (en) 2019-05-24 2020-05-20 Method of manufacturing molded chip
DE102020206406.7A DE102020206406A1 (de) 2019-05-24 2020-05-22 Verfahren zum herstellen eines formchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019098076A JP7334063B2 (ja) 2019-05-24 2019-05-24 モールドチップの製造方法

Publications (2)

Publication Number Publication Date
JP2020194826A JP2020194826A (ja) 2020-12-03
JP7334063B2 true JP7334063B2 (ja) 2023-08-28

Family

ID=73052616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019098076A Active JP7334063B2 (ja) 2019-05-24 2019-05-24 モールドチップの製造方法

Country Status (7)

Country Link
US (1) US11205580B2 (ja)
JP (1) JP7334063B2 (ja)
KR (1) KR20200135161A (ja)
CN (1) CN111987004A (ja)
DE (1) DE102020206406A1 (ja)
SG (1) SG10202004669XA (ja)
TW (1) TWI848115B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230274651A1 (en) * 2020-07-17 2023-08-31 Seekops Inc. Uas work practice

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188610A (ja) 2016-04-08 2017-10-12 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
WO2018003312A1 (ja) 2016-06-30 2018-01-04 リンテック株式会社 半導体加工用シート
JP2018032777A (ja) 2016-08-25 2018-03-01 株式会社ディスコ パッケージデバイスチップの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094450B1 (ko) * 2009-06-05 2011-12-15 에스티에스반도체통신 주식회사 플라즈마를 이용한 다이싱 방법
JP5718005B2 (ja) 2010-09-14 2015-05-13 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP6557081B2 (ja) 2015-07-13 2019-08-07 株式会社ディスコ ウエーハの加工方法
US9679785B2 (en) * 2015-07-27 2017-06-13 Semtech Corporation Semiconductor device and method of encapsulating semiconductor die
JP6738687B2 (ja) * 2016-08-25 2020-08-12 株式会社ディスコ パッケージウエーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188610A (ja) 2016-04-08 2017-10-12 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
WO2018003312A1 (ja) 2016-06-30 2018-01-04 リンテック株式会社 半導体加工用シート
JP2018032777A (ja) 2016-08-25 2018-03-01 株式会社ディスコ パッケージデバイスチップの製造方法

Also Published As

Publication number Publication date
US11205580B2 (en) 2021-12-21
TW202044368A (zh) 2020-12-01
TWI848115B (zh) 2024-07-11
KR20200135161A (ko) 2020-12-02
JP2020194826A (ja) 2020-12-03
CN111987004A (zh) 2020-11-24
SG10202004669XA (en) 2020-12-30
US20200373172A1 (en) 2020-11-26
DE102020206406A1 (de) 2020-11-26

Similar Documents

Publication Publication Date Title
US9006085B2 (en) Adhesive and protective member used in a wafer processing method
US10262899B2 (en) Method of processing wafer
US10825678B2 (en) Wafer processing method
JP2005019525A (ja) 半導体チップの製造方法
TWI849524B (zh) 生產襯底的方法以及生產襯底的系統
TW201719745A (zh) 晶圓的加工方法
JP6283531B2 (ja) ウエーハの加工方法
US10199253B2 (en) Method for manufacturing semiconductor devices through peeling using UV-ray
JP7334063B2 (ja) モールドチップの製造方法
JP2018041896A (ja) 積層ウェーハの加工方法
JP2018152380A (ja) パッケージデバイスチップの製造方法
JP7241580B2 (ja) ウエーハの加工方法
KR101747561B1 (ko) 웨이퍼를 다이로 분할하는 방법
TW201935549A (zh) 晶圓之加工方法
JP5426314B2 (ja) 半導体デバイスの製造方法
CN115440580A (zh) 晶片的加工方法
JP5992256B2 (ja) ウェーハの分割方法
JP7111562B2 (ja) 加工方法
US20220172952A1 (en) Processing method of wafer
JP2023088588A (ja) ウェーハの加工方法
JP2023135423A (ja) ウエーハの加工方法
JP2022073749A (ja) ウェーハの加工方法
JP2022099148A (ja) デバイスチップの製造方法
JP2022054894A (ja) ウェーハの加工方法
JP2022191941A (ja) デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230816

R150 Certificate of patent or registration of utility model

Ref document number: 7334063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150