JP2017188610A - パッケージウェーハの製造方法及びデバイスチップの製造方法 - Google Patents

パッケージウェーハの製造方法及びデバイスチップの製造方法 Download PDF

Info

Publication number
JP2017188610A
JP2017188610A JP2016077833A JP2016077833A JP2017188610A JP 2017188610 A JP2017188610 A JP 2017188610A JP 2016077833 A JP2016077833 A JP 2016077833A JP 2016077833 A JP2016077833 A JP 2016077833A JP 2017188610 A JP2017188610 A JP 2017188610A
Authority
JP
Japan
Prior art keywords
wafer
groove
mold resin
cutting
chamfered portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016077833A
Other languages
English (en)
Other versions
JP6636377B2 (ja
Inventor
秀輝 小清水
Hideki Koshimizu
秀輝 小清水
▲听▼ 陸
Kin Riku
▲听▼ 陸
侑里香 荒谷
Yurika Araya
侑里香 荒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2016077833A priority Critical patent/JP6636377B2/ja
Priority to TW106106381A priority patent/TWI708289B/zh
Priority to KR1020170039974A priority patent/KR102254618B1/ko
Priority to CN201710217141.2A priority patent/CN107275234B/zh
Priority to US15/481,709 priority patent/US9892986B2/en
Publication of JP2017188610A publication Critical patent/JP2017188610A/ja
Application granted granted Critical
Publication of JP6636377B2 publication Critical patent/JP6636377B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/042—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with blades or wires mounted in a reciprocating frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ウェーハの表面をモールド樹脂で覆うと共に溝内にモールド樹脂を適切に充填すること。
【解決手段】パッケージウェーハの製造方法は、ウェーハ（Ｗ）の表面側から分割予定ラインに沿って仕上げ厚さ以上の深さの溝（１２）を形成するステップと、ウェーハの外周の面取り部を除去して溝以上の深さの段部（１３）を形成するステップと、成形装置の凹状の金型（３６）を段部底面（１４）に載置して金型とウェーハで囲まれる空間にモールド樹脂（Ｍ）を充填するステップとにより、ウェーハのデバイス領域（Ａ１）をモールド樹脂で被覆し、分割予定ラインに沿って形成された溝をモールド樹脂で埋設したパッケージウェーハを製造する構成にした。
【選択図】図７

Description

本発明は、表面側をモールド樹脂で封止したパッケージウェーハの製造方法及びデバイスチップの製造方法に関する。
近年、ウェーハの状態でパッケージングまで行うＷＬ−ＣＳＰ（Wafer Level Chip Size Package）が注目されている。ＷＬ−ＣＳＰでは、ウェーハの表面側に形成した複数のデバイスをモールド樹脂で封止した後に、ウェーハを個々のデバイスチップに分割している。ウェーハの表面側のみがモールド樹脂で覆われるため、分割後のデバイスチップの側面（切断面）が外部に露出して外観性等が悪化してしまっていた。そこで、分割予定ラインに沿って溝を形成してモールド樹脂を充填し、このモールド樹脂ごと分割予定ラインに沿ってウェーハを分割することで、デバイスチップの側面をモールド樹脂で覆う技術が提案されている（例えば、特許文献１参照）。
特開２００６−１００５３５号公報
しかしながら、特許文献１に記載の技術では、ウェーハ全体を横断するように分割予定ラインに沿って溝が形成されるので、ウェーハの表面側をモールド樹脂で覆う際に、ウェーハの外周面に表出した各溝の両端からモールド樹脂が漏れ出ていた。このため、ウェーハの溝内にモールド樹脂を適切に充填できない場合があった。
本発明はかかる点に鑑みてなされたものであり、ウェーハの表面をモールド樹脂で覆うと共に溝内にモールド樹脂を適切に充填することができるパッケージウェーハの製造方法及びデバイスチップの製造方法を提供することを目的とする。
本発明のパッケージングウェーハの製造方法は、格子状の分割予定ラインによって区画され表面にバンプを備えたデバイスが形成されたデバイス領域と外周側面に形成された面取り部とを備えるウェーハの表面側から該分割予定ラインに沿って仕上げ厚さ以上の深さの溝を形成する溝形成ステップと、該面取り部に切削ブレードを該溝よりも深く切り込み、該面取り部を除去する面取り部除去ステップと、該溝形成ステップ及び該面取り部除去ステップを実施した後に、該面取り部除去後の凸形状のデバイス領域に係合する凹形状の成形装置の金型を、デバイス領域の表面と空間をもって且つ該面取り部の段部底面に当接させ係合させて載置し、該金型と該デバイス領域の表面との該空間内にモールド樹脂を充填するモールド樹脂充填ステップと、を備え、該デバイス領域の表面にモールド樹脂が被覆され該溝にモールド樹脂が埋設されたパッケージウェーハを製造する。
この構成によれば、分割予定ラインに沿ってウェーハ全体を横断するように溝が形成され、ウェーハの面取り部が除去されることでデバイス領域が凸状に形成される。凸状のデバイス領域に成形装置の凹状の金型が係合すると、分割予定ラインに沿った溝よりも深い位置で金型と段部底面が当接してウェーハの外周が液密に封止される。よって、モールド樹脂の充填時にウェーハの外周から外側にモールド樹脂が漏れ出すことがなく、デバイス領域の表面をモールド樹脂で被覆すると共に溝をモールド樹脂で埋設したパッケージウェーハを良好に製造することができる。
本発明のパッケージウェーハの製造方法において、該面取り部除去ステップを実施する前又は後に、該面取り部を除去した段部底面上における少なくとも一つの該分割予定ラインの延長線上の外周両端に切削ブレードで切り込み外周切削溝を形成する外周切削溝形成ステップを備え、該外周切削溝形成ステップ後のステップにおいて該外周切削溝で位置合わせを行う。
本発明のデバイスチップの製造方法は、上記のパッケージウェーハの該外周切削溝を基準に位置合わせを行い、切削ブレードにて該分割予定ラインに沿ってパッケージウェーハ表面側から仕上げ厚さよりも深く切り込み、該モールド樹脂が充填された該溝の中心に切削溝を形成する切削溝形成ステップと、該切削溝形成ステップを実施した後に、パッケージウェーハ裏面を該仕上げ厚さまで研削して該切削溝を表出させ、パッケージウェーハを該モールド樹脂によって囲繞された外周を有する個々のデバイスチップに分割する分割ステップと、を含む。
本発明によれば、ウェーハの分割予定ラインに沿って溝を形成した後に、ウェーハの面取り部を除去することでデバイス領域が成形装置の凹状の金型が係合可能な凸状に形成される。この凸状のデバイス領域に凹状の金型を係合させることで、ウェーハに充填されたモールド樹脂の外側への漏れを抑えて、デバイス領域をモールド樹脂で被覆すると共に溝をモールド樹脂で埋設したパッケージウェーハを良好に製造することができる。
本実施の形態のウェーハの斜視図である。 比較例のパッケージングウェーハの製造方法の説明図である。 比較例のパッケージングウェーハの他の製造方法の説明図である。 本実施の形態の溝形成ステップの一例を示す図である。 本実施の形態の面取り部除去ステップの一例を示す図である。 本実施の形態の外周切削溝形成ステップの一例を示す図である。 本実施の形態のモールド樹脂充填ステップの一例を示す図である。 本実施の形態のパッケージウェーハの斜視図である。 本実施の形態の切削溝形成ステップの一例を示す図である。 本実施の形態の分割ステップの一例を示す図である。 他の実施の形態の研削ステップの一例を示す図である。 他の実施の形態の分割ステップの一例を示す図である。
以下、添付図面を参照して、パッケージングウェーハの製造方法について説明する。先ず、パッケージングされる前のウェーハについて説明する。図１は、本実施の形態のウェーハの斜視図である。図２は比較例のパッケージングウェーハの製造方法、図３は比較例のパッケージングウェーハの他の製造方法の説明図である。なお、図２Ｂ及び図３Ｂの破線は紙面左右方向に延びる溝の底面を示している。
図１に示すように、ウェーハＷの表面は格子状の分割予定ラインＬによって複数の領域に区画されており、分割予定ラインＬに区画された各領域にはバンプ付きのデバイスＤ（バンプは不図示）が形成されている。ウェーハＷの表面は複数のデバイスＤが形成されたデバイス領域Ａ１とデバイス領域Ａ１を囲繞した外周余剰領域Ａ２とに分かれている。外周余剰領域Ａ２の外周側面には、ウェーハＷの欠けを防止するために面取り加工を施して面取り部１１が形成されている。なお、ウェーハＷとしては、例えば、半導体基板上にＩＣ、ＬＳＩ等の半導体デバイスが形成された半導体ウェーハが用いられる。
通常、このようなウェーハＷの表面がモールド樹脂で封止されることでパッケージウェーハが製造されるが、このパッケージウェーハをデバイスチップに分割すると、デバイス面だけがモールド樹脂で覆われて側面が外部に露出して外観性等が悪化する。この問題を解決するために、図２Ａに示すように、分割予定ラインＬに沿って切削ブレード５１でウェーハＷ全体を横断するようにハーフカットして溝５２を形成し、この溝５２にモールド樹脂Ｍ（図２Ｂ参照）を充填する構成が考えられる。これにより、ウェーハＷの分割後のデバイスチップの側面をモールド樹脂Ｍで覆うことができる。
この場合、図２Ｂに示すように、ウェーハＷ全体を金型５３で覆った状態で金型５３とウェーハＷの表面との空間にモールド樹脂Ｍを供給するが、ウェーハＷの外周面から表出した各溝５２の両端からモールド樹脂Ｍが漏れ出しまう。このため、ウェーハＷの表面全体がモールド樹脂Ｍで覆われて分割予定ラインＬ（溝５２）が完全に隠れてしまい、分割予定ラインＬに沿ってウェーハＷを分割することができない。このため、ポリッシングやトリミング等によってウェーハＷの外周側のモールド樹脂Ｍを除去して、分割予定ラインＬを部分的に露出させなければならず作業工数が増加してしまう。
また、図３Ａに示すように、分割予定ラインＬに沿って切削ブレード５６でウェーハＷの外周部分を残してハーフカットして内側だけに溝５７を形成し、この溝５７にモールド樹脂Ｍ（図３Ｂ参照）を充填する構成が考えられる。この場合、図３Ｂに示すように、ウェーハＷの外周部分に金型５８を載せた状態で、金型５８とウェーハＷの表面との空間にモールド樹脂Ｍを供給するが、ウェーハＷの内側だけに溝５７が形成されているので、モールド樹脂ＭがウェーハＷから外側に漏れることがない。よって、金型５８が載ったウェーハＷの外周部分がモールド樹脂Ｍに覆われることがなく、ウェーハＷの外周部分で分割予定ラインＬ（溝５７）が外部に露出される。
しかしながら、ウェーハＷの内側だけに溝５７を形成するためには、切削開始時にウェーハＷに対して真上から切削ブレード５６（図３Ａ参照）で切り込む動作（チョッパーカット）が発生する。この場合、ウェーハＷの破損を防止するためには、切削ブレード５６をゆっくりと降ろさなければならない。よって、ウェーハＷの外周部分がモールド樹脂Ｍに覆われないことで、ポリッシング等の作業工数を減らすことができるものの、ウェーハＷに対する溝５７の形成時間が長くなって作業効率が低下してしまう。このように、作業工数だけでなく、ウェーハＷに対する溝５７の形成時間も考慮したパッケージウェーハの製造方法が求められている。
そこで、本実施の形態では、分割予定ラインＬに沿ってウェーハＷ全体を横断するように溝１２を形成した後に、ウェーハＷの外周部分の面取り部１１を除去してデバイス領域Ａ１を凸状に形成し、この凸状のデバイス領域Ａ１に凹状の金型３６を係合するようにしている（図４から図７参照）。ウェーハＷに係合した金型３６によってウェーハＷの外周を液密に封止した状態でモールド樹脂Ｍを充填することで、ウェーハＷの外周からのモールド樹脂Ｍの漏れを抑えている。また、ウェーハＷに対して側方から切削ブレードで切り込むことで、ウェーハＷの溝１２の形成時間が長くなることがない。
以下、図４から図７を参照して、パッケージウェーハの製造方法について詳細に説明する。図４は本実施の形態の溝形成ステップ、図５は本実施の形態の面取り部除去ステップ、図６は本実施の形態の外周切削溝形成ステップ、図７は本実施の形態のモールド樹脂充填ステップのそれぞれ一例を示す図である。図８は本実施の形態のパッケージウェーハの斜視図である。なお、以下の説明では、説明の便宜上、バンプを省略して記載している。また、図５及び図７の破線は紙面左右方向に延びる溝の底面を示している。
図４に示すように、先ず溝形成ステップが実施される。溝形成ステップでは、切削装置のチャックテーブル２１上にウェーハＷが搬送され、表面を上方に向けた状態でウェーハＷがチャックテーブル２１に吸引保持される。ウェーハＷの径方向外側で切削ブレード２２が分割予定ラインＬ（図１参照）に位置合わせされると、ウェーハＷの仕上げ厚さｔ１よりも深い位置に切削ブレード２２が降ろされ、この切削ブレード２２に対してチャックテーブル２１が切削送りされる。これにより、チャックテーブル２１上のウェーハＷが分割予定ラインＬに沿ってハーフカットされて、仕上げ厚さｔ１以上の深さの溝１２が形成される。
この切削送りが繰り返されることで、チャックテーブル２１上のウェーハＷの全ての分割予定ラインＬに沿って溝１２が形成される。このとき、ウェーハＷに対して切削ブレード２２が側方から切り込んで、ウェーハＷ全体を横断するように切削されている。よって、ウェーハＷに対して真上から切削ブレード２２を切り込む動作が発生しない分、ウェーハＷに対する溝１２の形成時間を短くすることができる。なお、ここでいう仕上げ厚さｔ１とは、後述するデバイスチップ製造方法における研削加工後のウェーハＷの仕上げ厚さを示している。
図５に示すように、溝形成ステップの後に面取り部除去ステップが実施される。面取り部除去ステップでは、トリミング装置のチャックテーブル２６上にウェーハＷが搬送され、表面を上方に向けた状態でウェーハＷがチャックテーブル２６に吸引保持される。ウェーハＷの中心がチャックテーブル２６の回転軸に一致するように保持され、切削ブレード２７がウェーハＷの面取り部１１（図４参照）に位置合わせされる。そして、切削ブレード２７が高速回転されて、切削ブレード２７によってウェーハＷの面取り部１１が分割予定ラインＬ（図１参照）に沿った溝１２よりも深く切り込まれる。
続いて、切削ブレード２７に対してチャックテーブル２６が回転することで、ウェーハＷの面取り部１１（図４参照）が除去されて、ウェーハＷの外周に沿って溝１２以上の深さの段部１３が形成される。ウェーハＷの全周に亘って面取り部１１がリング状に除去されているため、面取り部１１の除去後のウェーハＷの表面側にはデバイス領域Ａ１だけが凸状に残されている。また、面取り部除去用の切削ブレード２７の先端形状が平坦であるため、ウェーハＷから面取り部１１を除去した段部底面１４が平坦に形成されている。なお、面取り部除去ステップは、溝形成ステップの前に実施されてもよい。
図６に示すように、面取り部除去ステップの後に外周切削溝形成ステップが実施される。外周切削溝形成ステップでは、切削装置のチャックテーブル（不図示）上にウェーハＷが搬送され、表面を上方に向けた状態でウェーハＷがチャックテーブルに吸引保持される。ウェーハＷの径方向外側で切削ブレード（不図示）が分割予定ラインＬに位置合わせされると、ウェーハＷの面取り部１１を除去した段部底面１４よりも深い位置に切削ブレードが降ろされる。この切削ブレードに対してチャックテーブルが僅かに切削送りされることで、段部底面１４の外周端が切削ブレードで切り込まれる。
この切削ブレードによる切り込みがウェーハＷの四方で行われることで、直交する２方向でウェーハＷの段部底面１４上における１つの分割予定ラインＬの延長線上の外周両端に外周切削溝１５が形成される。この外周切削溝１５は、後述するデバイスチップの製造方法において位置合わせ用のアライメントマークとして使用される。また、外周切削溝形成ステップは、面取り部除去ステップ及び外周溝形成ステップの前に実施されてもよい。この場合、ウェーハＷの面取り部１１に深めに切り込むことで、面取り部１１の除去後にも外周切削溝１５が残るようにする。
図７に示すように、外周切削溝形成ステップの後にモールド樹脂充填ステップが実施される。モールド樹脂充填ステップでは、成形装置にウェーハＷが搬送され、ウェーハＷの表面側に成形装置の金型３６が被せられる。金型３６は、ウェーハＷの面取り部１１（図４参照）を除去した凸状のデバイス領域Ａ１に係合するように凹状に形成されている。金型３６の側壁３７の下面が段部底面１４に当接し、側壁３７がデバイス領域Ａ１の凸状部分１６に係合することで、ウェーハＷのデバイス領域Ａ１の表面と金型３６とに空間１８を持って金型３６がウェーハＷに載置される。
この場合、ウェーハＷの表面側に金型３６を係合させ易くするために、金型３６の側壁３７とデバイス領域Ａ１の凸状部分１６とには僅かなクリアランス２０が設けられている。また、分割予定ラインＬ（図６参照）に沿った溝１２の底面よりもウェーハＷの外周の段部底面１４が深く形成されているため、段部底面１４に載置された金型３６の側壁３７によって金型３６の内側の空間１８が液密に封止されている。そして、供給源３３から金型３６にモールド樹脂Ｍが供給され、金型３６の上壁３８に形成された供給口３９を通じて、金型３６とデバイス領域Ａ１の表面との空間１８にモールド樹脂Ｍが充填される。
モールド樹脂Ｍがデバイス領域Ａ１に充填されると、デバイス領域Ａ１の表面から分割予定ラインＬに沿った溝１２内に入り込んで、溝１２に沿ってウェーハＷの外側に向けて流動する。溝１２内のモールド樹脂Ｍは金型３６の側壁３７まで到達すると、金型３６の側壁３７とデバイス領域Ａ１の凸状部分１６のクリアランス２０を伝って段部底面１４までゆっくりと流れ落ちる。段部底面１４には金型３６の側壁３７の下面が当接しているため、金型３６の側壁３７によってモールド樹脂Ｍが確実に堰き止められる。よって、ウェーハＷの外周からモールド樹脂Ｍが漏れ出すことなく、ウェーハＷの表面がモールド樹脂Ｍで被覆される。
このようにして、図８に示すように、デバイス領域Ａ１の表面がモールド樹脂Ｍに被覆され、分割予定ラインＬに沿った溝１２（図６参照）にモールド樹脂Ｍが埋設されたパッケージウェーハＰＷが製造される。パッケージウェーハＰＷの溝１２内のモールド樹脂Ｍが、パッケージウェーハＰＷの分割後のデバイスチップＣの側面になるため、パッケージウェーハＰＷの分割後のデバイスチップＣの表面だけでなく、側面全体がモールド樹脂Ｍで覆われて外観性が向上される（図１０参照）。モールド樹脂充填ステップにおいて、パッケージウェーハＰＷの外周切削溝１５がモールド樹脂Ｍで覆われないため、外周切削溝１５を基準にパッケージウェーハＰＷを個々のデバイチップＣに分割することが可能になっている。
よって、図２に示すような比較例に示すウェーハＷのように、ポリッシングやトリミング等の工程が不要になり作業時間を短縮することができる。また、図３に示すような他の比較例に示すウェーハＷのように、ウェーハＷに対して真上から切削ブレード５６で切り込む動作が発生することがない。ウェーハＷに対して側方から切削ブレード２２で切り込んで溝１２を形成するため、溝１２の形成時間を短縮することができる。なお、モールド樹脂充填ステップは、溝形成ステップ及び面取り除去ステップが実施された後であれば、外周切削溝形成ステップよりも前に実施されてもよい。
以上のように、本実施の形態のパッケージウェーハＰＷの製造方法では、分割予定ラインＬに沿ってウェーハＷ全体を横断するように溝が形成され、ウェーハＷの面取り部１１が除去されることでデバイス領域Ａ１が凸状に形成される。凸状のデバイス領域Ａ１に成形装置の凹状の金型３６が係合すると、分割予定ラインＬに沿った溝１２よりも深い位置で金型３６と段部底面１４が当接してウェーハＷの外周が液密に封止される。よって、モールド樹脂Ｍの充填時にウェーハＷの外周から外側にモールド樹脂Ｍが漏れ出すことがなく、デバイス領域Ａ１の表面をモールド樹脂Ｍで被覆すると共に溝１２をモールド樹脂Ｍで埋設したパッケージウェーハＰＷを良好に製造することができる。
続いて、図９及び図１０を参照して、デバイスチップの製造方法について詳細に説明する。図９は本実施の形態の切削溝形成ステップ、図１０は本実施の形態の分割ステップのそれぞれ一例を示す図である。
図９に示すように、先ず切削溝形成ステップが実施される。切削溝形成ステップでは、切削装置のチャックテーブル４１上にパッケージウェーハＰＷが搬送され、表面を上方に向けた状態でパッケージウェーハＰＷがチャックテーブル４１に吸引保持される。ここでは、溝１２内にモールド樹脂Ｍが残るように溝幅よりも幅狭の切削ブレード４２が使用される。デバイス領域Ａ１の表面はモールド樹脂Ｍで被覆されているため、分割予定ラインＬ（図６参照）を確認することができない。このため、分割予定ラインＬの延長上の外周切削溝１５（図８参照）を基準に、パッケージウェーハＰＷの径方向外側で切削ブレード４２が分割予定ラインＬに位置合わせされる。
そして、パッケージウェーハＰＷの仕上げ厚さｔ２よりも深い位置に切削ブレード４２が降ろされ、この切削ブレード４２に対してチャックテーブル４１が切削送りされる。これにより、モールド樹脂Ｍが充填された溝１２の中心がハーフカットされて仕上げ厚さｔ２以上の深さの切削溝１９が形成される。この切削送りが繰り返されることで、チャックテーブル４１上のパッケージウェーハＰＷの全ての溝１２に沿って切削溝１９が形成される。このように、モールド樹脂Ｍが充填された溝１２の溝幅よりも幅狭の切削ブレード４２を用いて、溝１２内にモールド樹脂Ｍを残すように切削溝１９が形成されている。
図１０に示すように、切削溝形成ステップの後に分割ステップが実施される。分割ステップでは、パッケージウェーハＰＷの表面側に保護テープＴが貼着された状態で研削装置のチャックテーブル４６に搬送され、裏面を上方に向けた状態でパッケージウェーハＰＷが保護テープＴを介してチャックテーブル４６に吸引保持される。研削ホイール４７とパッケージウェーハＰＷの裏面とが回転接触して仕上げ厚さｔ２になるまで研削され、パッケージウェーハＰＷの裏面から切削溝１９が表出されて、パッケージウェーハＰＷが個々のデバイスチップＣに分割される。このようにして、モールド樹脂Ｍによって外周が囲繞されたデバイスチップＣが形成される。
なお、デバイスチップの製造方法は、パッケージウェーハＰＷの表面に切削溝１９を形成した後に、パッケージウェーハＰＷを裏面側から研削して個々のデバイスチップＣに分割する構成に限定されない。デバイスチップの製造方法は、パッケージウェーハＰＷからデバイスチップＣを製造することが可能であればよい。例えば、以下のデバイスチップの他の製造方法のように、パッケージウェーハＰＷを裏面側から研削して仕上げ厚さｔ２まで研削した後に、パッケージウェーハＰＷを切削して個々のデバイスチップＣに分割してもよい。
以下、図１１及び図１２を参照して、デバイスチップの他の製造方法について説明する。図１１は他の実施の形態の研削ステップ、図１２は他の実施の形態の分割ステップのそれぞれ一例を示す図である。なお、デバイスチップの他の製造方法では、パッケージウェーハを先に薄化してから分割するため、上記したようにパッケージウェーハに外周切削溝が形成されていてもパッケージウェーハの研削時に除去されてしまう。そこで、分割ステップでは、外周切削溝をアライメントマークにして位置合わせする代わりに、研削によってパッケージウェーハＰＷの裏面から表出した溝１２で位置合わせしている。
図１１に示すように、先ず研削ステップが実施される。研削ステップでは、パッケージウェーハＰＷの表面に保護テープＴが貼着された状態で研削装置のチャックテーブル４６に搬送され、裏面を上方に向けた状態でパッケージウェーハＰＷが保護テープＴを介してチャックテーブル４６に吸引保持される。研削ホイール４７とパッケージウェーハＰＷの裏面とが回転接触して、パッケージウェーハＰＷが仕上げ厚さｔ２になるまで研削される。これにより、パッケージウェーハＰＷの裏面からモールド樹脂Ｍが充填された溝１２が表出される。
図１２に示すように、研削ステップの後には分割ステップが実施される。分割ステップでは、切削装置のチャックテーブル４１上にパッケージウェーハＰＷが搬送され、裏面を上方に向けた状態でパッケージウェーハＰＷが保護テープＴを介してチャックテーブル４１に吸引保持される。ここでは、溝１２内にモールド樹脂Ｍが残るように溝幅よりも幅狭の切削ブレード４２が使用される。上記したように、パッケージウェーハＰＷには外周切削溝１５（図８参照）が形成されていないため、パッケージウェーハＰＷの裏面から表出した溝１２（モールド樹脂Ｍ）の中心に切削ブレード４２が位置合わせされる。
そして、パッケージウェーハＰＷを切断可能な高さに切削ブレード４２が降ろされ、この切削ブレード４２に対してチャックテーブル４１が切削送りされる。これにより、モールド樹脂Ｍが充填された溝１２の中心でパッケージングウェーハＷが切断される。この切削送りが繰り返されることで、チャックテーブル４１上のパッケージウェーハＰＷが分割予定ラインＬ（図６参照）に沿って個々のデバイスチップＣに分割される。このようにして、モールド樹脂Ｍによって外周が囲繞されたデバイスチップＣが形成される。なお、デバイスチップＣの他の製造方法では、パッケージウェーハＰＷに外周切削溝１５を形成する必要がないため、上記のパッケージウェーハＰＷの製造方法において外周切削溝形成ステップを省略することができる。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
例えば、上記した実施の形態のモールド樹脂充填ステップでは、ウェーハＷの表面側に金型３６を係合させた状態で、ウェーハＷの表面側にモールド樹脂Ｍが充填される構成にしたが、この構成に限定されない。モールド樹脂充填ステップでは、ウェーハＷの表面に適量のモールド樹脂Ｍが滴下され、モールド樹脂Ｍの液溜りが金型３６でプレスされることでウェーハＷの表面側にモールド樹脂Ｍが充填される構成でもよい。
また、上記した実施の形態の外周切削溝形成ステップでは、ウェーハＷの段部底面１４上における１つの分割予定ラインＬの延長線上に外周切削溝１５が形成される構成にしたが、この構成に限定されない。外周切削溝形成ステップでは、ウェーハＷの段部底面１４上において少なくとも１つの分割予定ラインＬの延長線上に外周切削溝１５が形成されていればよく、例えば、全ての分割予定ラインＬの延長線上に外周切削溝１５が形成されていてもよい。
また、上記した実施の形態において、パッケージウェーハＰＷにアライメントマークとして外周切削溝１５を形成する構成にしたが、この構成に限定されない。アライメントマークは、パッケージウェーハＰＷの分割予定ラインを特定可能なマークであればよく、例えば、レーザー加工等によってマーキングされてもよい。
また、上記した実施の形態において、溝形成ステップ、面取り部除去ステップ、外周切削溝形成ステップが異なる装置で実施されたが、同一の装置で実施されてもよい。
以上説明したように、本発明は、ウェーハの表面をモールド樹脂で覆うと共に溝内にモールド樹脂を適切に充填することができるという効果を有し、特に、ＷＬ−ＣＳＰ等のパッケージウェーハの製造方法及びデバイスチップの製造方法に有用である。
１１ 面取り部
１２ 溝
１３ 段部
１４ 段部底面
１５ 外周切削溝
１６ デバイス領域の凸状部分
１８ 金型とウェーハの間の空間
１９ 切削溝
３６ 金型
Ａ１ デバイス領域
Ａ２ 外周余剰領域
Ｄ デバイス
Ｌ 分割予定ライン
Ｍ モールド樹脂
ＰＷ パッケージウェーハ
Ｗ ウェーハ

Claims (3)

  1. 格子状の分割予定ラインによって区画され表面にバンプを備えたデバイスが形成されたデバイス領域と外周側面に形成された面取り部とを備えるウェーハの表面側から該分割予定ラインに沿って仕上げ厚さ以上の深さの溝を形成する溝形成ステップと、
    該面取り部に切削ブレードを該溝よりも深く切り込み、該面取り部を除去する面取り部除去ステップと、
    該溝形成ステップ及び該面取り部除去ステップを実施した後に、該面取り部除去後の凸形状のデバイス領域に係合する凹形状の成形装置の金型を、デバイス領域の表面と空間をもって且つ該面取り部を除去した段部底面に当接させ係合させて載置し、該金型と該デバイス領域の表面との該空間内にモールド樹脂を充填するモールド樹脂充填ステップと、を備え、
    該デバイス領域の表面にモールド樹脂が被覆され該溝にモールド樹脂が埋設されたパッケージウェーハを製造するパッケージウェーハの製造方法。
  2. 該面取り部除去ステップを実施する前又は後に、該面取り部を除去した段部底面上における少なくとも一つの該分割予定ラインの延長線上の外周両端に切削ブレードで切り込み外周切削溝を形成する外周切削溝形成ステップを備え、
    該外周切削溝形成ステップ後のステップにおいて該外周切削溝で位置合わせを行うこと、を特徴とする請求項１記載のパッケージウェーハの製造方法。
  3. 請求項２記載のパッケージウェーハの該外周切削溝を基準に位置合わせを行い、切削ブレードにて該分割予定ラインに沿ってパッケージウェーハ表面側から仕上げ厚さよりも深く切り込み、該モールド樹脂が充填された該溝の中心に切削溝を形成する切削溝形成ステップと、
    該切削溝形成ステップを実施した後に、パッケージウェーハ裏面を該仕上げ厚さまで研削して該切削溝を表出させ、パッケージウェーハを該モールド樹脂によって囲繞された外周を有する個々のデバイスチップに分割する分割ステップと、を含むデバイスチップの製造方法。
JP2016077833A 2016-04-08 2016-04-08 パッケージウェーハの製造方法及びデバイスチップの製造方法 Active JP6636377B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016077833A JP6636377B2 (ja) 2016-04-08 2016-04-08 パッケージウェーハの製造方法及びデバイスチップの製造方法
TW106106381A TWI708289B (zh) 2016-04-08 2017-02-24 封裝晶圓的製造方法及元件晶片的製造方法
KR1020170039974A KR102254618B1 (ko) 2016-04-08 2017-03-29 패키지 웨이퍼의 제조 방법 및 디바이스 칩의 제조 방법
CN201710217141.2A CN107275234B (zh) 2016-04-08 2017-04-05 封装晶片的制造方法和器件芯片的制造方法
US15/481,709 US9892986B2 (en) 2016-04-08 2017-04-07 Packaged wafer manufacturing method and device chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016077833A JP6636377B2 (ja) 2016-04-08 2016-04-08 パッケージウェーハの製造方法及びデバイスチップの製造方法

Publications (2)

Publication Number Publication Date
JP2017188610A true JP2017188610A (ja) 2017-10-12
JP6636377B2 JP6636377B2 (ja) 2020-01-29

Family

ID=59998890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016077833A Active JP6636377B2 (ja) 2016-04-08 2016-04-08 パッケージウェーハの製造方法及びデバイスチップの製造方法

Country Status (5)

Country Link
US (1) US9892986B2 (ja)
JP (1) JP6636377B2 (ja)
KR (1) KR102254618B1 (ja)
CN (1) CN107275234B (ja)
TW (1) TWI708289B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181876A (ja) * 2019-04-24 2020-11-05 株式会社ディスコ デバイスパッケージの製造方法
JP2020194826A (ja) * 2019-05-24 2020-12-03 株式会社ディスコ モールドチップの製造方法
US20220139866A1 (en) * 2020-10-30 2022-05-05 Advanced Semiconductor Engineering, Inc. Method for manufacturing semiconductor package structure and semiconductor manufacturing apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861761B2 (en) * 2017-09-29 2020-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaged wafer and method for forming the same
KR102072994B1 (ko) 2017-12-06 2020-02-04 엘비세미콘 주식회사 사이드 몰딩을 이용한 반도체 패키지의 제조방법
JP7187115B2 (ja) * 2018-12-04 2022-12-12 株式会社ディスコ ウェーハの加工方法
CN111477563B (zh) * 2019-01-24 2022-04-22 中国电子科技集团公司第二十四研究所 用于半导体器件熔封的对位工装
CN110223909B (zh) * 2019-05-29 2024-03-26 浙江荷清柔性电子技术有限公司 一种晶圆边缘处理方法及晶圆组件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125633A (ja) * 1988-11-04 1990-05-14 Nec Corp 集積回路
JP2001144121A (ja) * 1999-11-11 2001-05-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2001185660A (ja) * 1999-12-27 2001-07-06 Oki Electric Ind Co Ltd 封止用樹脂、樹脂封止型半導体装置及びその製造方法
JP2001274182A (ja) * 2000-01-19 2001-10-05 Sanyu Rec Co Ltd 電子部品の製造方法
JP2003010763A (ja) * 2001-06-28 2003-01-14 Denso Corp マスキング剤塗布方法と装置及びマスク方法と装置
JP2006032661A (ja) * 2004-07-16 2006-02-02 Disco Abrasive Syst Ltd 切削装置
JP2006148004A (ja) * 2004-11-24 2006-06-08 Toshiba Corp 薬液塗布方法及び薬液塗布装置
JP2010027797A (ja) * 2008-07-17 2010-02-04 Toshiba Corp 半導体装置及び半導体装置の製造方法。
JP2011124266A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Ｃｓｐウエーハの加工方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4343347B2 (ja) * 1999-09-22 2009-10-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
EP2937897A3 (en) * 2003-09-15 2016-03-23 Nuvotronics LLC Device package and methods for the fabrication and testing thereof
JP2005191485A (ja) * 2003-12-26 2005-07-14 Seiko Instruments Inc 半導体装置
JP4838504B2 (ja) * 2004-09-08 2011-12-14 キヤノン株式会社 半導体装置の製造方法
JP4607531B2 (ja) 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
CN102543767B (zh) * 2010-12-07 2015-04-08 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
JP2013131652A (ja) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ
US8778735B1 (en) * 2013-06-29 2014-07-15 Alpha & Omega Semiconductor, Inc. Packaging method of molded wafer level chip scale package (WLCSP)
KR102259959B1 (ko) * 2013-12-05 2021-06-04 삼성전자주식회사 캐리어 및 이를 이용하는 반도체 장치의 제조 방법
JP6339828B2 (ja) * 2014-03-13 2018-06-06 株式会社ディスコ ウエーハの加工方法
JP6504750B2 (ja) * 2014-05-07 2019-04-24 株式会社ディスコ ウェーハの加工方法
US9704823B2 (en) * 2015-03-21 2017-07-11 Nxp B.V. Reduction of defects in wafer level chip scale package (WLCSP) devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125633A (ja) * 1988-11-04 1990-05-14 Nec Corp 集積回路
JP2001144121A (ja) * 1999-11-11 2001-05-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2001185660A (ja) * 1999-12-27 2001-07-06 Oki Electric Ind Co Ltd 封止用樹脂、樹脂封止型半導体装置及びその製造方法
JP2001274182A (ja) * 2000-01-19 2001-10-05 Sanyu Rec Co Ltd 電子部品の製造方法
JP2003010763A (ja) * 2001-06-28 2003-01-14 Denso Corp マスキング剤塗布方法と装置及びマスク方法と装置
JP2006032661A (ja) * 2004-07-16 2006-02-02 Disco Abrasive Syst Ltd 切削装置
JP2006148004A (ja) * 2004-11-24 2006-06-08 Toshiba Corp 薬液塗布方法及び薬液塗布装置
JP2010027797A (ja) * 2008-07-17 2010-02-04 Toshiba Corp 半導体装置及び半導体装置の製造方法。
JP2011124266A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Ｃｓｐウエーハの加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181876A (ja) * 2019-04-24 2020-11-05 株式会社ディスコ デバイスパッケージの製造方法
JP2020194826A (ja) * 2019-05-24 2020-12-03 株式会社ディスコ モールドチップの製造方法
JP7334063B2 (ja) 2019-05-24 2023-08-28 株式会社ディスコ モールドチップの製造方法
US20220139866A1 (en) * 2020-10-30 2022-05-05 Advanced Semiconductor Engineering, Inc. Method for manufacturing semiconductor package structure and semiconductor manufacturing apparatus

Also Published As

Publication number Publication date
US20170294364A1 (en) 2017-10-12
TWI708289B (zh) 2020-10-21
KR20170115950A (ko) 2017-10-18
CN107275234B (zh) 2022-01-28
TW201737367A (zh) 2017-10-16
CN107275234A (zh) 2017-10-20
JP6636377B2 (ja) 2020-01-29
US9892986B2 (en) 2018-02-13
KR102254618B1 (ko) 2021-05-20

Similar Documents

Publication Publication Date Title
JP6636377B2 (ja) パッケージウェーハの製造方法及びデバイスチップの製造方法
KR102210294B1 (ko) 칩 정렬 방법
US20140273402A1 (en) Method for cutting wafer
JP6298723B2 (ja) 貼り合わせウェーハ形成方法
JP2004055852A (ja) 半導体装置及びその製造方法
JP6598723B2 (ja) パッケージウェーハの製造方法
JP5881504B2 (ja) ウエーハの加工方法
JP5907805B2 (ja) 表面保護テープ及びウエーハの加工方法
JP6800523B2 (ja) パッケージ基板の加工方法
JP2016127098A (ja) ウェーハの加工方法
JP6016473B2 (ja) ウエーハの加工方法
JP7397598B2 (ja) パッケージの製造方法
TWI732010B (zh) 封裝器件晶片的製造方法
JP2017157679A (ja) パッケージウェーハの製造方法及びパッケージウェーハ
JP6016472B2 (ja) ウエーハの加工方法
JP2017193010A (ja) 研削方法
JP2017112265A (ja) ウエーハの加工方法
JP2017112264A (ja) ウエーハの加工方法
JP2015046537A (ja) ウェーハの分割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191218

R150 Certificate of patent or registration of utility model

Ref document number: 6636377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250