JP2001144121A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001144121A
JP2001144121A JP32141699A JP32141699A JP2001144121A JP 2001144121 A JP2001144121 A JP 2001144121A JP 32141699 A JP32141699 A JP 32141699A JP 32141699 A JP32141699 A JP 32141699A JP 2001144121 A JP2001144121 A JP 2001144121A
Authority
JP
Japan
Prior art keywords
silicon substrate
sealing film
wafer
semiconductor device
columnar electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32141699A
Other languages
English (en)
Other versions
JP3455762B2 (ja
Inventor
Takeshi Wakabayashi
猛 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP32141699A priority Critical patent/JP3455762B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to CNB008026181A priority patent/CN1206726C/zh
Priority to KR10-2001-7008239A priority patent/KR100434974B1/ko
Priority to PCT/JP2000/007659 priority patent/WO2001035461A1/en
Priority to CA002356938A priority patent/CA2356938C/en
Priority to EP00970234A priority patent/EP1145310A1/en
Priority to AU79647/00A priority patent/AU7964700A/en
Priority to US09/704,156 priority patent/US6607970B1/en
Priority to TW089123189A priority patent/TW484194B/zh
Publication of JP2001144121A publication Critical patent/JP2001144121A/ja
Application granted granted Critical
Publication of JP3455762B2 publication Critical patent/JP3455762B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Pressure Sensors (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 ＣＳＰと呼ばれる半導体装置において、シリ
コン基板の周囲面が露出しないようにする。 【解決手段】 柱状電極６を有するウエハ（シリコン基
板）１の下面にダイシングテープ１１を貼り付ける。次
に、ウエハ１をダイシングストリートに沿ってフルカッ
トすることにより、各チップ形成領域間に溝１２を形成
する。次に、封止膜１３を形成する。次に、封止膜１３
を溝１２の幅方向ほぼ中央部において切断する。次に、
封止膜１３の上面にサポートテープ１４を貼り付ける。
次に、ダイシングテープ１１を剥離する。次に、封止膜
１３のウエハ１の下面から突出された部分を研磨して除
去する。次に、サポートテープ１４を剥離する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、柱状電極を有す
る半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】例えばＣＳＰ(Chip Size Package)と呼
ばれる半導体装置を製造する場合、一例として、まず図
１７に示すように、ウエハ（シリコン基板）１の上面に
接続パッド２が形成され、その上面の接続パッド２の中
央部を除く部分に絶縁膜３が形成され、絶縁膜３に形成
された開口部４を介して露出された接続パッド２の上面
から絶縁膜３の上面の所定の箇所にかけて再配線５が形
成され、再配線５の先端のパッド部上面に柱状電極６が
形成されたものを用意する。なお、図１７において符号
７で示す領域は、ダイシングストリートに対応する領域
である。
【０００３】次に、図１８に示すように、柱状電極６を
含むウエハ１の上面全体にエポキシ系樹脂からなる封止
膜８をディスペンサ法等により厚さが柱状電極６の高さ
よりもやや厚くなるように形成する。したがって、この
状態では、柱状電極６の上面は封止膜８によって覆われ
ている。次に、封止膜８の上面側を適宜に研磨すること
により、図１９に示すように、柱状電極６の上面を露出
させる。次に、ウエハ１をダイシングストリート７に沿
って切断すると、図２０に示すように、個々のチップか
らなる半導体装置９が得られる。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置９では、封止膜８を形成した後にウエハ１を
ダイシングストリート７に沿って切断しているので、ウ
エハ切断面（シリコン基板の周囲面）１ａが露出され、
この露出面における封止膜８と保護膜３との間に水分が
浸透して再配線５などが酸化することがあり、また封止
膜８と保護膜３との間にクラックが発生することがある
という問題があった。この発明の課題は、シリコン基板
の周囲面が露出しないようにすることである。
【０００５】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、上面に柱状電極が形成されたシリコン
基板と、前記柱状電極を除く前記シリコン基板の上面お
よび前記シリコン基板の周囲面の少なくとも上部を覆う
封止膜とを具備したものである。請求項２記載の発明に
係る半導体装置は、上面に柱状電極が形成されたシリコ
ン基板と、前記柱状電極を除く前記シリコン基板の上面
と前記シリコン基板の周囲面の少なくとも上部と前記シ
リコン基板の下面とを覆う封止膜とを具備したものであ
る。請求項６記載の発明に係る半導体装置の製造方法
は、上面に柱状電極を有するウエハを用意し、前記ウエ
ハの各チップ形成領域間にフルカットまたはハーフカッ
トにより所定幅の溝を形成し、前記柱状電極を除く前記
ウエハの上面全体に封止膜を形成し、前記封止膜を前記
溝の幅方向内側において切断するようにしたものであ
る。請求項９記載の発明に係る半導体装置の製造方法
は、上面に柱状電極を有するウエハを用意し、前記ウエ
ハの下面に上面に封止膜を有するダイシングテープを貼
り付け、前記ウエハの各チップ形成領域間にフルカット
またはハーフカットにより所定幅の溝を形成し、前記柱
状電極を除く前記ウエハの上面全体に封止膜を形成し、
前記両封止膜を前記溝の幅方向内側において切断するよ
うにしたものである。そして、請求項１または６記載の
発明によれば、シリコン基板の周囲面の少なくとも上部
を封止膜で覆っているので、シリコン基板の周囲面の少
なくとも上部が露出しないようにすることができる。ま
た、請求項２または９記載の発明によれば、シリコン基
板の周囲面の少なくとも上部および下面を封止膜で覆っ
ているので、シリコン基板の周囲面の少なくとも上部が
露出しないようにすることができる上、シリコン基板の
下面も露出しないようにすることができる。
【０００６】
【発明の実施の形態】図１〜図１０はそれぞれこの発明
の第１実施形態における半導体装置の各製造工程を示し
たものである。そこで、これらの図を順に参照して、こ
の実施形態における半導体装置の構造についてその製造
方法と併せ説明する。まず、図１に示すように、図１７
に示す従来の場合と同じものであるが、再度説明する
と、ウエハ（シリコン基板）１の上面に接続パッド２が
形成され、その上面の接続パッド２の中央部を除く部分
に絶縁膜３が形成され、絶縁膜３に形成された開口部４
を介して露出された接続パッド２の上面から絶縁膜３の
上面の所定の箇所にかけて再配線５が形成され、再配線
５の先端のパッド部上面に柱状電極６が形成されたもの
を用意する。なお、この場合も、図１において符号７で
示す領域は、ダイシングストリートに対応する領域であ
る。
【０００７】次に、図２に示すように、ウエハ１の下面
にダイシングテープ１１を貼り付ける。次に、図３に示
すように、ウエハ１をダイシングストリート７に沿って
フルカットする。この場合、ダイシングテープ１１の中
間までカットする。すると、ウエハ１は個々のチップに
分離されるが、各チップの下面がダイシングテープ１１
に貼り付けられているので、以下においてもチップ全体
をウエハ１という。また、上記フルカットにより、各チ
ップ形成領域間には所定幅の溝１２が形成されている。
【０００８】次に、図４に示すように、柱状電極６及び
溝１２を含むウエハ１の上面全体にエポキシ系樹脂から
なる封止膜１３をディスペンサ法、スクリーン印刷法、
トランスファモールド法等により厚さが柱状電極６の高
さよりもやや厚くなるように形成する。したがって、こ
の状態では、柱状電極６の上面は封止膜１３によって覆
われている。また、ウエハ（シリコン基板）１の周囲面
１ａは溝１２内に形成された封止膜１３によって覆われ
ている。次に、封止膜１３の上面側を適宜に研磨するこ
とにより、図５に示すように、柱状電極６の上面を露出
させる。なお、この後、柱状電極６の上面に酸化防止用
の表面処理層を形成するようにしてもよい。
【０００９】次に、図６に示すように、封止膜１３を溝
１２の幅方向ほぼ中央部（幅方向内側）において切断す
る。すると、封止膜１３は各チップに対応して分離され
る。ただし、この状態においても、ウエハ（シリコン基
板）１の周囲面１ａは溝１２内に形成された封止膜１３
によって覆われている。次に、図７に示すように、封止
膜１３および柱状電極６の上面全体にサポートテープ１
４を貼り付ける。次に、ダイシングテープ１１を剥離す
ると、図８に示すようになる。この状態では、符号１３
ａで示すように、図７に示すダイシングテープ１１の上
面に形成された溝１２内に形成された封止膜１３がウエ
ハ１の下面から突出されている。また、各封止膜１３の
上面にサポートテープ１４が貼り付けられているので、
各チップがばらばらになることはない。
【００１０】次に、封止膜１３の突出部１３ａを研磨し
て除去すると、図９に示すようになる。なお、この後、
ウエハ１の下面側を適宜に研磨するようにしてもよい。
次に、サポートテープ１４を剥離すると、図１０に示す
ように、個々のチップからなる半導体装置１５が得られ
る。
【００１１】このようにして得られた半導体装置１５で
は、ウエハ（シリコン基板）１の周囲面１ａが封止膜１
５によって覆われているので、ウエハ（シリコン基板）
１の周囲面１ａが露出しないようにすることができる。
この結果、封止膜１３と保護膜３との間に水分が浸透し
にくいようにすることができ、ひいては再配線５などが
酸化しにくいようにすることができる。また、封止膜８
と保護膜３との間にクラックが発生しにくいようにする
ことができる。
【００１２】なお、上記第１実施形態では、図３に示す
ように、ウエハ１をダイシングストリート７に沿ってフ
ルカットしているが、これに限らず、図１１に示すこの
発明の第２実施形態のように、ウエハ１をダイシングス
トリート７に沿ってハーフカットするようにしてもよ
い。そして、この場合、以下、上記第１実施形態と同様
の工程を経ると、図１２に示すように、個々のチップか
らなる半導体装置１５が得られる。ただし、この場合、
図６に対応する工程において、ウエハ１のハーフカット
により残っている部分の幅方向ほぼ中央部を切断する。
【００１３】ところで、上記第１実施形態では、図１０
に示すように、ウエハ（シリコン基板）１の周囲面１ａ
は垂直面からなり、この垂直面全体が封止膜１３によっ
て覆われている。これに対し、第２実施形態では、図１
２に示すように、ウエハ（シリコン基板）１の周囲面１
ａは下側垂直面と上側垂直面とその間の水平面とからな
り、このうち上側垂直面と水平面が封止膜１３によって
覆われることになる。したがって、この場合も、上記第
１実施形態の場合とほぼ同様に、ウエハ（シリコン基
板）１の周囲面１ａの保護を強化することができる。
【００１４】なお、上記第２実施形態において、図６に
対応する工程において、封止膜１３のみを切断した場
合、ウエハ１のハーフカットにより残っている部分はそ
のまま残存することになる。このような場合には、図９
に対応する工程において、ウエハ１の裏面側を適宜に研
磨すると、最終的には、図１３に示す半導体装置１５が
得られる。すなわち、ウエハ（シリコン基板）１の周囲
面１ａは垂直面からなり、この垂直面全体が封止膜１３
によって覆われている。
【００１５】また、上記第１実施形態では、図２に示す
ように、ウエハ１の下面にダイシングテープ１１を貼り
付けているが、これに限らず、図１３に示すこの発明の
第３実施形態のように、ダイシングテープ１１の上面に
剥離層１６を介してエポキシ系樹脂からなる封止膜１７
が設けられたものをウエハ１の下面に貼り付けるように
してもよい。そして、この場合、ウエハ１をダイシング
ストリート７に沿って封止膜１７の中間まで（または封
止膜１７の下面まで）フルカットすると、図１４に示す
半導体装置１５が得られ、ウエハ１をダイシングストリ
ート７に沿ってハーフカットすると、図１５に示す半導
体装置１５が得られる。ただし、図６に対応する工程に
おいて、封止膜１７も切断し、また図７に対応する工程
後に、ダイシングテープ１１および剥離層１６を剥離
し、封止膜１７を残す。したがって、この場合、ウエハ
（シリコン基板）１の下面が封止膜１７によって覆わ
れ、ウエハ（シリコン基板）１の下面も保護することが
できる。なお、この第３実施形態の場合、半導体装置１
５の厚さを薄くするために、当初の工程において、ウエ
ハ１の下面を適宜に研磨するようにしてもよい。
【００１６】
【発明の効果】以上説明したように、請求項１または６
記載の発明によれば、シリコン基板の周囲面の少なくと
も上部を封止膜で覆っているので、シリコン基板の周囲
面の少なくとも上部が露出しないようにすることがで
き、ひいてはシリコン基板の周囲面の保護を強化するこ
とができる。また、請求項２または９記載の発明によれ
ば、シリコン基板の周囲面の少なくとも上部および下面
を封止膜で覆っているので、シリコン基板の周囲面の少
なくとも上部が露出しないようにすることができる上、
シリコン基板の下面も露出しないようにすることがで
き、ひいてはシリコン基板の周囲面の保護を強化するこ
とができる上、シリコン基板の下面も保護することがで
きる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における半導体装置の
製造に際し、当初用意したものの断面図。
【図２】図１に続く製造工程の断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】この発明の第２実施形態における半導体装置
の製造に際し、所定の製造工程の断面図。
【図１２】第２実施形態のその後の一の例の所定の製造
工程の断面図。
【図１３】第２実施形態のその後の他の例の所定の製造
工程の断面図。
【図１４】この発明の第３実施形態における半導体装置
の製造に際し、所定の製造工程の断面図。
【図１５】第３実施形態のその後の一の例の所定の製造
工程の断面図。
【図１６】第３実施形態のその後の他の例の所定の製造
工程の断面図。
【図１７】従来の半導体装置の一例の製造に際し、当初
用意したものの断面図。
【図１８】図１７に続く製造工程の断面図。
【図１９】図１８に続く製造工程の断面図。
【図２０】図１９に続く製造工程の断面図。
【符号の説明】
１ ウエハ １ａ 周囲面 ２ 接続パッド ３ 絶縁膜 ５ 再配線 ６ 柱状電極 ７ ダイシングストリート １１ ダイシングテープ １２ 溝 １３ 封止膜 １４ サポートテープ １５ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０２Ｌ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 上面に柱状電極が形成されたシリコン基
    板と、前記柱状電極を除く前記シリコン基板の上面およ
    び前記シリコン基板の周囲面の少なくとも上部を覆う封
    止膜とを具備することを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の発明において、前記シリ
    コン基板の周囲面を覆う前記封止膜の下面は前記シリコ
    ン基板の下面と実質的に同一面となっていることを特徴
    とする半導体装置。
  3. 【請求項３】 上面に柱状電極が形成されたシリコン基
    板と、前記柱状電極を除く前記シリコン基板の上面と前
    記シリコン基板の周囲面の少なくとも上部と前記シリコ
    ン基板の下面とを覆う封止膜とを具備することを特徴と
    する半導体装置。
  4. 【請求項４】 請求項３記載の発明において、前記封止
    膜は、前記柱状電極を除く前記シリコン基板の上面およ
    び前記シリコン基板の周囲面の少なくとも上部を覆う第
    １封止膜と、前記シリコン基板の下面を覆う第２封止膜
    とからなっていることを特徴とする半導体装置。
  5. 【請求項５】 請求項４記載の発明において、前記シリ
    コン基板の周囲面を覆う前記第１封止膜の下面は前記シ
    リコン基板の下面から突出されていることを特徴とする
    半導体装置。
  6. 【請求項６】 上面に柱状電極を有するウエハを用意
    し、前記ウエハの各チップ形成領域間にフルカットまた
    はハーフカットにより所定幅の溝を形成し、前記柱状電
    極を除く前記ウエハの上面全体に封止膜を形成し、前記
    封止膜を前記溝の幅方向内側において切断することを特
    徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項６記載の発明において、前記ウエ
    ハの下面にダイシングテープを貼り付けてから、前記溝
    を形成することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項７記載の発明において、前記封止
    膜を切断した後に、上面全体にサポートテープを貼り付
    け、次いで前記ダイシングテープを剥離することを特徴
    とする半導体装置の製造方法。
  9. 【請求項９】 上面に柱状電極を有するウエハを用意
    し、前記ウエハの下面に上面に封止膜を有するダイシン
    グテープを貼り付け、前記ウエハの各チップ形成領域間
    にフルカットまたはハーフカットにより所定幅の溝を形
    成し、前記柱状電極を除く前記ウエハの上面全体に封止
    膜を形成し、前記両封止膜を前記溝の幅方向内側におい
    て切断することを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 請求項９記載の発明において、前記両
    封止膜を切断した後に、上面全体にサポートテープを貼
    り付け、次いで前記ダイシングテープを剥離することを
    特徴とする半導体装置の製造方法。
  11. 【請求項１１】 請求項８または１０記載の発明におい
    て、前記ダイシングテープを剥離した後に、前記各チッ
    プの下面の少なくとも一部を研磨し、次いで前記サポー
    トテープを剥離することを特徴とする半導体装置の製造
    方法。
JP32141699A 1999-11-11 1999-11-11 半導体装置およびその製造方法 Expired - Fee Related JP3455762B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP32141699A JP3455762B2 (ja) 1999-11-11 1999-11-11 半導体装置およびその製造方法
KR10-2001-7008239A KR100434974B1 (ko) 1999-11-11 2000-10-31 반도체 장치 및 그 제조방법
PCT/JP2000/007659 WO2001035461A1 (en) 1999-11-11 2000-10-31 Semiconductor device and method of manufacturing the same
CA002356938A CA2356938C (en) 1999-11-11 2000-10-31 Semiconductor device and method of manufacturing the same
CNB008026181A CN1206726C (zh) 1999-11-11 2000-10-31 半导体器件的制造方法
EP00970234A EP1145310A1 (en) 1999-11-11 2000-10-31 Semiconductor device and method of manufacturing the same
AU79647/00A AU7964700A (en) 1999-11-11 2000-10-31 Semiconductor device and method of manufacturing the same
US09/704,156 US6607970B1 (en) 1999-11-11 2000-11-01 Semiconductor device and method of manufacturing the same
TW089123189A TW484194B (en) 1999-11-11 2000-11-03 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32141699A JP3455762B2 (ja) 1999-11-11 1999-11-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001144121A true JP2001144121A (ja) 2001-05-25
JP3455762B2 JP3455762B2 (ja) 2003-10-14

Family

ID=18132313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32141699A Expired - Fee Related JP3455762B2 (ja) 1999-11-11 1999-11-11 半導体装置およびその製造方法

Country Status (9)

Country Link
US (1) US6607970B1 (ja)
EP (1) EP1145310A1 (ja)
JP (1) JP3455762B2 (ja)
KR (1) KR100434974B1 (ja)
CN (1) CN1206726C (ja)
AU (1) AU7964700A (ja)
CA (1) CA2356938C (ja)
TW (1) TW484194B (ja)
WO (1) WO2001035461A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373958A (ja) * 2001-06-15 2002-12-26 Casio Micronics Co Ltd 半導体チップの実装構造及び半導体チップの実装方法
JP2003059865A (ja) * 2001-08-20 2003-02-28 Towa Corp 切断装置及び切断方法
JP2006352076A (ja) * 2005-05-18 2006-12-28 Yamaha Corp 半導体装置の製造方法および半導体装置
US7190064B2 (en) 2002-02-04 2007-03-13 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2007266421A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2008288583A (ja) * 2007-05-08 2008-11-27 Mutual-Pak Technology Co Ltd 集積回路素子パッケージ構造及びその製造方法
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
US7618886B2 (en) 2002-08-09 2009-11-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7728445B2 (en) 2005-03-16 2010-06-01 Yamaha Corporation Semiconductor device production method and semiconductor device
US7790506B2 (en) 2006-12-13 2010-09-07 Yamaha Corporation Method of manufacturing semiconductor devices encapsulated in chip size packages
US8736047B2 (en) 2006-03-29 2014-05-27 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
JP2017188610A (ja) * 2016-04-08 2017-10-12 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
JP2017188575A (ja) * 2016-04-06 2017-10-12 株式会社ディスコ パッケージウェーハの製造方法
JP2020136600A (ja) * 2019-02-25 2020-08-31 東レ株式会社 半導体または電子部品製造用粘着フィルムならびに半導体または電子部品の製造方法
JP2021077749A (ja) * 2019-11-07 2021-05-20 ローム株式会社 チップ部品およびその製造方法
US11309219B2 (en) 2019-09-17 2022-04-19 Kioxia Corporation Method for manufacturing semiconductor device

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
EP1289010A1 (en) * 2001-08-29 2003-03-05 United Test Center Inc. Semiconductor device without use of chip carrier and method of making the same
US6818475B2 (en) * 2001-10-22 2004-11-16 Wen-Kun Yang Wafer level package and the process of the same
JP3706573B2 (ja) * 2001-11-22 2005-10-12 株式会社ルネサステクノロジ 半導体パッケージ及び半導体パッケージの製造方法
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
CN1287435C (zh) * 2002-06-27 2006-11-29 松下电器产业株式会社 半导体装置及其制造方法
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
WO2004053931A2 (en) * 2002-12-09 2004-06-24 Advanced Interconnect Technologies Limited Package having exposed integrated circuit device
US6881610B2 (en) * 2003-01-02 2005-04-19 Intel Corporation Method and apparatus for preparing a plurality of dice in wafers
JP3844467B2 (ja) * 2003-01-08 2006-11-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2004221125A (ja) * 2003-01-09 2004-08-05 Sharp Corp 半導体装置及びその製造方法
US7510908B1 (en) 2003-02-20 2009-03-31 National Semiconductor Corporation Method to dispense light blocking material for wafer level CSP
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
JP3830497B2 (ja) * 2004-06-11 2006-10-04 シャープ株式会社 半導体ウエハの製造方法及び半導体装置の製造方法
JP4165467B2 (ja) * 2004-07-12 2008-10-15 セイコーエプソン株式会社 ダイシングシート、半導体装置の製造方法
CN100395886C (zh) * 2004-07-16 2008-06-18 新光电气工业株式会社 半导体器件的制造方法
DE102005015036B4 (de) * 2004-07-19 2008-08-28 Qimonda Ag Verfahren zur Montage eines Chips auf einer Unterlage
US7591958B2 (en) * 2004-09-14 2009-09-22 Stmicroelectronics Sa Thin glass chip for an electronic component and manufacturing method
JP4783906B2 (ja) * 2004-11-30 2011-09-28 国立大学法人九州工業大学 パッケージングされた積層型半導体装置及びその製造方法
JP4103896B2 (ja) * 2005-03-16 2008-06-18 ヤマハ株式会社 半導体装置の製造方法および半導体装置
US7238258B2 (en) * 2005-04-22 2007-07-03 Stats Chippac Ltd. System for peeling semiconductor chips from tape
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US20080079150A1 (en) * 2006-09-28 2008-04-03 Juergen Simon Die arrangement and method for producing a die arrangement
US20080153265A1 (en) * 2006-12-21 2008-06-26 Texas Instruments Incorporated Semiconductor Device Manufactured Using an Etch to Separate Wafer into Dies and Increase Device Space on a Wafer
CN101244613B (zh) * 2007-02-16 2012-02-22 探微科技股份有限公司 保护晶片正面结构及进行晶片切割的方法
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US7662669B2 (en) * 2007-07-24 2010-02-16 Northrop Grumman Space & Mission Systems Corp. Method of exposing circuit lateral interconnect contacts by wafer saw
US7777339B2 (en) * 2007-07-30 2010-08-17 International Business Machines Corporation Semiconductor chips with reduced stress from underfill at edge of chip
CN101388367B (zh) * 2007-09-13 2011-04-20 海华科技股份有限公司 晶圆级封装方法及其封装结构
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
US7824962B2 (en) * 2008-01-29 2010-11-02 Infineon Technologies Ag Method of integrated circuit fabrication
US7968378B2 (en) * 2008-02-06 2011-06-28 Infineon Technologies Ag Electronic device
DE102008014927A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von strahlungsemittierenden Bauelementen und strahlungsemittierendes Bauelement
JP4538764B2 (ja) 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
US8580657B2 (en) * 2008-09-23 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting sidewalls of semiconductor chips using insulation films
US20100078811A1 (en) * 2008-09-30 2010-04-01 Infineon Technologies Ag Method of producing semiconductor devices
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
US8138014B2 (en) * 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
US8236613B2 (en) * 2010-05-24 2012-08-07 Alpha & Omega Semiconductor Inc. Wafer level chip scale package method using clip array
CN102403236B (zh) * 2010-09-07 2015-03-04 万国半导体(开曼)股份有限公司 芯片外露的半导体器件及其生产方法
CN101982872A (zh) * 2010-10-30 2011-03-02 强茂电子(无锡)有限公司 沟槽式二极管芯片的制造方法
CN102543767B (zh) * 2010-12-07 2015-04-08 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
CN102709198A (zh) * 2011-03-28 2012-10-03 华东科技股份有限公司 防止基板周边外露的模封阵列处理方法
US20120273935A1 (en) * 2011-04-29 2012-11-01 Stefan Martens Semiconductor Device and Method of Making a Semiconductor Device
US8652941B2 (en) * 2011-12-08 2014-02-18 International Business Machines Corporation Wafer dicing employing edge region underfill removal
US8685761B2 (en) * 2012-02-02 2014-04-01 Harris Corporation Method for making a redistributed electronic device using a transferrable redistribution layer
US9202754B2 (en) * 2012-04-23 2015-12-01 Seagate Technology Llc Laser submounts formed using etching process
US9275924B2 (en) 2012-08-14 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having a recess filled with a molding compound
US9406632B2 (en) 2012-08-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including a substrate with a stepped sidewall structure
US9799590B2 (en) 2013-03-13 2017-10-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using partial wafer singulation for improved wafer level embedded system in package
US9318386B2 (en) * 2013-07-17 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment methods in die sawing process
EP2950338B1 (en) * 2014-05-28 2019-04-24 ams AG Dicing method for wafer-level packaging
CN105328804B (zh) * 2014-06-20 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种晶圆的切割方法
US9390993B2 (en) * 2014-08-15 2016-07-12 Broadcom Corporation Semiconductor border protection sealant
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN104658925B (zh) * 2015-03-02 2017-04-19 山东盛品电子技术有限公司 一种封装管壳产品在切单后避免型腔清洗的方法
CN107611091A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
CN111354701A (zh) * 2018-12-20 2020-06-30 矽品精密工业股份有限公司 电子封装件及其制法
CN110098131A (zh) * 2019-04-18 2019-08-06 电子科技大学 一种功率mos型器件与集成电路晶圆级重构封装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
JPH0870081A (ja) * 1994-08-29 1996-03-12 Nippondenso Co Ltd Ｉｃパッケージおよびその製造方法
EP0706208B1 (en) * 1994-10-03 2002-06-12 Kabushiki Kaisha Toshiba Method of manufacturing of a semiconductor package integral with semiconductor chip.
KR100469516B1 (ko) * 1996-07-12 2005-02-02 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JPH11224890A (ja) * 1997-12-01 1999-08-17 Mitsui High Tec Inc 半導体装置およびその製造方法
JPH11224980A (ja) 1998-02-05 1999-08-17 Oki Electric Ind Co Ltd 半田バンプ形成方法及び半田バンプ形成装置
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373958A (ja) * 2001-06-15 2002-12-26 Casio Micronics Co Ltd 半導体チップの実装構造及び半導体チップの実装方法
JP2003059865A (ja) * 2001-08-20 2003-02-28 Towa Corp 切断装置及び切断方法
US7514335B2 (en) 2002-02-04 2009-04-07 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7190064B2 (en) 2002-02-04 2007-03-13 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7618886B2 (en) 2002-08-09 2009-11-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7737543B2 (en) 2002-08-09 2010-06-15 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7728445B2 (en) 2005-03-16 2010-06-01 Yamaha Corporation Semiconductor device production method and semiconductor device
JP2006352076A (ja) * 2005-05-18 2006-12-28 Yamaha Corp 半導体装置の製造方法および半導体装置
JP4497112B2 (ja) * 2005-05-18 2010-07-07 ヤマハ株式会社 半導体装置の製造方法
JP2007266421A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US8736047B2 (en) 2006-03-29 2014-05-27 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
US9917010B2 (en) 2006-03-29 2018-03-13 Semiconductor Components Industries, Llc Semiconductor device manufacturing method
US7790506B2 (en) 2006-12-13 2010-09-07 Yamaha Corporation Method of manufacturing semiconductor devices encapsulated in chip size packages
JP2008288583A (ja) * 2007-05-08 2008-11-27 Mutual-Pak Technology Co Ltd 集積回路素子パッケージ構造及びその製造方法
US8302277B2 (en) 2007-11-02 2012-11-06 Rohm Co., Ltd. Module and manufacturing method thereof
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
JP2017188575A (ja) * 2016-04-06 2017-10-12 株式会社ディスコ パッケージウェーハの製造方法
JP2017188610A (ja) * 2016-04-08 2017-10-12 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
JP2020136600A (ja) * 2019-02-25 2020-08-31 東レ株式会社 半導体または電子部品製造用粘着フィルムならびに半導体または電子部品の製造方法
US11309219B2 (en) 2019-09-17 2022-04-19 Kioxia Corporation Method for manufacturing semiconductor device
JP2021077749A (ja) * 2019-11-07 2021-05-20 ローム株式会社 チップ部品およびその製造方法
JP7433020B2 (ja) 2019-11-07 2024-02-19 ローム株式会社 チップ部品およびその製造方法

Also Published As

Publication number Publication date
JP3455762B2 (ja) 2003-10-14
CN1206726C (zh) 2005-06-15
AU7964700A (en) 2001-06-06
CA2356938C (en) 2006-03-21
CN1337065A (zh) 2002-02-20
CA2356938A1 (en) 2001-05-17
KR20010089726A (ko) 2001-10-08
WO2001035461A1 (en) 2001-05-17
US6607970B1 (en) 2003-08-19
KR100434974B1 (ko) 2004-06-09
EP1145310A1 (en) 2001-10-17
TW484194B (en) 2002-04-21

Similar Documents

Publication Publication Date Title
JP2001144121A (ja) 半導体装置およびその製造方法
JP3405456B2 (ja) 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
JP4183375B2 (ja) 半導体装置及びその製造方法
US20100203688A1 (en) Semiconductor device and method for manufacturing same
KR20060010099A (ko) 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
JP2008147560A (ja) 半導体装置及びその製造方法
KR960012334A (ko) 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈
JP2001085361A (ja) 半導体装置およびその製造方法
JP2003249465A (ja) 半導体装置及びその製造方法
JP2001203172A (ja) 半導体素子を半導体ウェーハから切り離すための装置
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
JP2009088109A (ja) 半導体装置およびその製造方法
JP2002043356A (ja) 半導体ウェーハ、半導体装置及びその製造方法
TW200836254A (en) Semiconductor die with separation trench etch and passivation
JP4903014B2 (ja) 半導体装置
JPH09306872A (ja) 半導体装置
JP2001060591A (ja) 半導体装置の製造方法
US11923234B2 (en) Method for singulating chips with laterally insulated flanks
JP4343347B2 (ja) 半導体装置の製造方法
JP2005191485A (ja) 半導体装置
JP2006196809A (ja) 半導体チップ及びその製造方法並びに半導体装置
US6320269B1 (en) Method for preparing a semiconductor wafer to receive a protective tape
JP2006173153A (ja) 半導体装置の製造方法
JP2002203929A (ja) 半導体装置及びその製造方法
JP2000252266A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees