CN1206726C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1206726C
CN1206726C CNB008026181A CN00802618A CN1206726C CN 1206726 C CN1206726 C CN 1206726C CN B008026181 A CNB008026181 A CN B008026181A CN 00802618 A CN00802618 A CN 00802618A CN 1206726 C CN1206726 C CN 1206726C
Authority
CN
China
Prior art keywords
semiconductor wafer
diaphragm seal
groove
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB008026181A
Other languages
English (en)
Other versions
CN1337065A (zh
Inventor
若林猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1337065A publication Critical patent/CN1337065A/zh
Application granted granted Critical
Publication of CN1206726C publication Critical patent/CN1206726C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Pressure Sensors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一个切割胶带(11)被粘到具有柱形电极(6)的硅片(1)的下表面上。沿着切割轨道切割硅片(1)，由此在晶片(1)的芯片形成区域之间开槽(12)。然后，形成密封膜(13)。基本上沿着槽(12)的中线切割密封膜(13)。一个支撑胶带(14)被粘到密封膜(13)的上表面上。切割胶带(11)被剥落。然后，该密封膜(13)的片段上从晶片1的下表面伸出的部分被抛光和除去。支撑胶带(14)被剥落。由此获得IC芯片。在每个IC芯片中，密封膜覆盖和保护半导体基片的上表面和侧面。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体器件的制造方法。更具体地说，本发明涉及一种以硅片形式密封在树脂中的半导体器件的制造方法。
背景技术
下面将参照图17到图20描述一种被称为CSPs(Chip Size Packages)的半导体器件的制造方法。首先，如图17所示，在硅片(半导体晶片)1的上表面形成了连接凸台2。然后形成绝缘膜3，它覆盖着半导体晶片1和连接凸台2的上表面，但每个连接凸台2的中心部分除外。在绝缘膜3的限定区域和连接凸台2的中心部分形成布线5，其中，连接凸台2的中心部分通过在绝缘膜3上制成的开口4被暴露出来。在布线5的一端形成柱形电极或者柱电极6。图17所示的区域7相应于切割轨道。
然后，如图18所示，在包括柱形电极6的组合结构的上表面用环氧树脂或类似材料制成密封膜8。密封膜8比柱形电极6要更厚一些。因此，密封膜8覆盖柱形电极6。然后，将密封膜8的上表面进行抛光，直到柱形电极6的顶部暴露出来为止，如图19所示。而且，沿着切割轨道7切割硅片1。由此，制成芯片或半导体器件9，如图20所示。
通过沿着切割轨道7切割具有密封膜8的硅片1来制成半导体器件9。因此暴露了半导体器件9的四个侧面。在暴露出来的侧面，水或者水气会进入绝缘膜3(保护膜)和密封膜8之间的界面，并且会使布线5氧化等。而且，在绝缘膜和密封膜8之间可能产生裂缝或者断裂。
发明内容
本发明的目的是提供一种半导体器件的制造方法，以便在侧面也用树脂密封的半导体器件，而当器件从半导体晶片上切下时，侧面是暴露的。
根据本发明的一个方面，提供了一种半导体器件的制造方法，包括下列步骤：制备一个半导体晶片，该半导体晶片具有一个包括芯片形成区域的上表面、一个与所述上表面相对的下表面、在所述上表面和下表面之间延伸的侧面、以及在所述上表面上形成的多个外连接端；在所述半导体晶片位于所述芯片形成区域之间的部分内形成槽，每个槽从所述半导体晶片的上表面连续延伸到所述半导体晶片的厚度的一半处；在所述半导体晶片的上表面以如下方式形成一第一密封膜，即将所述槽填充并使每个外连接端的一个顶表面露出；在所述半导体晶片的下表面形成一个第二密封膜；以及通过除去所述第一密封膜中宽度小于所述槽的部分，沿着所述槽切割所述第一密封膜，从而将所述半导体晶片分割成单个的半导体器件，每个半导体器件具有设置在其上表面和周边的上方部分的所述第一密封膜，而其周边的下方部分被暴露出来；每个半导体器件还具有设置在其下表面的所述第二密封膜。
根据本发明的另一方面，提供了一种制造半导体器件的方法，包括下列步骤：制备一个半导体晶片，该半导体晶片具有一个包括芯片形成区域的上表面、一个与所述上表面相对的下表面、在所述上表面和下表面之间延伸的侧面、及在所述上表面上形成的多个外连接端；在所述半导体晶片的下表面形成一个背部密封膜；将一个剥落层和一个切割胶带粘到所述背部密封膜的一个下表面；在所述半导体晶片位于所述芯片形成区域之间的部分内形成槽，每个槽从所述半导体晶片的上表面连续延伸到所述背部密封膜的厚度的一半处，以便在所述背部密封膜的上方部位形成凹坑；在所述半导体晶片的上表面以如下方式形成一前部密封膜，即将所述凹坑填充并使每个外连接端的一个顶表面露出；通过除去所述前部密封膜中宽度小于所述槽的部分，沿着所述槽切割所述前部密封膜，从而将所述半导体晶片分割成单个的半导体器件，每个半导体器件具有设置在其上表面和周边的整个表面的所述前部密封膜、以及设置在其下表面的所述背部密封膜；以及从该背部密封膜上剥离该剥落层和该切割胶带。
附图说明
图1是一个具有柱形电极的硅片的放大的剖面图，用于说明根据本发明的第一实施例制造半导体器件的方法的一个步骤。
图2也是该硅片的一个放大的剖面图，用于说明紧接在图1所示的步骤之后的步骤。
图3是该硅片的一个放大的剖面图，用于说明紧接在图2所示的步骤之后的步骤。
图4是该硅片的一个放大的剖面图，用于说明紧接在图3所示的步骤之后的步骤。
图5是该硅片的一个放大的剖面图，用于说明紧接在图4所示的步图5是该硅片的一个放大的剖面图，用于说明紧接在图4所示的步骤之后的步骤。
图6是该硅片的一个放大的剖面图，用于说明紧接在图5所示的步骤之后的步骤。
图7是该硅片的一个放大的剖面图，用于说明紧接在图6所示的步骤之后的步骤。
图8是该硅片的一个放大的剖面图，用于说明紧接在图7所示的步骤之后的步骤。
图9是该硅片的一个放大的剖面图，用于说明紧接在图8所示的步骤之后的步骤。
图10是该硅片的一个放大的剖面图，用于说明紧接在图9所示的步骤之后的步骤。
图11是硅片的一个放大的剖面图，用于说明根据本发明的第二实施例制造半导体器件的方法的一个步骤。
图12是该硅片的一个放大的剖面图，用于说明紧接在图11所示的步骤之后的步骤。
图13是硅片的一个放大的剖面图，用于说明根据本发明的第三实施例制造半导体器件的方法的一个步骤。
图14是硅片的一个放大的剖面图，用于说明根据本发明的第四实施例制造半导体器件的方法的一个步骤。
图15是该硅片的一个放大的剖面图，用于说明紧接在图14所示的步骤之后的步骤。
图16是硅片的一个放大的剖面图，用于说明根据本发明的第五实施例制造半导体器件的方法的一个步骤。
图17是硅片的一个放大的剖面图，用于说明一种传统的半导体器件的制造方法。
图18是该硅片的一个放大的剖面图，用于说明紧接在图17所示的步骤之后的步骤。
图19是该硅片的一个放大的剖面图，用于说明紧接在图18所示的步骤之后的步骤。
图20是该硅片的一个放大的剖面图，用于说明紧接在图19所示的步骤之后的步骤。
具体实施方式
图1到10示出了根据本发明的第一实施例制造半导体器件的步骤。下面将参照这些附图来说明半导体器件的结构和制造方法。首先，制备一个半成品。如图1所示，半成品包括一个硅片(半导体晶片)1和在它的上表面形成的柱形电极(外连接端)6。在硅片1的内部区域设置集成电路。更具体的说，这种半成品的制备过程如下：首先，在硅片1的上表面形成连接凸台2，使得它与位于硅片1上的集成电路相连；然后形成绝缘膜3，覆盖半导体晶片1和连接凸台2的上表面，但每个连接凸台2的中心部分除外，绝缘膜3是由用硅氧化物，氮化硅等制造的一个单层来形成的，另外一种情况是，绝缘膜3可以是多层的膜，包括一个硅氧化膜，一个氮化硅膜等等，和用聚酰亚胺等制造的有机保护膜；在绝缘膜3的限定区域和连接凸台2的中心部分形成布线5，其中连接凸台2的中心部分通过在绝缘膜3上形成的开口4被暴露出来；最后，在布线5的一端形成柱形电极6(外连接端)。图1所示的区域7对应于矩阵形状的切割轨道。
然后，如图2所示，一个切割胶带11被粘到硅片1的下表面上。切割胶带11之所以被坚固的粘到硅片1上，因为它的上表面涂有一层胶合剂。如图3所示，沿着切割轨道7切割硅片1。为了彻底地切割晶片1，贯穿其厚度，也切割切割胶带11的部分厚度或者一半厚度。因此，硅片1被切成半导体基片1′，每个半导体基片1′是一个半导体芯片。但是，基片1′将被统称为“硅片1”，因为切割胶带11粘在基片1′的下表面，因而，把半导体基片1′连在一起。一旦彻底切割硅片1，而且部分地切割切割胶带11，就在各半导体基片1′之间形成预定宽度的槽12。
此后，如图4所示，在具有柱形电极6和槽12的硅片1的上表面上形成用环氧树脂等制造的密封膜13。密封膜13比柱形电极6要更厚一些。因此，密封膜13覆盖柱形电极6，并且填充槽12。在此条件下，密封膜13完全地覆盖半导体基片1′的四个侧面1a。然后，将密封膜13的上表面进行抛光，直到柱形电极6的顶部被暴露出来为止，如图5所示。此后，可以对柱形电极6进行表面处理，以便在电极6的上表面形成一个防氧化层。
然后，如图6所示，沿着槽12把密封膜13切成片段，更确切地说，基本上沿着槽12的中线切割。由于密封膜13被如此切割，因此，如果切割胶带11被完全地切割，半导体基片1′(或者芯片)就可以彼此分离。在此条件下，每个半导体基片1′的四个侧面1a也仍然被槽12处的密封膜13所覆盖。进一步地，如图7所示，支撑胶带14被粘到密封膜13的片段的顶部和柱形电极6的顶部。然后，切割胶带11被剥落，因此获得了图8所示的结构。如图8所示，每个密封膜片段13具有贯穿槽12，并且从硅片1的下表面伸出一部分13a。因为支撑胶带14被粘到密封膜片段和柱形电极6的顶部，半导体基片1′(或者芯片)保持在一起。
然后，密封膜13的片段上从晶片1的下表面伸出的部分被抛光和除去。从而形成了图9所示的结构。此后，将硅片1的下表面抛光。最后，剥落支撑胶带14。结果就制成了如图10所示的半导体器件15或者半导体芯片。
在如此制成的每个半导体器件15中，密封膜(片段)13覆盖半导体基片1′的四个侧面1a。这防止了水或者水气进入绝缘膜3(保护膜)和密封膜8之间的界面而氧化布线5等。而且，在绝缘膜和密封膜13之间几乎不可能产生裂缝。
图11和图12是剖面图，说明根据本发明的第二实施例制造半导体器件的方法。在这种方法中，在硅片1的上表面沿着切割轨道7进行切割，但是仅仅到它的厚度的一半，如图11所示。换言之，在硅片1的上表面上相应于切割轨道7的区域制造U形槽12。此后，按照与第一实施例相同的方法形成密封膜13。然后，如图12所示，沿着切割轨道7切割密封膜13和硅片1，因此形成半导体器件15(或者半导体芯片)。在第二实施例中，从基片1′的上边缘到基片1′的一半的厚度，半导体基片1′的四个侧面1a被密封膜13所覆盖。
在按照第一实施例制造的半导体器件15中，半导体基片1′的每个侧面1a是一个垂直的表面，完全被密封膜13覆盖，如图10所示。在按照第二实施例制造的半导体器件中，半导体基片的每个侧面1a包括一个下面的垂直表面，一个上面的垂直表面，以及一个在垂直的表面之间延伸的水平表面，该水平表面位于膜3和13之间的界面之下，如图12所示。在这三个表面中，上面的垂直表面和水平表面被密封膜13覆盖。因此，水或者水气被防止进入绝缘膜3和密封膜13之间的界面，并且在绝缘膜3和密封膜13的界面之间几乎不产生断裂，这与按照第一实施例所制成的半导体器件一样。
图13是剖面图，说明根据本发明的第三实施例制造半导体器件的方法。与第一实施例一样，半导体基片1′的每个侧面1a是一个垂直表面，完全被密封膜13覆盖。然而，在第三实施例中，半导体基片1′比第一实施例中的要薄一些。图13所示的半导体器件15可以通过第二实施例的方法来制造。更准确地说，在硅片1的上表面制造U形槽，如图11所示，然后形成密封膜13，并且填充U形槽，但是没有覆盖柱形电极6，如图12所示。然后，硅片1在下表面被抛光，直到U形槽的底部。由此形成了半导体基片1′。如此所提供的半导体基片1′具有四个被密封膜13覆盖着的侧面1a。此后，沿着基片1′的U形槽12切割密封膜13。从而，获得半导体器件15，如图13所示。
图14和图15是剖面图，说明根据本发明的第四实施例制造半导体器件的步骤。在这种方法中，在硅片1的下表面形成用环氧树脂或类似材料制造的密封膜17，如图14所示。在密封膜17的下表面形成剥落层16。而且，将切割胶带11粘到剥落层16的下表面。然后，沿着切割轨道7切割硅片1，一直切到密封膜17的厚度的一半或者到密封膜17的下表面。因此获得如图15所示的半导体基片1′或半导体芯片。此后，在硅片1上形成密封膜13，填充半导体基片1′之间的缝隙。结果，每个半导体基片1′的上表面，下表面和四个侧面1a被密封膜13和17覆盖，如图15所示。然后，切割密封膜13，除去那些相应于切割轨道7的部分，它们的宽度比半导体基片1′之间的缝隙要小一些。因此，制成如图15所示的半导体器件15。在第四实施例中，每个半导体基片1′不仅上表面和四个侧面被覆盖，而且下表面也被膜13，17整体覆盖。密封膜17和密封膜13一起被切割。因为基片1′的下表面被密封膜17覆盖，所以基片1′与加到硅基片1′的下表面上的光和电磁波隔离开来。在第四实施例中，可以在硅片1的下表面抛光，以便减少半导体器件15的厚度。
图16是剖面图，说明根据本发明的第五实施例制造半导体器件的方法。
在第五实施例中，在硅片1的下表面形成密封膜17。然后，通过把晶片1从上表面切割到厚度的一半，在硅片1的上表面形成U形槽12。在硅片1的上表面形成密封膜13，以致于柱形电极6的顶部保持暴露。这候，密封膜13填充晶片中的U形槽。此后，密封膜13、硅片1和密封膜17被一起切割，从而除去那些相应于切割轨道7的部分，这些部分的宽度比U形槽的宽度要小一些。由此制成如图15所示的半导体器件15。在第五实施例中，期望切割胶带(图16中未示出)保持被粘在密封膜17上，直到硅片1被切割成半导体器件15时为止。
在上述任何实施例中，在硅片1上形成一个密封膜，其中，硅片1具有连接凸台2、与凸台2相连的布线5、以及设置在布线5上的柱形电极6。或者，可以不形成布线5，可以在组合结构上形成基础膜，其中的组合结构包括直接在连接凸台2上形成柱形电极6。而且，柱形电极6可以是外连接端，它通过引线焊接与连接凸台2相连。如果是这种情况，则可以在密封膜中制造开口，使连接凸台2暴露出来。
                      工业上的适用性
如上所述，在本发明中，每个硅基片的侧面至少在上部覆盖着一层密封膜。从而，至少侧面的上部是决不会露出的。这样就可靠地保护了硅基片的侧面。

Claims (7)

1.一种制造半导体器件的方法，包括下列步骤：
制备一个半导体晶片，该半导体晶片具有一个包括芯片形成区域的上表面、一个与所述上表面相对的下表面、在所述上表面和下表面之间延伸的侧面、以及在所述上表面上形成的多个外连接端；
在所述半导体晶片位于所述芯片形成区域之间的部分内形成槽，每个槽从所述半导体晶片的上表面连续延伸到所述半导体晶片的厚度的一半处；
在所述半导体晶片的上表面以如下方式形成一第一密封膜，即将所述槽填充并使每个外连接端的一个顶表面露出；
在所述半导体晶片的下表面形成一个第二密封膜；以及
通过除去所述第一密封膜中宽度小于所述槽的部分，沿着所述槽切割所述第一密封膜，从而将所述半导体晶片分割成单个的半导体器件，每个半导体器件具有设置在其上表面和周边的上方部分的所述第一密封膜，而其周边的下方部分被暴露出来；每个半导体器件还具有设置在其下表面的所述第二密封膜。
2.根据权利要求1所述的方法，进一步包括：在所述半导体晶片上开槽之前，把一个切割胶带粘到所述第二密封膜上。
3.根据权利要求1所述的方法，其中所述第一密封膜首先形成在所述半导体晶片的上表面上，以便覆盖每个外连接端的顶表面；并且随后抛光所述第一密封膜的一个上表面，直至每个外连接端的顶表面暴露出来。
4.一种制造半导体器件的方法，包括下列步骤：
制备一个半导体晶片，该半导体晶片具有一个包括芯片形成区域的上表面、一个与所述上表面相对的下表面、在所述上表面和下表面之间延伸的侧面、以及在所述上表面上形成的多个外连接端；
在所述半导体晶片的下表面形成一个背部密封膜；
将一个剥落层和一个切割胶带粘到所述背部密封膜的一个下表面；
在所述半导体晶片位于所述芯片形成区域之间的部分内形成槽，每个槽从所述半导体晶片的上表面连续延伸到所述背部密封膜的厚度的一半处，以便在所述背部密封膜的上方部位形成凹坑；
在所述半导体晶片的上表面以如下方式形成一前部密封膜，即将所述凹坑填充并使每个外连接端的一个顶表面露出；
通过除去所述前部密封膜中宽度小于所述槽的部分，沿着所述槽切割所述前部密封膜，从而将所述半导体晶片分割成单个的半导体器件，每个半导体器件具有设置在其上表面和周边的整个表面的所述前部密封膜、以及设置在其下表面的所述背部密封膜；以及
从该背部密封膜上剥离该剥落层和该切割胶带。
5.根据权利要求4所述的方法，进一步包括：以如下方式形成所述前部密封膜，即填充所述背部密封膜的上方部位的凹坑。
6.根据权利要求5所述的方法，进一步包括：在从该背部密封膜上剥离该剥落层和该切割胶带后，除去从所述背部密封膜的上方部位内的凹坑伸出的所述前部密封膜的一部分。
7.一种制造半导体器件的方法，包括下列步骤：
制备一个半导体晶片，该半导体晶片具有一个包括芯片形成区域的上表面、一个与所述上表面相对的下表面、在所述上表面和下表面之间的一个厚度、以及在所述上表面上形成的多个柱形电极；
将一个切割胶带粘到所述半导体晶片的下表面；
通过切割所述半导体晶片位于所述芯片形成区域之间的部分而形成槽，每个槽从所述半导体晶片的上表面穿过所述半导体晶片的厚度连续延伸至所述切割胶带的厚度的一半处；
在所述半导体晶片的上表面形成一密封膜，以便将所述槽填充并覆盖所述柱形电极；
抛光所述密封膜的一个上表面，直至露出每个柱形电极的一个顶表面；
通过除去所述密封膜中宽度小于所述槽的部分，沿着所述槽切割所述密封膜以使切割终止到使所述切割胶带的整个厚度不被切割的一位置；
在沿着所述槽切割所述密封膜之后，把一个支撑胶带粘到所述密封膜的上表面上；
在将支撑胶带粘到所述密封膜的上表面之后，把所述切割胶带从所述半导体晶片的下表面剥离下来；
在剥离所述切割胶带之后，抛光所述半导体晶片的下表面；以及
通过剥离所述支撑胶带获得彼此分隔的单个半导体器件。
CNB008026181A 1999-11-11 2000-10-31 半导体器件的制造方法 Expired - Lifetime CN1206726C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP321416/1999 1999-11-11
JP32141699A JP3455762B2 (ja) 1999-11-11 1999-11-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1337065A CN1337065A (zh) 2002-02-20
CN1206726C true CN1206726C (zh) 2005-06-15

Family

ID=18132313

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008026181A Expired - Lifetime CN1206726C (zh) 1999-11-11 2000-10-31 半导体器件的制造方法

Country Status (9)

Country Link
US (1) US6607970B1 (zh)
EP (1) EP1145310A1 (zh)
JP (1) JP3455762B2 (zh)
KR (1) KR100434974B1 (zh)
CN (1) CN1206726C (zh)
AU (1) AU7964700A (zh)
CA (1) CA2356938C (zh)
TW (1) TW484194B (zh)
WO (1) WO2001035461A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388367B (zh) * 2007-09-13 2011-04-20 海华科技股份有限公司 晶圆级封装方法及其封装结构
CN101244613B (zh) * 2007-02-16 2012-02-22 探微科技股份有限公司 保护晶片正面结构及进行晶片切割的方法

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP2002373958A (ja) * 2001-06-15 2002-12-26 Casio Micronics Co Ltd 半導体チップの実装構造及び半導体チップの実装方法
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
JP2003059865A (ja) * 2001-08-20 2003-02-28 Towa Corp 切断装置及び切断方法
EP1289010A1 (en) * 2001-08-29 2003-03-05 United Test Center Inc. Semiconductor device without use of chip carrier and method of making the same
US6818475B2 (en) * 2001-10-22 2004-11-16 Wen-Kun Yang Wafer level package and the process of the same
JP3706573B2 (ja) * 2001-11-22 2005-10-12 株式会社ルネサステクノロジ 半導体パッケージ及び半導体パッケージの製造方法
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
TW577160B (en) 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
CN1287435C (zh) * 2002-06-27 2006-11-29 松下电器产业株式会社 半导体装置及其制造方法
AU2003253425C1 (en) 2002-08-09 2006-06-15 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
AU2003291199A1 (en) * 2002-12-09 2004-06-30 Advanced Interconnect Technologies Limited Package having exposed integrated circuit device
US6881610B2 (en) * 2003-01-02 2005-04-19 Intel Corporation Method and apparatus for preparing a plurality of dice in wafers
JP3844467B2 (ja) * 2003-01-08 2006-11-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2004221125A (ja) * 2003-01-09 2004-08-05 Sharp Corp 半導体装置及びその製造方法
US7510908B1 (en) 2003-02-20 2009-03-31 National Semiconductor Corporation Method to dispense light blocking material for wafer level CSP
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
JP3830497B2 (ja) * 2004-06-11 2006-10-04 シャープ株式会社 半導体ウエハの製造方法及び半導体装置の製造方法
JP4165467B2 (ja) * 2004-07-12 2008-10-15 セイコーエプソン株式会社 ダイシングシート、半導体装置の製造方法
WO2006008795A1 (ja) * 2004-07-16 2006-01-26 Shinko Electric Industries Co., Ltd. 半導体装置の製造方法
DE102005015036B4 (de) * 2004-07-19 2008-08-28 Qimonda Ag Verfahren zur Montage eines Chips auf einer Unterlage
US7591958B2 (en) * 2004-09-14 2009-09-22 Stmicroelectronics Sa Thin glass chip for an electronic component and manufacturing method
WO2006059589A1 (ja) * 2004-11-30 2006-06-08 Kyushu Institute Of Technology パッケージングされた積層型半導体装置及びその製造方法
JP4103896B2 (ja) * 2005-03-16 2008-06-18 ヤマハ株式会社 半導体装置の製造方法および半導体装置
KR100738730B1 (ko) 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
US7238258B2 (en) * 2005-04-22 2007-07-03 Stats Chippac Ltd. System for peeling semiconductor chips from tape
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP4497112B2 (ja) * 2005-05-18 2010-07-07 ヤマハ株式会社 半導体装置の製造方法
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
JP5165207B2 (ja) 2006-03-29 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2007266421A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US20080079150A1 (en) * 2006-09-28 2008-04-03 Juergen Simon Die arrangement and method for producing a die arrangement
JP5028988B2 (ja) 2006-12-13 2012-09-19 ヤマハ株式会社 半導体装置の製造方法
US20080153265A1 (en) * 2006-12-21 2008-06-26 Texas Instruments Incorporated Semiconductor Device Manufactured Using an Etch to Separate Wafer into Dies and Increase Device Space on a Wafer
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US7662669B2 (en) * 2007-07-24 2010-02-16 Northrop Grumman Space & Mission Systems Corp. Method of exposing circuit lateral interconnect contacts by wafer saw
US7777339B2 (en) * 2007-07-30 2010-08-17 International Business Machines Corporation Semiconductor chips with reduced stress from underfill at edge of chip
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP2009117450A (ja) 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
US7824962B2 (en) * 2008-01-29 2010-11-02 Infineon Technologies Ag Method of integrated circuit fabrication
US7968378B2 (en) * 2008-02-06 2011-06-28 Infineon Technologies Ag Electronic device
DE102008014927A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von strahlungsemittierenden Bauelementen und strahlungsemittierendes Bauelement
JP4538764B2 (ja) 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
US8580657B2 (en) * 2008-09-23 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting sidewalls of semiconductor chips using insulation films
US20100078811A1 (en) * 2008-09-30 2010-04-01 Infineon Technologies Ag Method of producing semiconductor devices
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
US8138014B2 (en) 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
US8236613B2 (en) * 2010-05-24 2012-08-07 Alpha & Omega Semiconductor Inc. Wafer level chip scale package method using clip array
CN102403236B (zh) * 2010-09-07 2015-03-04 万国半导体(开曼)股份有限公司 芯片外露的半导体器件及其生产方法
CN101982872A (zh) * 2010-10-30 2011-03-02 强茂电子(无锡)有限公司 沟槽式二极管芯片的制造方法
CN102543767B (zh) * 2010-12-07 2015-04-08 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
CN102709198A (zh) * 2011-03-28 2012-10-03 华东科技股份有限公司 防止基板周边外露的模封阵列处理方法
US20120273935A1 (en) * 2011-04-29 2012-11-01 Stefan Martens Semiconductor Device and Method of Making a Semiconductor Device
US8652941B2 (en) * 2011-12-08 2014-02-18 International Business Machines Corporation Wafer dicing employing edge region underfill removal
US8685761B2 (en) * 2012-02-02 2014-04-01 Harris Corporation Method for making a redistributed electronic device using a transferrable redistribution layer
US9202754B2 (en) * 2012-04-23 2015-12-01 Seagate Technology Llc Laser submounts formed using etching process
US9275924B2 (en) 2012-08-14 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having a recess filled with a molding compound
US9406632B2 (en) 2012-08-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including a substrate with a stepped sidewall structure
US9799590B2 (en) 2013-03-13 2017-10-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using partial wafer singulation for improved wafer level embedded system in package
US9318386B2 (en) * 2013-07-17 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment methods in die sawing process
EP2950338B1 (en) * 2014-05-28 2019-04-24 ams AG Dicing method for wafer-level packaging
CN105328804B (zh) * 2014-06-20 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种晶圆的切割方法
US9390993B2 (en) 2014-08-15 2016-07-12 Broadcom Corporation Semiconductor border protection sealant
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN104658925B (zh) * 2015-03-02 2017-04-19 山东盛品电子技术有限公司 一种封装管壳产品在切单后避免型腔清洗的方法
JP6598723B2 (ja) * 2016-04-06 2019-10-30 株式会社ディスコ パッケージウェーハの製造方法
JP6636377B2 (ja) * 2016-04-08 2020-01-29 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
CN107611091A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
CN111354701A (zh) * 2018-12-20 2020-06-30 矽品精密工业股份有限公司 电子封装件及其制法
JP2020136600A (ja) * 2019-02-25 2020-08-31 東レ株式会社 半導体または電子部品製造用粘着フィルムならびに半導体または電子部品の製造方法
CN110098131A (zh) * 2019-04-18 2019-08-06 电子科技大学 一种功率mos型器件与集成电路晶圆级重构封装方法
JP2021048205A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置の製造方法
JP7433020B2 (ja) * 2019-11-07 2024-02-19 ローム株式会社 チップ部品およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
JPH0870081A (ja) * 1994-08-29 1996-03-12 Nippondenso Co Ltd Ｉｃパッケージおよびその製造方法
DE69527017T2 (de) * 1994-10-03 2003-01-02 Kabushiki Kaisha Toshiba, Kawasaki Verfahren zur Herstellung einer Halbleiterpackung integral mit Halbleiterchip
EP1189271A3 (en) * 1996-07-12 2003-07-16 Fujitsu Limited Wiring boards and mounting of semiconductor devices thereon
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JPH11224890A (ja) * 1997-12-01 1999-08-17 Mitsui High Tec Inc 半導体装置およびその製造方法
JPH11224980A (ja) 1998-02-05 1999-08-17 Oki Electric Ind Co Ltd 半田バンプ形成方法及び半田バンプ形成装置
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101244613B (zh) * 2007-02-16 2012-02-22 探微科技股份有限公司 保护晶片正面结构及进行晶片切割的方法
CN101388367B (zh) * 2007-09-13 2011-04-20 海华科技股份有限公司 晶圆级封装方法及其封装结构

Also Published As

Publication number Publication date
CA2356938A1 (en) 2001-05-17
US6607970B1 (en) 2003-08-19
WO2001035461A1 (en) 2001-05-17
KR100434974B1 (ko) 2004-06-09
TW484194B (en) 2002-04-21
AU7964700A (en) 2001-06-06
JP2001144121A (ja) 2001-05-25
EP1145310A1 (en) 2001-10-17
CN1337065A (zh) 2002-02-20
CA2356938C (en) 2006-03-21
KR20010089726A (ko) 2001-10-08
JP3455762B2 (ja) 2003-10-14

Similar Documents

Publication Publication Date Title
CN1206726C (zh) 半导体器件的制造方法
US11848237B2 (en) Composite wafer, semiconductor device and electronic component
CN102176433B (zh) 具有低介电性绝缘膜的半导体器件及其制造方法
CN1186810C (zh) 半导体器件的芯片规模表面安装封装及其制造方法
KR100609806B1 (ko) 반도체 장치의 제조 방법
CN1110842C (zh) 具有间断绝缘区的半导体ic器件及其制造方法
CN1320617C (zh) 半导体器件的芯片规模表面安装封装及其制造方法
US20050095750A1 (en) Wafer level transparent packaging
CN1581428A (zh) 半导体装置及其制造方法
CN1697127A (zh) 制造半导体器件的方法
CN1633705A (zh) 半导体装置及其制造方法
KR20040092435A (ko) 반도체 장치 및 그 제조 방법
CN1758433A (zh) 半导体器件及其制造方法
CN1716601A (zh) 半导体器件和半导体晶片及其制造方法
CN1825590A (zh) 半导体器件及其制造方法
CN1819166A (zh) 封装结构
US20100081257A1 (en) Dice by grind for back surface metallized dies
WO2013095527A1 (en) Electrostatic discharge compliant patterned adhesive tape
CN1675766A (zh) 电引线架的制造方法,表面安装的半导体器件的制造方法和引线架带
CN1755927A (zh) 半导体器件及其制造方法
CN101226889A (zh) 重配置线路结构及其制造方法
CN1729562A (zh) 电子器件及其制造方法
TWI229370B (en) Semiconductor device
CN1063580C (zh) 制造具有多层互连的半导体器件的方法
EP4141914A1 (en) Leadframe with varying thicknesses and method of manufacturing semiconductor packages

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120316

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170405

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Effective date of registration: 20170405

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20050615

CX01 Expiry of patent term