JP6816046B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6816046B2
JP6816046B2 JP2018019434A JP2018019434A JP6816046B2 JP 6816046 B2 JP6816046 B2 JP 6816046B2 JP 2018019434 A JP2018019434 A JP 2018019434A JP 2018019434 A JP2018019434 A JP 2018019434A JP 6816046 B2 JP6816046 B2 JP 6816046B2
Authority
JP
Japan
Prior art keywords
support substrate
manufacturing
semiconductor device
layer
peripheral portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018019434A
Other languages
English (en)
Other versions
JP2019140150A5 (ja
JP2019140150A (ja
Inventor
河野　一郎
一郎 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2018019434A priority Critical patent/JP6816046B2/ja
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to CN201980011621.0A priority patent/CN111684585A/zh
Priority to KR1020207019198A priority patent/KR102407800B1/ko
Priority to US16/967,480 priority patent/US11521948B2/en
Priority to PCT/JP2019/003169 priority patent/WO2019155959A1/ja
Priority to TW108104296A priority patent/TWI802648B/zh
Publication of JP2019140150A publication Critical patent/JP2019140150A/ja
Publication of JP2019140150A5 publication Critical patent/JP2019140150A5/ja
Application granted granted Critical
Publication of JP6816046B2 publication Critical patent/JP6816046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Dicing (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体装置の製造方法に関する。
いわゆるチップラスト型（ＲＤＬファースト型）の半導体装置は、一時的に使用する仮の支持基板上に配線層および絶縁層を形成し、半導体チップを配置してモールドした後、仮の支持基板を除去する工程を経て製造される。仮の支持基板の除去は、モールドされた半導体チップ、配線層および絶縁層（以下、これらを総称して中間積層体とよぶ）から、仮の支持基板を機械的に引き剥がして分離することにより行われる。
特許文献１には、表面上に密着金属層、剥離層、反射防止層および極薄銅層を備えたガラスで構成されるキャリア（支持基板）を用いるプリント配線板（半導体装置）の製造方法が開示される。
特許第６２０３９８８号公報
特許文献１は、支持基板（キャリア）上に形成した中間積層体を、支持基板の全面に渡って一括して支持基板から剥離する方法を開示する。
しかし、支持基板の周辺部は、成膜条件が不安定なため配線層や絶縁層を安定した膜厚で成膜することが難しく、また、周辺部には配線層の形成のための電気めっき工程において給電機構（給電用電極）を接触させる必要があり、これによりキズ等が発生し易い。
そのため、支持基板上の周辺部も含めて剥離を行うと、配線層および絶縁層の不均一性やキズが原因で、周辺部に剥離ムラが発生する恐れがある。そして、周辺部の剥離ムラが、半導体チップと配線層がモールドされた中間積層体が形成されている基板の中央部分の剥離にも悪影響を与え、中間積層体およびその中間積層体を含む半導体装置の歩留まりを低下させる恐れがある。
本発明の半導体装置の製造方法は、主面側に剥離層が形成された支持基板を用意すること、前記支持基板上の前記剥離層よりも上に、部分的に配線層および層間絶縁膜を形成すること、半導体チップのパッドの少なくとも一部が、前記配線層の少なくとも一部に電気的に接続するように、前記半導体チップを前記支持基板上に配置すること、前記配線層の少なくとも一部、前記層間絶縁膜の少なくとも一部、および前記半導体チップを包含するとともに、前記支持基板の前記主面上の前記剥離層またはそれよりも上の層と接触し、前記支持基板の前記主面以外の面とは接触しない封止層を形成し、前記支持基板上に、前記半導体チップおよび前記配線層、前記封止層を含む中間積層体を形成すること、前記中間積層体を形成した後に、前記支持基板の周辺部であって前記封止層が形成されている部分を切断すること、および、前記周辺部を切断した前記支持基板から、前記剥離層を境界として、前記中間積層体を機械的に剥離すること、とを含む。
本発明によれば、支持基板の周辺部に形成された膜の不均一性やキズによらず、中間積層体を安定して剥離することができる。
本発明の第１の実施形態による半導体装置の製造方法を説明する図であり、前半の工程を示す図。 本発明の第１の実施形態による半導体装置の製造方法を説明する図であり、図１に続く工程を示す図。 本発明の第１の実施形態による半導体装置の製造方法を説明する図であり、図２に続く工程を示す図。 本発明の第１の実施形態による半導体装置の製造方法を説明する図であり、図３に続く工程を示す図。 本発明の第１の実施形態による半導体装置の製造方法を説明する図であり、図４に続く工程を示す図。 本発明の第１の実施形態による半導体装置の製造方法を説明する図であり、支持基板上に中間積層体が複数並列して形成された状態を示す図。 変形例１から３による半導体装置の製造方法を説明する図。図７（ａ）は変形例１を説明する図。図７（ｂ）は変形例２を説明する図。図７（ｃ）は変形例３を説明する図。 本発明の第２の実施形態による半導体装置の製造方法を説明する図。
（第１の実施形態）
図１から図６は、本発明の第１の実施形態による半導体装置３０の製造方法を説明するための図である。図１から図５は、支持基板１１上に、配線層１６、半導体チップ２３、封止層２４等からなる中間積層体２９を形成していく工程等を説明する断面図であり、図６は、支持基板１１上に中間積層体２９が複数並列して形成された状態を示す上面図である。ただし、図６では後述する封止層２４等の一部の部材は図示を省略している。
（製造工程の概要）
図６を参照して、本例の製造工程の概要を説明する。
図６に示すように、本例では、支持基板１１は略正方形で、一辺が１００〜３００ｍｍ程度である。そして、本例においては、図６に示すとおり、この支持基板１１上に、後述する封止層や半導体チップおよび配線層を含む中間積層体２９を複数並列して形成する。
その後、図６中に破線で示した左端切断線２Ｌ、右端切断線２Ｒ、上端切断線２Ｕ、下端切断線２Ｄの位置にて、支持基板１１の周辺部を切断する。左端切断線２Ｌ、右端切断線２Ｒ、上端切断線２Ｕおよび下端切断線２Ｄを、総称して切断線２と呼ぶ。
周辺部を切断した後に、支持基板１１から、複数並列して形成された中間積層体２９を一括して剥離する。その後、複数並列された中間積層体２９のそれぞれを、図６中に破線で示した複数の縦分離線３Ｖ、複数の横分離線３Ｈの位置にて分離（ダイシング）する。縦分離線３Ｖおよび横分離線３Ｈを、総称して分離線３と呼ぶ。
中間積層体２９は、後述するその後の工程を経て、半導体装置３０として完成される。 切断線２の位置および分離線３の間隔は、半導体装置３０の大きさ（面積）に応じて設定される。
以下、図１から図５を参照して、支持基板１１上に、配線層１６、半導体チップ２３、封止層２４等からなる中間積層体２９を形成する工程、および半導体装置３０を形成する
工程を説明する。
（支持基板）
図１（ａ）は、製造工程の初期おける支持基板１１の断面構造を示す図である。支持基板１１の構成は、特許第６２０３９８８号公報に開示されるキャリア付き銅箔と同様の構成である。支持基板１１自体はガラスからなり、その主面（おもて側の面であって、図中の上方の面）に、基板側から順に密着金属層１２と、剥離層１３と、反射防止層１４と、薄銅層１５が形成されている。上記の各層を構成する材料や厚さも、特許第６２０３９８８号公報に開示されるキャリア付き銅箔と同様の構成でよい。
すなわち、支持基板１１自体はガラスからなり、その厚さは１００〜２０００μｍが好ましい。
密着金属層１２は支持基板１１との密着性を確保する点から、Ｔｉ、Ｃｒ及びＮｉからなる群から選択される少なくとも１種の金属で構成される層であるのが好ましく、純金属であってもよいし、合金であってもよい。密着金属層１２の厚さは、１０〜３００ｎｍ程度が好ましい。
剥離層１３は、主として炭素を含んでなる層であるのが剥離容易性や膜形成性の点等から好ましく、より好ましくは主として炭素又は炭化水素からなる層であり、さらに好ましくは硬質炭素膜であるアモルファスカーボンからなる。剥離層１３の厚さは、１〜２０ｎｍ程度が好ましい。
反射防止層１４は、Ｃｒ、Ｗ、Ｔａ、Ｔｉ、Ｎｉ及びＭｏからなる群から選択される少なくとも１種の金属で構成される。反射防止層１４の厚さは、１０〜３００ｎｍ程度が好ましい。なお、反射防止層１４は、製造工程での配線層の画像検査の精度を向上するために設ける層であるので、画像による検査工程が必要でない場合等には省略してもかまわない。
薄銅層１５は、厚さが５０〜２０００ｎｍ程度の銅を主成分とする層である。薄銅層１５は、真空蒸着やスパッタリングまたはめっきにより形成することが好ましい。
また、密着金属層１２、剥離層１３、反射防止層１４についても、スパッタリング等で形成することが好ましい。
また、上記の条件に適した、剥離層１３等の形成された支持基板１１が販売されていれば、それを購入して、すなわち用意して、使用してもよい。
（下段パッドの形成）
図１（ｂ）は、支持基板１１上の最上層である薄銅層１５の上に、半導体装置３０の一部となる下段パッド１６を形成した状態を示している。下段パッド１６の形成に際しては、始めに薄銅層１５上の全面に不図示のフォトレジスト層を形成し、このフォトレジスト層に下段パッド１６の形状に対応する所望のパターンを形成する。
その後、切断線２より外側の支持基板１１上の薄銅層１５に給電用電極を取り付け、支持基板１１をめっき液に浸し銅めっき等の電解めっきを行うことで、薄銅層１５が露出する部分（すなわちフォトレジストで覆われていない部分）に、下段パッド１６を形成する。そして、フォトレジストを除去する。
図１（ｂ）は、下段パッド１６を形成した後にフォトレジストを除去した状態を示している。
下段パッド１６の厚さは５〜２００μｍ程度が好ましく、下段パッド１６の直径は３０〜２００μｍ程度が好ましい。下段パッド１６の上面形状は、円形でも多角形でも良い。
下段パッド１６と後述する層間絶縁膜１７との密着性を向上するために、下段パッド１６の表面および側面に粗面化処理を行うか、あるいはカップリング剤を形成して、両者の密着性を向上させてもよい。
また、上記の工程に基づいて、フォトレジストに形成するパターンの形状により、下段パッド１６と同時に支持基板１１上の異なる２箇所を電気的に導通させるための配線を形成することもできる。
（層間絶縁膜の形成）
図１（ｃ）は、支持基板１１上に、下段パッド１６を覆うように層間絶縁膜１７を形成し、その上にドライフィルムレジスト１９を形成した状態を示している。層間絶縁膜１７の材料としては、シリコンフィラーを８０％以上含有するエポキシ樹脂等を使用する。層間絶縁膜１７は、印刷法や圧縮成型法、またはシート状の樹脂フィルムを真空ラミネートする方法で形成し、形成後にある程度の硬化処理を行う。
下段パッド１６を覆うように層間絶縁膜１７を形成した後、層間絶縁膜１７の所定の箇所に、レーザー照射によるアブレーション等によりビア形成用のスルーホール１８を形成し、さらにスルーホール形成に伴う残渣を除去するデスミア処理を行う。そして、スルーホール１８の形成された層間絶縁膜１７の上に、無電解めっきまたはスパッタにより、銅等の金属からなる不図示のめっきシード層を形成する。
そして、その上にドライフィルムレジスト１９を形成し、レーザー照射によるアブレーション等によりドライフィルムレジスト１９内の所定の箇所であってスルーホール１８と部分的に重なる箇所に、開口２０を形成する。
図１（ｃ）は、開口２０が形成された状態を示している。
（上段パッドの形成）
切断線２より外側の支持基板１１上の層間絶縁膜１７の上に形成された上記の不図示のめっきシード層に給電用電極を取り付ける。そして、支持基板１１をめっき液に浸し銅めっき等の電解めっきを行うことで、スルーホール１８および開口２０の内部に銅等の金属を堆積させることで、ビアおよび上段パッド２１（以下、併せて上段パッド２１と呼ぶ）を形成する。
図２（ａ）は、スルーホール１８および開口２０の内部に上段パッド２１が形成された状態を示している。
なお、下段パッド１６と上段パッド２１はともに導電性の部材であるため、これらを配線層と呼ぶこともできる。
（エッチング）
その後、ドライフィルムレジスト１９を除去し、層間絶縁膜１７の硬化処理を行う。また、層間絶縁膜１７上に形成した上記の不図示のめっきシード層の除去（エッチング）を行う。これらの除去は、公知の一般的な方法で行えばよい。
（半導体チップの接合および封止）
図２（ｂ）は、上記で形成した支持基板１１上の積層物（下段パッド１６、上段パッド２１および層間絶縁膜１７）の上に、半導体チップ２３を接合し、半導体チップ２３を封止層２４で封止した状態を表している。
半導体チップ２３の接合に際しては、予め半導体チップ２３の電極端子としてはんだ付き銅ピラー２２を形成しておき、各銅ピラー２２が所定の上段パッド２１上の重なるように、半導体チップ２３を配置する。そして、銅ピラー２２と上段パッド２１とをフラックス剤を使用して仮固定し、その後Ｃ４（Controlled Collapse Chip Connection）接合する。
銅ピラー２２と上段パッド２１との接合は、超音波接合により行っても良い。また、半導体チップ２３には、はんだ付き銅ピラー２２の代わりに、はんだボールバンプやマイクロハンダバンプを形成しておいても良い。
この後、半導体チップ２３および支持基板１１の主面（図２（ｂ）中の上側の面）を覆うように、コンプレッションモールド法などにより樹脂による封止層２４を形成する。封止層２４は、下段パッド１６、上段パッド２１および層間絶縁膜１７の上面や側面も覆い、支持基板１１上に形成されている剥離層１３または剥離層１３より上層にある反射防止層１４も覆う。
以上の工程により、支持基板１１上には、封止層２４、半導体チップ２３、銅ピラー２２、配線層（上段パッド２１および下段パッド１６）、層間絶縁膜１７からなる中間積層体２９が形成される。
（支持基板の周辺部の切断）
中間積層体２９の形成後、支持基板１１の周辺部を切断する。すなわち、支持基板１１のうち、図６に示した上述の切断線２よりも外側の部分を切断する。
図２（ｃ）は、周辺部の切断のために中間積層体２９が形成された主面を下側に向けて配置された支持基板１１を示している。なお、図２（ｂ）と図２（ｃ）では、支持基板１１が紙面に垂直な線を回転中心として１８０度回転しているため、右端切断線２Ｒと左端切断線２Ｌの位置関係が入れ替わっている。
周辺部の切断に際しては、まず支持基板１１の裏面（上記主面とは反対側の面）の右端切断線２Ｒと左端切断線２Ｌに相当する部分に、スクライビングホイール７０により、微小なキズである切り筋４Ｒ、４Ｌを形成する。
同様に、支持基板１１の裏面の上端切断線２Ｕと下端切断線２Ｄに相当する部分にも、切り筋を形成する。
図３（ａ）は、周辺部を切断した後に上下を正転させて配置した支持基板１１を表している。周辺部を切断した後に、支持基板１１の主面側の封止層２４等の積層物を、ダイシングソー７１を使用して左端切断線２Ｌおよび右端切断線２Ｒに相当する部分で切断する。
同様に、上端切断線２Ｕと下端切断線２Ｄに相当する部分においても、支持基板１１の主面側の封止層２４等の積層物を切断する。
ダイシングソー７１による切断は、封止層２４、層間絶縁膜１７、反射防止層１４、剥離層１３、密着金属層１２を対象とするが、支持基板１１の主面近傍に部分的に切れ込みが入ってもかまわない。切断された積層物は、支持基板１１の周辺部（切断線２より外側）の主面に密着しているため、支持基板１１の周辺部が支持基板１１と繋がっている以上、切断してもすぐに支持基板１１から離れるわけではない。
この状態の支持基板１１に対し周辺部（切断線２よりも外周部）に撃力を加えることにより、支持基板１１を切断線２の位置で割断（ブレーク）する。
図３（ｂ）は、周辺部を割断した状態の支持基板１１および中間積層体２９を示す。図３（ｂ）に示したとおり、中間積層体２９の切断面には、剥離層１３の端部が明確に露出する。
なお、切り筋４Ｒ、４Ｌは、この割断（ブレーク）を行うために形成するクラックであるので、割断予定線とみることもできる。
（中間積層体の支持基板からの剥離）
図４（ａ）は、周辺部を割断した支持基板１１および中間積層体２９を、剥離装置（８０、８１）に装着し、支持基板１１から中間積層体２９を剥離する状態を示している。
剥離装置は、一例として、支持基板１１を載置する載置台８０と、ニードル等の亀裂イニシエータ８２が設けられた剥離アーム８１を備える装置である。
中間積層体２９の剥離では、まず、支持基板１１の一方の端（図４（ｂ）では右端）を載置台８０上の係止部８０ａに固定する。そして、亀裂イニシエータ８２の先端を、支持基板１１上に形成されている剥離層１３の近傍に接触させ、支持基板１１上に押し込むことで剥離開始点を形成する。そして、剥離アーム８１を載置台８０に対して図中右方向に相対移動させることで、中間積層体２９を支持基板１１から剥離する。
本例においては、支持基板１１と中間積層体２９の間に剥離層１３が形成されているため、中間積層体２９を剥離層１３を境界面として支持基板１１から均一に剥離することができる。
続いて、支持基板１１から剥離した中間積層体２９から、剥離面に残存する剥離層１３の残骸、反射防止層１４、および薄銅層１５を除去する。
図４（ｂ）は、支持基板１１から剥離し、剥離層１３の残骸、反射防止層１４、薄銅層１５を除去した中間積層体２９を示す。剥離層１３の残骸、反射防止層１４、および薄銅層１５の除去についても、エッチング等の公知の一般的な除去方法を使用することができる。
（はんだボールの形成）
図５（ａ）は、中間積層体２９の下段パッド１６に、はんだボールを形成するために、
層間絶縁膜１７の上にソルダーレジスト２５を形成し、下段パッド１６上のソルダーレジスト２５に開口２７を形成した状態を示している。図５（ａ）では、中間積層体２９は図４（ｂ）に示した状態から回転（上下反転）して表されている。
この後、フラックスをソルダーレジスト２５の開口２７上に塗布し、はんだボール２６を下段パッド１６上に仮固定し、その後リフローを行ってはんだボール２６を固定する。
図５（ｂ）は、はんだボール２６が固定された状態の中間積層体２９を示している。
（ダイシング）
その後、複数並列して、すなわち複数個が連続したままの中間積層体２９のそれぞれを回路テスター等でテストし、ダイシングソーを使用してダイシング（個片化）する。
図５（ｃ）は、ダイシングされ完成した状態の半導体装置３０を示している。
なお、図１から図５の各図では、説明を容易にするために、支持基板１１の面内方向の長さに対して厚さ方向の長さを拡大して示している。
また、上記の第１の実施形態では、支持基板１１上には左右に２個の中間積層体２９を形成するものとしているが、支持基板１１上に形成する中間積層体２９の配列数はこれに限るものではなく、より多数個の中間積層体２９を形成することができる。
なお、製造する半導体装置３０の用途によっては、上述のはんだボールの形成工程を省略してもよい。
（変形例）
以下、図７を参照して、変形例１から４について説明する。
以下の変形例は、支持基板１１の切断方法に関する変形例である。よって、支持基板１１の切断方法以外については、上述の第１の実施形態と同様であるので説明を省略する。
（変形例１）
図７（ａ）は、変形例１で使用する支持基板１１ａを示す。
支持基板１１ａには、上述の第１の実施形態で使用する支持基板１１と同様に、その主面に基板側から順に密着金属層１２と、剥離層１３と、反射防止層１４と、薄銅層１５が形成されている。ただし、その裏面（上記の主面とは反対側の面）には、左端切断線２Ｌおよび右端切断線２Ｒ等の切断線２に相当する位置に、予め切り筋４ａＬおよび４ａＲを形成しておく。
従って、本変形例１では、半導体装置の製造工程の中で支持基板１１ａの裏面に切り筋を形成する工程（例えば、図（ｃ）参照）を削減することができる。
切り筋４ａＬおよび４ａＲと、密着金属層１２、剥離層１３、反射防止層１４および薄銅層１５は、どちらを先に形成してもかまわない。ただし、切り筋４ａＬおよび４ａＲは、支持基板１１ａ上に配線層（下段パッド１６）を形成する前に行うことが好ましい。
なお、変形例１の切り筋４ａＬおよび４ａＲについても、上述の第１の実施形態での切り筋４Ｌおよび４Ｒと同様に、割断予定線とみることもできる。
（変形例２）
図７（ｂ）は、変形例２で使用する支持基板１１ｂを示す。
変形例２では、支持基板１１ｂの主面の左端切断線２Ｌおよび右端切断線２Ｒ等の切断線２に相当する位置に、予め切り筋４ｂＬおよび４ｂＲを形成しておく。そして、その後に、不図示ではあるがその主面に、基板側から順に密着金属層１２、剥離層１３と、反射防止層１４と、薄銅層１５を形成しておく。
支持基板１１ｂの主面に形成された切り筋であっても、裏面に形成された切り筋と同様に割断（ブレーク）の開始点として機能するため、本変形例２でも、半導体装置の製造工程の中で支持基板１１ｂの裏面に切り筋を形成する工程を削減することができる。
なお、変形例２の切り筋４ｂＬおよび４ｂＲについても、上述の第１の実施形態での切り筋４Ｌおよび４Ｒと同様に、割断予定線とみることもできる。
（変形例３）
図７（ｃ）は、変形例３で使用する支持基板１１ｃを示す。
支持基板１１ｃには、上述の第１の実施形態で使用する支持基板１１と同様に、その主面に基板側から順に密着金属層１２、剥離層１３と、反射防止層１４と、薄銅層１５が形成されている。そして、支持基板１１ｃの内部の、左端切断線２Ｌおよび右端切断線２Ｒ等の切断線２に相当する位置には、他の部分と比較して強度の弱い劣化部分４ｃＬおよび４ｃＲを形成しておく。
この劣化部分４ｃＬおよび４ｃＲは、例えばガラス製の支持基板１１ｃに対して、レーザーを劣化部分に集光して照射することにより、形成することができる。
劣化部分４ｃＬおよび４ｃＲが割断（ブレーク）の開始点として機能するため、本変形例３でも、半導体装置の製造工程の中で支持基板１１ｃの裏面に切り筋を形成する工程を削減することができる。
なお、変形例３の劣化部分４ｃＬおよび４ｃＲについても、上述の第１の実施形態での切り筋４Ｌおよび４Ｒと同様に、割断予定線とみることもできる。
（変形例４）
変形例４においては、支持基板１１の周辺部の切断に際して、支持基板１１に切り筋を設けて割断を行うのではなく、ダイシングソーを用いて支持基板１１全体を切断する。
よって、変形例４においては、上述の第１の実施形態や各変形例に比べ、切り筋を形成する工程（例えば、図２（ｃ）参照）や割断の工程が削減できるので、切断工程が簡略化される。
（第１の実施形態および変形例１から４の効果）
以上の第１の実施形態および変形例１から４によれば、以下の効果を得られる。
（１）本実施形態の半導体装置３０の製造方法は、主面側に剥離層１３が形成された支持基板１１を用意すること、支持基板１１上の剥離層１３よりも上に、部分的に配線層（下段パッド１６、上段パッド２１）を形成すること、半導体チップ２３を支持基板１１上に配置すること、配線層（下段パッド１６、上段パッド２１）の少なくとも一部および半導体チップ２３を包含するとともに、支持基板１１上の剥離層１３またはそれよりも上の層と接触する封止層２４を形成し、支持基板１１上に、半導体チップ２３および配線層１６、２１、封止層２４を含む中間積層体２９を形成すること、中間積層体２９を形成した後に、支持基板１１の周辺部を切断すること、周辺部を切断した支持基板１１から剥離層１３を境界として中間積層体２９を機械的に剥離すること、とを含んでいる。
このような製造方法としたので、支持基板１１の周辺部に、成膜ムラや電解めっき電極の接触によるキズが生じても、それらの悪影響は支持基板１１の中央部に及びことがなく、中間積層体２９を安定して支持基板１１から剥離することができる。その結果、中間積層体２９およびその中間積層体を含む半導体装置の歩留まりを向上させることができる。
（２）さらに、支持基板１１の周辺部の切断を、支持基板１１の周辺部に割断予定線を形成すること、支持基板１１上に形成されている剥離層１３および封止層２４を割断予定線に対応する位置で支持基板１１の主面側から切断すること、支持基板１１の周辺部を割断予定線に沿って割断すること、を経て行うことにより、さらに安定して支持基板１１の周辺部の切断を行うことができ、一層の歩留まりの向上が得られる。
（３）さらに、支持基板１１として、その主面に基板側から順に金属層１２、剥離層１３、薄銅層１４が形成されている支持基板を用いることで、剥離層１３からの剥離をより安定して実現することができる。
（４）さらに、支持基板１１上に、複数並列して中間積層体２９を形成し、かつ、複数並列して形成された中間積層体２９を一体的に支持基板１１から剥離するとともに、剥離後に中間積層体２９を個々に切断する構成とすることで、生産効率の高い製造方法を実現できる。
（第２の実施形態）
図８を参照して、半導体装置３０ａの製造方法の第２の実施形態を説明する。
第２の実施形態においては、形成する配線層の層数が３層となる。なお、以下で説明する箇所を除いては、第２の実施形態においても、その製造工程は上述の第１の実施形態と同様である。
本変形例においては、上述の第１の実施形態において上段パッド２１を形成しドライフィルムレジスト１９を除去した後に（すなわち図２（ａ）に示した状態からドライフィルムレジスト１９を除去した後に）、上段パッド２１および層間絶縁膜１７の上に第２の層間絶縁膜３１を形成し、第２の層間絶縁膜３１の所定の部分にスルーホール３２を形成する。
スルーホール３２形成後の第２の層間絶縁膜３１上に、無電解めっきまたはスパッタにより、銅等の金属からなる不図示のめっきシード層を形成する。
そして、その上にドライフィルムレジスト３３を形成し、ドライフィルムレジスト３３内の所定箇所に開口３４を形成する。図７（ａ）は、開口３４が形成された状態を示している。
その後、銅めっき等の電解めっきを行うことで、スルーホール３２および開口３４の内部に銅等の金属を堆積させることで、最上段パッド３５を形成する。なお、最上段パッド３５も導電性の部材であるため、これも上述の配線層の一部と見ることもできる。
そして、ドライフィルムレジスト３３を除去し、第２の層間絶縁膜３１の硬化処理を行う。また、第２の層間絶縁膜３１上に形成した上記の不図示のめっきシード層の除去（エッチン）を行う。
図７（ｂ）は最上段パッド３５が形成され、ドライフィルムレジスト３３が除去された状態を示している。
その後は、上述の実施形態で示した（半導体チップの接合および封止）の工程以降と同様の工程を行うことにより、図７（ｃ）に示した、配線層の層数が３層（下段パッド１６、上段パッド２１、最上段パッド３５）である半導体装置３０ａを製造することができる。
なお、上述の第１実施形態に対して第２実施形態で加えた工程と同様の工程を、第２実施形態にさらに加えることで、配線層の層数が４層以上の半導体装置を製造可能である。
（第２の実施形態の効果）
以上の第２の実施形態の製造方法によれば、上述の第１の実施形態および変形例１から４の効果に加えて、３層の配線層を持つ半導体装置を、高い歩留まりで製造できるという効果がある。
以上の各実施形態および変形例においては、支持基板１１自体はガラス製であるとしたが、支持基板１１自体は、セラミックス、樹脂、または金属のいずれかからなる基板を使用しても良い。また、支持基板１１の形状も正方形に限らず、長方形や円形等の他の形状であっても良い。
また、下段パッド１６、上段パッド２１、最上段パッド３５は銅には限らず、他の金属で形成しても良い。各種のフォトレジストは、感光性のドライフィルムでもよく、レーザーアブレーションによってパターン形成を行っても良い。
また、各中間積層体２９中に配置する半導体チップ２３は１個には限定されず、複数個の半導体チップ２３を１つの中間積層体２９中に配置してもよい。これにより、より高性能な中間積層体２９および半導体装置３０を実現できる。
また、各中間積層体２９中に配置する電子部品は半導体チップ２３には限定されず、コンデンサ、コイル、アンテナ等の受動部品を半導体チップ２３とともに配置しても良い。これにより、半導体チップ２３だけでは実現できない機能を持った、高機能の中間積層体２９および半導体装置３０を実現できる。
本発明は以上の内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
３０、３０ａ：半導体装置、１１、１１ａ、１１ｂ、１１ｃ：支持基板、１２：金属層、１３：剥離層、１４：反射防止層、１５：薄銅層、１６：下段パッド（配線層）、１７：層間絶縁膜、１９：レジスト、２１：上段パッド（配線層）、２３：半導体チップ、２４：封止層、２：切断線、３：分離線、２９：中間積層体

Claims (15)

  1. 主面側に剥離層が形成された支持基板を用意すること、
    前記支持基板上の前記剥離層よりも上に、部分的に配線層および層間絶縁膜を形成すること、
    半導体チップのパッドの少なくとも一部が、前記配線層の少なくとも一部に電気的に接続するように、前記半導体チップを前記支持基板上に配置すること、
    前記配線層の少なくとも一部、前記層間絶縁膜の少なくとも一部、および前記半導体チップを包含するとともに、前記支持基板の前記主面上の前記剥離層またはそれよりも上の層と接触し、前記支持基板の前記主面以外の面とは接触しない封止層を形成し、前記支持基板上に、前記半導体チップおよび前記配線層、前記封止層を含む中間積層体を形成すること、
    前記中間積層体を形成した後に、前記支持基板の周辺部であって前記封止層が形成されている部分を切断すること、
    前記周辺部を切断した前記支持基板から、前記剥離層を境界として、前記中間積層体を機械的に剥離すること、とを含む半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記配線層の形成は、前記支持基板の前記周辺部に給電用電極を取り付け、前記支持基板に対して電解めっきを行うことにより形成する、半導体装置の製造方法。
  3. 請求項１または請求項２に記載の半導体装置の製造方法において、
    前記切断において、前記支持基板の周辺部であって前記封止層と前記層間絶縁膜とがともに形成されている部分を切断する、半導体装置の製造方法。
  4. 請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法において、
    前記支持基板の前記周辺部の前記切断は、
    前記支持基板の周辺部に、割断予定線を形成すること、
    前記支持基板上に形成されている前記剥離層および前記封止層を、前記割断予定線に対応する位置で前記支持基板の主面側から切断すること、
    前記支持基板の周辺部を、前記割断予定線に沿って割断すること、とを含む半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記割断予定線の形成は、前記支持基板の裏面に切り筋を形成することにより行う半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記切り筋の形成は、前記支持基板上に前記中間積層体を形成した後に行う半導体装置の製造方法。
  7. 請求項５に記載の半導体装置の製造方法において、
    前記切り筋の形成は、前記支持基板上に前記配線層を形成する前に行う半導体装置の製造方法。
  8. 請求項４に記載の半導体装置の製造方法において、
    前記割断予定線の形成は、前記剥離層を形成する前に、前記支持基板の主面に切り筋を形成することにより行う半導体装置の製造方法。
  9. 請求項４に記載の半導体装置の製造方法において、
    前記割断予定線の形成は、前記支持基板の内部に、他の部分と比較して強度の弱い部分を形成することにより行う半導体装置の製造方法。
  10. 請求項１から請求項９までのいずれか一項に記載の半導体装置の製造方法において、
    前記支持基板としてガラス基板を使用する、半導体装置の製造方法。
  11. 請求項１から請求項１０までのいずれか一項に記載の半導体装置の製造方法において、
    前記支持基板として、前記主面に基板側から順に金属層、前記剥離層、薄銅層が形成されている支持基板を用いる半導体装置の製造方法。
  12. 請求項１から請求項１１までのいずれか一項に記載の半導体装置の製造方法において、
    前記配線層の形成を複数回行い、多層配線型の配線層を形成する半導体装置の製造方法。
  13. 請求項１から請求項１２までのいずれか一項に記載の半導体装置の製造方法において、
    前記支持基板上に、複数並列して前記中間積層体を形成し、かつ、前記複数並列して形成された前記中間積層体を一体的に前記支持基板から剥離するとともに、前記剥離後に前記中間積層体を個々に切断する半導体装置の製造方法。
  14. 請求項１から請求項１３までのいずれか一項に記載の半導体装置の製造方法において、
    前記中間積層体中に前記半導体チップを複数個配置する半導体装置の製造方法。
  15. 請求項１から請求項１４までのいずれか一項に記載の半導体装置の製造方法において、
    前記中間積層体中に前記半導体チップとともに受動部品を配置する半導体装置の製造方法。
JP2018019434A 2018-02-06 2018-02-06 半導体装置の製造方法 Active JP6816046B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018019434A JP6816046B2 (ja) 2018-02-06 2018-02-06 半導体装置の製造方法
KR1020207019198A KR102407800B1 (ko) 2018-02-06 2019-01-30 반도체 장치의 제조 방법
US16/967,480 US11521948B2 (en) 2018-02-06 2019-01-30 Method of manufacturing semiconductor device
PCT/JP2019/003169 WO2019155959A1 (ja) 2018-02-06 2019-01-30 半導体装置の製造方法
CN201980011621.0A CN111684585A (zh) 2018-02-06 2019-01-30 半导体装置的制造方法
TW108104296A TWI802648B (zh) 2018-02-06 2019-02-01 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018019434A JP6816046B2 (ja) 2018-02-06 2018-02-06 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2019140150A JP2019140150A (ja) 2019-08-22
JP2019140150A5 JP2019140150A5 (ja) 2019-11-28
JP6816046B2 true JP6816046B2 (ja) 2021-01-20

Family

ID=67547988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018019434A Active JP6816046B2 (ja) 2018-02-06 2018-02-06 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US11521948B2 (ja)
JP (1) JP6816046B2 (ja)
KR (1) KR102407800B1 (ja)
CN (1) CN111684585A (ja)
TW (1) TWI802648B (ja)
WO (1) WO2019155959A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法
JP7362378B2 (ja) * 2019-09-12 2023-10-17 株式会社東芝 キャリア及び半導体装置の製造方法
JP7395898B2 (ja) * 2019-09-18 2023-12-12 大日本印刷株式会社 半導体多面付け基板用部材、半導体多面付け基板、および半導体部材
CN112786513B (zh) * 2019-11-11 2023-06-09 上海新微技术研发中心有限公司 一种薄膜器件的加工方法及薄膜器件
CN112786515B (zh) * 2019-11-11 2022-12-13 上海新微技术研发中心有限公司 一种薄膜器件的加工方法
JP7474608B2 (ja) * 2020-03-09 2024-04-25 アオイ電子株式会社 半導体装置の製造方法、および半導体封止体
JP7521258B2 (ja) 2020-05-26 2024-07-24 Ｔｏｐｐａｎホールディングス株式会社 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
JP6985477B1 (ja) * 2020-09-25 2021-12-22 アオイ電子株式会社 半導体装置および半導体装置の製造方法
KR102684002B1 (ko) * 2020-12-14 2024-07-11 주식회사 네패스 반도체 패키지 제조방법 및 이에 이용되는 가이드 프레임
WO2024053565A1 (ja) * 2022-09-05 2024-03-14 三井金属鉱業株式会社 配線基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158480A (en) 1980-05-12 1981-12-07 Nippon Telegr & Teleph Corp <Ntt> Field effect transistor
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4103896B2 (ja) * 2005-03-16 2008-06-18 ヤマハ株式会社 半導体装置の製造方法および半導体装置
JP2009147270A (ja) 2007-12-18 2009-07-02 Nec Electronics Corp 配線基板の製造方法、配線基板、および半導体装置
JP2010251682A (ja) * 2009-03-26 2010-11-04 Kyocera Corp 多数個取り配線基板
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
JP2011204765A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8507322B2 (en) * 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
JP5458029B2 (ja) * 2011-01-19 2014-04-02 日本特殊陶業株式会社 多数個取り配線基板
JP5225451B2 (ja) * 2011-11-04 2013-07-03 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
JP2016134497A (ja) * 2015-01-19 2016-07-25 凸版印刷株式会社 配線基板積層体及びこれを用いた半導体装置の製造方法
JP6511695B2 (ja) * 2015-01-20 2019-05-15 ローム株式会社 半導体装置およびその製造方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
WO2017149810A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP2017162876A (ja) 2016-03-07 2017-09-14 株式会社ジェイデバイス 半導体パッケージの製造方法

Also Published As

Publication number Publication date
US11521948B2 (en) 2022-12-06
KR20200094780A (ko) 2020-08-07
TWI802648B (zh) 2023-05-21
KR102407800B1 (ko) 2022-06-10
TW201935576A (zh) 2019-09-01
CN111684585A (zh) 2020-09-18
US20210217719A1 (en) 2021-07-15
WO2019155959A1 (ja) 2019-08-15
JP2019140150A (ja) 2019-08-22

Similar Documents

Publication Publication Date Title
JP6816046B2 (ja) 半導体装置の製造方法
US8209856B2 (en) Printed wiring board and method for manufacturing the same
JP3983146B2 (ja) 多層配線基板の製造方法
JP5599276B2 (ja) 半導体素子、半導体素子実装体及び半導体素子の製造方法
JP5902931B2 (ja) 配線基板の製造方法、及び、配線基板製造用の支持体
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP6029958B2 (ja) 配線基板の製造方法
JP2007242888A (ja) 半導体パッケージ製造方法
JP2000216330A (ja) 積層型半導体装置およびその製造方法
JP2008311592A (ja) 電子装置の製造方法
TW201110267A (en) An electronic device package and method of manufacture
JP5877673B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2008235555A (ja) 電子装置の製造方法及び基板及び半導体装置
JP2009117771A (ja) 半導体パッケージの製造方法
WO2022124394A1 (ja) 支持体付き基板ユニット、基板ユニット、および支持体付き基板ユニットの製造方法
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP2008108849A (ja) 半導体装置および半導体装置の製造方法
JP2006073953A (ja) 半導体装置および半導体装置の製造方法
JP6534700B2 (ja) 半導体装置の製造方法
JP4483136B2 (ja) 半導体デバイスの実装方法及び半導体装置の製造方法
JP2008147367A (ja) 半導体装置及びその製造方法
JP2011040610A (ja) 半導体装置及びその製造方法
JP2007250834A (ja) 電子部品装置の製造方法
CN116711067A (zh) 带支撑体的基板单元、基板单元以及带支撑体的基板单元的制造方法
JP2021190473A (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191016

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191016

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200925

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200925

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201005

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201223

R150 Certificate of patent or registration of utility model

Ref document number: 6816046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250