CN112786515B - 一种薄膜器件的加工方法 - Google Patents

一种薄膜器件的加工方法 Download PDF

Info

Publication number
CN112786515B
CN112786515B CN201911097225.2A CN201911097225A CN112786515B CN 112786515 B CN112786515 B CN 112786515B CN 201911097225 A CN201911097225 A CN 201911097225A CN 112786515 B CN112786515 B CN 112786515B
Authority
CN
China
Prior art keywords
film
thin
thin film
release
film device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911097225.2A
Other languages
English (en)
Other versions
CN112786515A (zh
Inventor
王诗男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201911097225.2A priority Critical patent/CN112786515B/zh
Publication of CN112786515A publication Critical patent/CN112786515A/zh
Application granted granted Critical
Publication of CN112786515B publication Critical patent/CN112786515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Weting (AREA)

Abstract

本申请提供一种薄膜器件的加工方法,所述方法包括:在支撑基板的第一主面上形成释放薄膜,其中,所述支撑基板的第一主面的一部分从所述释放薄膜中露出;在所述释放薄膜的上表面和从所述释放薄膜中露出的所述支撑基板的第一主面的所述一部分上形成薄膜器件主体;在所述薄膜器件主体的上表面形成硬质掩膜的图形;以所述硬质掩膜的图形为保护膜,在所述薄膜器件主体的非工作区形成穿孔,以形成薄膜器件,所述释放薄膜的上表面从所述穿孔的底部露出;以及通过所述穿孔去除所述释放薄膜。

Description

一种薄膜器件的加工方法
技术领域
本申请涉及半导体技术领域,尤其涉及一种薄膜器件的加工方法。
背景技术
许多半导体器件以及MEMS(Micro Electro Mechanical Systems:微机电系统)器件是薄膜器件。比如,许多可穿戴的传感器、一些需要植入到人体内部的芯片或电极,都需要很薄、甚至需要薄到很柔软。
在半导体加工过程中,这样的薄膜器件的加工常常需要特殊的制造工艺。例如,薄膜器件一般需要形成在支撑基板之上,然后从支撑基板上剥离下来。其中,剥离工艺要尽可能地简单并具有生产性,整体制造需要实现低成本。这里所说的具有生产性,主要是指剥离过程需要可控。比如,薄膜器件从支撑基板上剥离下来时,不能随意散落,漂失到剥离液或设备之中。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人认为,现有的将薄膜器件从支撑基板上剥离的方法的生产性有时得不到保证,例如,薄膜器件在从支撑基板上被剥离下来时,容易随意散落,漂失到剥离液或设备之中。
本申请实施例提供一种薄膜器件的加工方法,该方法在形成薄膜器件时,使薄膜器件与从牺牲层(即,释放薄膜层)中露出的支撑基板的表面密接,由此,在去除掉释放薄膜层之后,仍能将薄膜器件保持在支撑基板表面,避免薄膜器件随意散落并漂失到剥离液或设备中,从而提高了生产性。
根据本申请实施例的一个方面,提供一种薄膜器件的加工方法,所述方法包括:
在支撑基板的第一主面上形成释放薄膜,其中,所述支撑基板的第一主面的一部分从所述释放薄膜中露出;
在所述释放薄膜的上表面和从所述释放薄膜中露出的所述支撑基板的第一主面的所述一部分上形成薄膜器件主体;
在所述薄膜器件主体的上表面形成硬质掩膜的图形;
以所述硬质掩膜的图形为保护膜,在所述薄膜器件主体的非工作区形成穿孔,以形成薄膜器件,所述释放薄膜的上表面从所述穿孔的底部露出;以及
通过所述穿孔去除所述释放薄膜。
根据本申请实施例的另一个方面,其中,所述释放薄膜通过液体腐蚀方法去除。
根据本申请实施例的另一个方面,其中,所述释放薄膜与所述硬质掩膜同时去除。
根据本申请实施例的另一个方面,其中,所述释放薄膜与所述硬质掩膜被相同的腐蚀液体去除。
根据本申请实施例的另一个方面,其中,所述释放薄膜与所述硬质掩膜材料相同。
根据本申请实施例的另一个方面,其中,在形成所述穿孔之后所得到的所述薄膜器件具有:
第一薄膜;
形成在第一薄膜表面的第二薄膜;以及
形成在所述第一薄膜表面的导电薄膜,所述导电薄膜具有位于所述第一薄膜和所述第二薄膜之间的第一部分,并且,所述导电薄膜还具有位于所述第一薄膜和所述第二薄膜之间的第二部分,在所述薄膜器件的非工作区,所述第一薄膜与所述第二薄膜直接密接叠加,在所述非工作区,形成有贯穿所述第一薄膜与所述第二薄膜的所述穿孔。
根据本申请实施例的另一个方面,其中,所述第一薄膜与所述第二薄膜由相同材料或不同材料形成。
根据本申请实施例的另一个方面,其中,所述第一薄膜与所述第二薄膜具有柔韧性。
根据本申请实施例的另一个方面,其中,所述第一薄膜与所述第二薄膜由树脂构成。
根据本申请实施例的另一个方面,其中,所述薄膜器件的总厚度为5~150微米。
本申请的有益效果在于:该方法在形成薄膜器件时,使薄膜器件与从牺牲层中露出的支撑基板的表面密接,由此,在去除掉释放薄膜层之后,仍能将薄膜器件保持在支撑基板表面,避免薄膜器件随意散落并漂失到剥离液或设备中,从而提高了生产性。
参照后文的说明和附图,详细公开了本申请的特定实施方式,指明了本申请的原理可以被采用的方式。应该理解,本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内,本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本申请实施例1的薄膜器件的加工方法的一个示意图;
图2是本申请实施例1的薄膜器件的加工方法的实例的一个示意图。
具体实施方式
参照附图,通过下面的说明书,本申请的前述以及其它特征将变得明显。在说明书和附图中,具体公开了本申请的特定实施方式,其表明了其中可以采用本申请的原则的部分实施方式,应了解的是,本申请不限于所描述的实施方式,相反,本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
在本申请下述各实施例的说明中:“横向”表示与支撑基板表面平行的方向;“纵向”表示与支撑基板表面垂直的方向;在“纵向”上,从支撑基板指向薄膜器件的方向为“上”方向,与“上”方向相反的为“下”方向,各层结构的沿着“上”方向的表面为“上表面”,各层结构中与“上表面”相对的表面为“下表面”。以上对于方向的设定只是为了便于对本申请的技术方案进行说明,并不代表薄膜器件在加工和使用时的朝向。
实施例1
本申请实施例提供一种薄膜器件的加工方法。
图1是本申请实施例1的薄膜器件的加工方法的一个示意图,如图1所示,该加工方法可以包括如下步骤:
步骤101、在支撑基板的第一主面上形成释放薄膜,其中,所述支撑基板的第一主面的一部分从所述释放薄膜中露出;
步骤102、在所述释放薄膜的上表面和从所述释放薄膜中露出的所述支撑基板的第一主面的所述一部分上形成薄膜器件主体;
步骤103、在所述薄膜器件主体的上表面形成硬质掩膜的图形;
步骤104、以所述硬质掩膜的图形为保护膜,在所述薄膜器件主体的非工作区形成穿孔,以形成薄膜器件,所述释放薄膜的上表面从所述穿孔的底部露出;以及
步骤105、通过所述穿孔去除所述释放薄膜。
根据本申请的实施例1,在形成薄膜器件时,使薄膜器件与释放薄膜中露出的支撑基板的第一主面密接,由此,在去除掉释放薄膜层之后,仍能将薄膜器件保持在支撑基板表面,避免薄膜器件随意散落并漂失到剥离液或设备中,从而提高了生产性。
在步骤101中,支撑基板可以是半导体制造领域中常用的晶圆,例如硅晶圆、绝缘体上的硅(SOI:Silicon On Insulator)晶圆、锗硅晶圆、锗晶圆或氮化镓晶圆、SiC晶圆等,也可以是石英、蓝宝石、玻璃等绝缘性晶圆。另外,支撑基板也可以是半导体制造领域中常用的晶圆,在晶圆的表面上进一步具有其它薄膜。本实施例对此并不限制。此外,当晶圆的表面已经形成有其它薄膜的情况下,支撑基板的第一主面即为这些其它薄膜中位于最上层的薄膜的上表面。
在步骤101中,释放薄膜可以是在步骤105中能够被去掉的薄膜。例如,释放薄膜可以是由Cr、Ti、Au、Cu、Al等金属或其化合物的其中之一组成的单层薄膜,也可以是由两种以上的上述金属等组成的多层薄膜。此外,释放薄膜也可以是由Si、Ge等半导体材料,或者半导体材料的氧化物,或者半导体材料的氮化物等组成的单层或多层薄膜。
在步骤101中,支撑基板的第一主面可以部分地从释放薄膜中露出。例如,可以在释放薄膜的薄膜形成过程中形成开口,比如利用局部遮挡方式进行薄膜生长,由此,使的支撑基板的第一主面可以部分地从释放薄膜的该开口中露出;又例如,释放薄膜的开口也可以在释放薄膜的薄膜形成后通过加工形成,比如在释放薄膜的薄膜形成后通过光刻、刻蚀等加工方式形成。释放薄膜的开口的数量与尺寸,可以根据对释放后的薄膜器件的固定作用的需要进行设计。
在步骤102中,可以在释放薄膜的上表面和从释放薄膜中露出的支撑基板的第一主面的该一部分上形成薄膜器件主体。
本实施例中,该薄膜器件主体可以是单层,也可以是两层以上。该薄膜器件主体的横向方向上可以具有工作区和非工作区。其中,工作区可以具有一定的电学结构或机械结构,需要完成相应的电学功能或机械功能,例如,工作区可以是导线经过的区域,晶体管的活性区(active area)等,在工作区,不允许形成在纵向上贯穿薄膜器件主体的穿孔;非工作区可以是工作区之外的区域,在非工作区中允许形成穿孔贯穿薄膜器件主体的穿孔。
此外,薄膜器件主体与支撑基板的第一主面之间密接的部分,可以位于薄膜器件主体的非工作区中,由此,在步骤105之后,可以通过对该密接的部分进行切割或剥离操作,从而使薄膜器件与支撑基板完全分离。
在步骤102中,形成薄膜器件主体的具体方法本申请不做具体限定。
在步骤103中,在薄膜器件主体的上表面形成硬质掩膜材料,通过光刻和刻蚀等步骤,将该硬质掩膜材料图形化为硬质掩膜的图形。该硬质掩膜的图形规定出薄膜器件主体中的穿孔的位置,该穿孔的位置例如在薄膜器件主体的非工作区域。此外,该硬质掩膜的图形还可以规定薄膜器件主体上其它需要被刻蚀的区域。
在步骤104中,以步骤103中形成的硬质掩膜的图形为蚀刻掩膜,对薄膜器件进行刻蚀,以形成薄膜器件,该刻蚀可以是干法刻蚀,或湿法腐蚀。通过步骤104,形成穿孔,释放薄膜的上表面从该穿孔的底部露出。
在步骤105中,通过穿孔去除释放薄膜,例如,使用液体腐蚀的方法去除释放薄膜,即,通过穿孔,使释放薄膜暴露在腐蚀液中,从而对释放薄膜进行腐蚀。此外,本实施例不限于此,也可以通过干法刻蚀的方式去除释放薄膜,例如,通过穿孔,使释放薄膜暴露在腐蚀气体中,从而对释放薄膜进行腐蚀。
通过步骤105,释放薄膜被全部腐蚀,由此,薄膜器件从支撑基板的第一主面上剥离。
在步骤105中,释放薄膜可以与薄膜器件的上表面保留的硬质掩膜同时去除,例如,释放薄膜与硬质掩膜被暴露在相同的腐蚀液或腐蚀气体中,并且都被该腐蚀液或腐蚀气体所腐蚀。由此,能够使硬质掩膜和释放薄膜在同一个步骤中被去除,节省了工艺流程。
此外,为了使释放薄膜与硬质掩膜被相同的腐蚀液或腐蚀气体所腐蚀,可以对释放薄膜与硬质掩膜的材料进行选择,例如,释放薄膜与硬质掩膜的材料相同。
此外,如前所述,在步骤105之后,可以通过对薄膜器件和支撑基板的第一主面之间的密接的部分进行切割或剥离操作,使薄膜器件与支撑基板完全分离。
下面,以一个实例来说明本实施例的薄膜器件的加工方法。
图2是实施例1的薄膜器件的加工方法的实例的一个示意图。
首先,如图2的A)所示,进行支撑基板1的准备。在本实例中,支撑基板1有两个相对应的主面,即第一主面1a和第二主面1b。支撑基板1可以是半导体制造领域中常用的晶圆,例如硅晶圆、绝缘体上的硅(SOI:Silicon On Insulator)晶圆、锗硅晶圆、锗晶圆或氮化镓晶圆、SiC晶圆等,也可以是石英、蓝宝石、玻璃等绝缘性晶圆。另外,支撑基板1也可以是半导体制造领域中常用的晶圆,在晶圆的表面上进一步具有各种薄膜。本实例对此并不限制。一个特例是,支撑基板1是硅基板,厚度约为700微米,直径约为200mm。
下一步,如图2的B)所示,在支撑基板1的第一主面1a上面形成释放薄膜2。释放薄膜2可以是由铬(Cr)、钛(Ti)、金(Au)、铜(Cu)、铝(Al)等金属或其化合物的其中之一组成的单层薄膜,也可以是由两种以上的上述金属等组成的多层薄膜。释放薄膜2也可以是由硅(Si)、锗(Ge)等半导体材料,或者半导体材料的氧化物,或者半导体材料的氮化物等组成的单层或多层薄膜。释放薄膜2的材料选择,需要根据图2的H)所述的释放等工艺的需要而灵活选择。释放薄膜2的形成可以用普通的半导体长膜工艺实现。一个特例是:释放薄膜2是Al的薄膜,厚度约为0.1微米,用溅射方式形成在支撑基板1的第一主面1a上。
如图2的B)所示,在本实施例中,释放薄膜2的一部分区域形成了开口,在开口处露出了在支撑基板1的第一主面1a的一部分。释放薄膜2的开口,可以在释放薄膜2的薄膜形成过程中形成,比如利用局部遮挡方式进行薄膜生长。释放薄膜2的开口,也可以在释放薄膜2的薄膜形成后通过加工形成,比如在在释放薄膜2的薄膜形成后通过光刻、刻蚀等加工方式形成。释放薄膜2的开口的数量与尺寸,根据图2的H)所示的对释放后的薄膜器件8的固定作用的需要进行设计。
下一步,如图2的C)-H)所示,在释放薄膜2的上面以及暴露出来的支撑基板1的第一主面1a上面形成薄膜器件8。为了突出本发明的重点,在此将薄膜器件8用图2的H)所示的简单结构进行描述。即,如图2的I)所示,薄膜器件8包括第一薄膜3,第二薄膜5,贯穿第一薄膜与第二薄膜的穿孔7,以及电极4。此外,本实例可以不限于此,例如,根据需求,薄膜器件8可以具有各种结构。
下面对图2的C)-H)所示的制造过程进行具体描述。
首先,如图2的C)所示,在释放薄膜2的上面以及暴露出来的支撑基板1的第一主面1a上面形成第一薄膜3。第一薄膜3可以是单一材料构成的薄膜,也可以是复合材料构成的薄膜,也可以是复数种材料层叠成的薄膜。必要时,对第一薄膜3进行所需的图形加工。对第一薄膜3进行所需的图形加工,是指对第一薄膜3整体进行加工、或是对构成第一薄膜3的各层材料分别加工。这种加工在半导体以及MEMS器件的制造中是常见的。在本实施例中,第一薄膜3的3a部分直接形成在了支撑基板1的第一主面1a上面,可以与支撑基板1的第一主面1a密接、固定在支撑基板1的第一主面1a上面。一个特例是,第一薄膜3是厚度大约为5微米的聚酰亚胺树脂薄膜,用旋涂、升温固化的方式形成在释放薄膜2的上面以及暴露出来的支撑基板1的第一主面1a上面。
接下来,如图2的D)所示,在第一薄膜3上面形成电极4。电极4,可以通过在第一薄膜3上面形成导电材料,然后对该导电材料进行微细加工而形成。电极4可以是单一材料构成的薄膜,也可以是复合材料构成的薄膜,也可以是复数种材料层叠成的薄膜。一个具体例子是:电极4由约0.01微米的Ti金属和约0.1微米的Au金属层叠而成,由溅射方式形成在在第一薄膜3上面之后,通过刻蚀方式进行所需的图形加工。这里的刻蚀方式可以是干法刻蚀方式,也可以是湿法刻蚀方式。干法刻蚀方式,比如可以是离子束刻蚀方式。湿法刻蚀方式,比如可以是用化学药液刻蚀方式。
接下来,如图2的E)所示,在第一薄膜3与电极4上面形成第二薄膜5。
第二薄膜5可以是单一材料构成的薄膜,也可以是复合材料构成的薄膜,也可以是复数种材料层叠成的薄膜。必要时,对第二薄膜5进行所需的图形加工。第二薄膜5可以与第一薄膜3相同,第二薄膜5可以与第一薄膜3不相同。一个具体例子是,第二薄膜5与第一薄膜3材料相同,厚度大约相同。
接下来,如图2的F)所示,在第二薄膜5上面形成硬质掩膜,并对硬质掩膜进行图形加工,形成硬质掩膜的图形6。硬质掩膜6可以是由Cr、Ti、Au、Cu、Al等金属或其化合物的其中之一组成的单层薄膜,也可以是由两种以上的上述金属等组成的多层薄膜。硬质掩膜6也可以是由Si、Ge等半导体材料,或者半导体材料的氧化物,或者半导体材料的氮化物等组成的单层或多层薄膜。硬质掩膜6的材料选择,需要根据图2的H)以后所述的第二薄膜5与第一薄膜3的加工,以及薄膜器件8的释放等工艺的需要而灵活选择。一个具体例子是:硬质掩膜6与释放薄膜2材料相同。比如,硬质掩膜6是Al的薄膜,厚度约为0.1微米,用溅射方式形成在第二薄膜5上。硬质掩膜的图形6的加工可以用刻蚀方式进行。这里的刻蚀方式可以是干法刻蚀方式,也可以是湿法刻蚀方式。干法刻蚀方式,比如可以是离子束刻蚀方式。湿法刻蚀方式,比如可以是用化学药液刻蚀方式。一个具体例子是,硬质掩膜的图形6的加工用化学药液刻蚀方式进行。
接下来,如图2的G)所示,以硬质掩膜的图形6为保护膜在薄膜器件8的非工作区形成穿孔7,露出释放薄膜2的表面2a;同时,暴露出电极4的一部分的表面4a与4b。薄膜器件8的非工作区,比如说使没有电极的区域,在这一区域第一薄膜3和第二薄膜5直接密接。穿孔7的形成,以硬质掩膜的图形6为保护膜,对第一薄膜3和第二薄膜5先后进行加工完成。一个具体例子是,硬质掩膜的图形6由金属Al组成,第一薄膜3和第二薄膜5均由聚酰亚胺树脂组成;对第一薄膜3和第二薄膜5的加工用以氧气的等离子体为主的反应性离子刻蚀来完成。通过这一加工,可以形成穿孔7,在穿孔7的底部,露出释放薄膜2的表面2a。同时,在这一加工工程中,电极4的一部分的表面4a与4b也暴露出来。在这一加工工程中,可以使用选择性刻蚀,让刻蚀自动停止在电极4的表面4a与4b处。比如,以氧气的等离子体为主的反应性离子刻蚀可以很好地刻蚀聚酰亚胺树脂,但是对金属材料组成的电极4的表面4a与4b几乎没有损伤。电极4的表面4a与4b可以用来实现薄膜器件与外部的电连接,以及对周围环境的感知或与周围环境交互作用。比如,电极4的表面4a用来实现薄膜器件与外部的电连接,电极4的表面4b用来实现对周围环境的感知或与周围环境交互作用。当电极4的表面4b用来实现对周围环境的感知或与周围环境交互作用时,必要时,电极4的表面4b还可以增加相应的附着物或薄膜。
下一步,如图2的H)所示,通过穿孔7去除释放薄膜2。释放可以用气体或是化学药液进行。在释放薄膜2与硬质掩膜的图形6是同样材料时,释放薄膜2与硬质掩膜的图形6可以同时被去除。所使用的释放工艺,需要对薄膜器件8(包括第一薄膜3、电极4、第二薄膜5)没有损伤,或只有可以接受的损伤。薄膜器件8可以是单一的器件,也可以是多个器件。。一个特例是,释放薄膜2是Al,由Al金属的化学腐蚀液体进行去除。去除释放薄膜2后,除了第一薄膜3的固定在支撑基板1表面1a处的3a部分以外,薄膜器件8从支撑基板1上释放下来,形成悬浮的薄膜器件8。但是,由于第一薄膜3的3a部分的固定作用,薄膜器件8并没有脱离支撑基板1。
下一步,如图2的I)所示,将薄膜器件8从支撑基板1上分离下来。在这一过程中,因为薄膜器件8已经悬浮于支撑基板1之上,只需把薄膜器件8与第一薄膜3的3a部分切断即可。这个切断加工,可以用机械切割方式。一般来讲,在一个支撑基板1上面,可以同时形成复数个薄膜器件8,需要把复数个薄膜器件8分离开来。在这个器件分离的过程中,把每个薄膜器件8与第一薄膜3的3a部分切断,就可以使每个薄膜器件8完全脱离支撑基板1,独立出来。上述加工后,可以去除残留在支撑基板1上的第一薄膜3的3a部分,重复使用支撑基板1。即,支撑基板1可以再次利用到图2的A)的工艺中。残留在支撑基板1上的第一薄膜3的3a部分的去除,可以用刻蚀方式进行。一个特例是,第一薄膜3聚酰亚胺树脂薄膜,3a部分可以用氧气的等离子体为主的干法刻蚀方式去除。
如上所述,在本申请的实施例1中,提供了一种薄膜器件的加工方法。即,通过在支撑基板的主面上形成释放用的释放薄膜,然后在其上形成薄膜器件,然后在薄膜器件上面形成硬质掩膜的图形,以硬质掩膜的图形为保护膜在薄膜器件的非工作区形成穿孔,再通过穿孔选择性地去除释放薄膜,使得薄膜器件被释放,脱离支撑基板。这样,薄膜器件的制造方法比较简易,可以达到低成本制造的目的;此外,在去除释放薄膜的同时,硬质掩膜的图形也被去除,因此恶意进一步简化加工工艺,降低成本。
除此之外,在本申请的实施例1中,通过在制造中间过程中把薄膜器件部分固定在支撑基板上的方法,使薄膜器件从支撑基板上剥离下来时,薄膜器件不能随意散落,漂失到剥离液或设备之中。这样,使薄膜器件的剥离过程可控性提高,产品的生产性提高。
实施例2
本申请的实施例2提供一种薄膜器件。图2的I)是本实施例2的薄膜器件的一个示意图。
如图2的H)所示,本实施例的薄膜器件8包括:第一薄膜3,第二薄膜5,第一薄膜3与第二薄膜5有直接密接叠加部分,在直接密接叠加部分具有贯穿第一薄膜3与所述第二薄膜5的穿孔7;在第一薄膜3的表面、以及第一薄膜3与第二薄膜5之间具有导电薄膜4。导电薄膜4具有图形,可以用来作为薄膜器件8的电极4。穿孔7设计在薄膜器件8的非工作区域。所说的非工作区域,比如,是没有电极4的区域。电极4的4a与4b部分表面暴露在环境中。
构成薄膜器件8的材料,可根据具体应用而设计。薄膜器件8中,第一薄膜3与第二薄膜5可以由相同材料构成,也可以由不同材料构成。第一薄膜3与第二薄膜5可以具有柔韧性。薄膜器件8的总体厚度可以设计在5-150微米范围。其总体厚度的选择依据具体应用决定。薄膜器件8的总体厚度越薄,其柔软度就越高。另外,贯穿第一薄膜3与第二薄膜5的穿孔7,也可以增加薄膜器件8的柔软度。在材料选择方面,可以使薄膜器件8具有足够的机械性能。这种机械性能可以是韧性、弹性、耐磨性等。比如,第一薄膜3与第二薄膜5由树脂构成。一个更具体的特例是,第一薄膜3与第二薄膜5都由以聚酰亚胺树脂为代表的柔韧性较好的材料构成。穿孔7,也可以允许液体或气体在薄膜器件8的两个主表面之间流动,在一定的应用场景会起到积极作用。
电极4由导电材料构成。电极4可以是单一材料构成的薄膜,也可以是复合材料构成的薄膜,也可以是复数种材料层叠成的薄膜。一个特例是:电极4由约0.01微米的Ti金属和约0.1微米的Au金属层叠而成。电极4的表面4a与4b可以用来实现薄膜器件8与外部的电连接,以及对周围环境的感知或与周围环境交互作用。比如,电极4的表面4a用来实现薄膜器件与外部的电连接,电极4的表面4b用来实现对周围环境的感知或与周围环境交互作用。当电极4的表面4b用来实现对周围环境的感知或与周围环境交互作用时,必要时,电极4的表面4b还可以增加相应的附着物或薄膜。
本实施例的薄膜器件具有较好的柔韧性,可以应用在可穿戴器件以及体内植入等方面,令使用者具有较好的舒适感。本实施例的薄膜器件结构简单,易于制造,且生产成本低。
以上结合具体的实施方式对本申请进行了描述,但本领域技术人员应该清楚,这些描述都是示例性的,并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改,这些变型和修改也在本申请的范围内。

Claims (10)

1.一种薄膜器件的加工方法,其特征在于,所述方法包括:
在支撑基板的第一主面上形成释放薄膜,其中,所述支撑基板的第一主面的一部分从所述释放薄膜中露出;
在所述释放薄膜的上表面和从所述释放薄膜中露出的所述支撑基板的第一主面的所述一部分上形成薄膜器件主体;
在所述薄膜器件主体的上表面形成硬质掩膜的图形;
以所述硬质掩膜的图形为保护膜,在所述薄膜器件主体的非工作区形成穿孔,以形成薄膜器件,所述释放薄膜的上表面从所述穿孔的底部露出;以及
通过所述穿孔去除所述释放薄膜,
其中,在去除所述释放薄膜后,所述薄膜器件主体与所述支撑基板的第一主面的所述一部分连接。
2.如权利要求1所述的方法,其特征在于,
所述释放薄膜通过液体腐蚀方法去除。
3.如权利要求1或2所述的方法,其特征在于,
所述释放薄膜与所述硬质掩膜同时去除。
4.如权利要求3所述的方法,其特征在于,
所述释放薄膜与所述硬质掩膜被相同的腐蚀液体去除。
5.如权利要求4所述的方法,其特征在于,
所述释放薄膜与所述硬质掩膜材料相同。
6.如权利要求1所述的方法,其特征在于,在形成所述穿孔之后所得到的所述薄膜器件具有:
第一薄膜;
形成在第一薄膜表面的第二薄膜;以及
形成在所述第一薄膜表面的导电薄膜,所述导电薄膜具有位于所述第一薄膜和所述第二薄膜之间的第一部分,并且,所述导电薄膜还具有位于所述第一薄膜和所述第二薄膜之间的第二部分,
在所述薄膜器件的非工作区,所述第一薄膜与所述第二薄膜直接密接叠加,
在所述非工作区,形成有贯穿所述第一薄膜与所述第二薄膜的所述穿孔。
7.如权利要求6所述的方法,其特征在于,
所述第一薄膜与所述第二薄膜由相同材料或不同材料形成。
8.如权利要求6所述的方法,其特征在于,
所述第一薄膜与所述第二薄膜具有柔韧性。
9.如权利要求6~8中的任一项所述的方法,其特征在于,
所述第一薄膜与所述第二薄膜由树脂构成。
10.如权利要求6~8中的任一项所述的方法,其特征在于,
所述薄膜器件的总厚度为5~150微米。
CN201911097225.2A 2019-11-11 2019-11-11 一种薄膜器件的加工方法 Active CN112786515B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911097225.2A CN112786515B (zh) 2019-11-11 2019-11-11 一种薄膜器件的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911097225.2A CN112786515B (zh) 2019-11-11 2019-11-11 一种薄膜器件的加工方法

Publications (2)

Publication Number Publication Date
CN112786515A CN112786515A (zh) 2021-05-11
CN112786515B true CN112786515B (zh) 2022-12-13

Family

ID=75749103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911097225.2A Active CN112786515B (zh) 2019-11-11 2019-11-11 一种薄膜器件的加工方法

Country Status (1)

Country Link
CN (1) CN112786515B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108546912A (zh) * 2018-05-03 2018-09-18 中芯集成电路(宁波)有限公司 掩膜版及其制作方法
CN109795977A (zh) * 2017-11-16 2019-05-24 上海新微技术研发中心有限公司 一种在薄膜中形成斜面的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409417B2 (ja) * 1994-03-07 2003-05-26 株式会社デンソー 半導体加速度センサの製造方法
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
CN103296155B (zh) * 2013-06-06 2016-04-20 刘凤全 一种薄膜led外延芯片的制造方法
US9997391B2 (en) * 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
CN108962918B (zh) * 2018-06-20 2021-05-28 中国电子科技集团公司第二十四研究所 一种基于soi cmos的电子器件、制备方法以及剥离方法
CN109244026B (zh) * 2018-07-23 2022-02-18 西安电子科技大学 一种半导体器件外延层的转移方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109795977A (zh) * 2017-11-16 2019-05-24 上海新微技术研发中心有限公司 一种在薄膜中形成斜面的方法
CN108546912A (zh) * 2018-05-03 2018-09-18 中芯集成电路(宁波)有限公司 掩膜版及其制作方法

Also Published As

Publication number Publication date
CN112786515A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
US9511997B2 (en) MEMS device with a capping substrate
EP1949437B1 (en) Implantable microelectronic device and method of manufacture
CN109319726B (zh) 具有偏向控制的压电麦克风及其制造方法
EP1808891A1 (en) Wafer Level Packaging Cap and Fabrication Method Thereof
JP6406975B2 (ja) 半導体素子および半導体装置
US20150053465A1 (en) Thin flexible circuits
CN112786515B (zh) 一种薄膜器件的加工方法
JP5568824B2 (ja) 半導体装置の製造方法
CN112786513B (zh) 一种薄膜器件的加工方法及薄膜器件
JP7076551B2 (ja) ウェハレベル低融点相互接続体の製造方法
JP2005244094A (ja) 半導体装置の製造方法および半導体装置
JP2017017072A (ja) 半導体チップの製造方法
TWI631782B (zh) 半導體雷射及其製造方法
EP3009793B1 (en) Method of fabricating piezoelectric mems device
JP2010040693A (ja) パターン形成方法
JP3795039B2 (ja) ウエハ一括型バンプ付きメンブレンの製造方法
KR101201262B1 (ko) 멤스 기반의 정전용량형 마이크로폰의 진동막과 백플레이트 및 그 제조방법
JP2016043447A (ja) Mems構造体の製造方法、mems構造体
TWI683357B (zh) 半導體裝置之製造方法
JP2016082130A (ja) 基板装置及びその製造方法
KR101756847B1 (ko) 웨어러블 건식 패치형 하이브리드 기판 및 이의 제조방법
TWI532122B (zh) 製造多數薄晶片的方法以及用此方法製造的薄晶片
KR101339291B1 (ko) 유연한 집적회로 및 유연한 집적회로 제조방법
CN118255318A (zh) 微流控器件的制作方法以及微机电系统
CN110116985A (zh) 用于制造薄层和具有薄层的微系统的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant