JP5568824B2

JP5568824B2 - 半導体装置の製造方法

Info

Publication number: JP5568824B2
Application number: JP2010172175A
Authority: JP
Inventors: 俊行河阪
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2010-07-30
Filing date: 2010-07-30
Publication date: 2014-08-13
Anticipated expiration: 2030-07-30
Also published as: JP2012033721A; US8563404B2; US20120025207A1

Description

本発明は、半導体装置の製造方法に関するものである。

特許文献１には、ウェハプロセスを終了した半導体ウェハを個々のチップに分離するための製造方法が開示されている。この製造方法では、半導体基板の表面に形成された複数の半導体素子形成部分の互いの境界部分に規定されたスクライブ領域に分離用溝を形成し、半導体基板におけるスクライブ領域の一部領域を残してスクライブ領域に分割孔を形成し、該一部領域を基板接続部として画定し、分離用溝に沿って基板接続部を切断することで各半導体素子形成部分をチップとして分離する。

特開２０００−１７３９５２号公報

半導体装置を製造する際には、主面に半導体層が成長されたウェハに半導体素子構造を形成したのち、ウェハを複数のチップ状に切断する必要がある。ウェハを切断する技術は種々存在するが、その中の一つの方法として、所定の切断予定線（スクライブライン）に沿った領域をウェハの裏面側からエッチングすることにより、ウェハを切断する方法がある。

ウェハをエッチングによって切断する場合、切断対象となるウェハを固定する必要がある。そのために、例えばガラス製の支持基板上にウェハを貼付することが行われる。その際、支持基板とウェハとの間には樹脂接着剤が配置される。

しかしながら、エッチングの際に、この基板またはその主面に成長された半導体層にひび割れ（クラック）が入ることがある。その原因としては、樹脂接着剤の緩みや内部応力によってエッチングによって薄くなった基板またはその主面に成長された半導体層に応力が加わることが考えられる。このようなクラックは様々な方向に延びるので、ウェハの主面に形成された半導体層のうち、素子領域にクラックの一部が達することがある。半導体素子領域にクラックが達すると、半導体装置の信頼性の低下につながる。

本発明は、このような問題点に鑑みてなされたものであり、半導体層を主面側に有するウェハを裏面側からエッチングにより切断する際に、半導体層のクラックが半導体素子領域に達することを抑止できる半導体装置の製造方法を提供することを目的とする。

上述した課題を解決するために、本発明による半導体装置の製造方法は、主面及び裏面を有する基板と、主面上に設けられた半導体層とを有するウェハを切断予定ラインに沿って切断する工程を含む半導体装置の製造方法であって、ウェハの主面側の半導体素子領域と切断予定ラインとの間の半導体層の領域をエッチングすることにより半導体層に溝を形成する溝形成工程と、基板の主面と支持基板とが対向するように、ウェハを支持基板に貼付する工程と、裏面から切断予定ラインを含む領域をエッチングしてウェハを切断するエッチング工程とを備えることを特徴とする。

また、半導体装置の製造方法は、基板の主面に半導体素子構造を形成する半導体素子形成工程を、溝形成工程の前に更に備えることを特徴としてもよい。

また、半導体装置の製造方法は、基板がシリコンカーバイド基板であり、半導体層が窒化ガリウムを含むことを特徴としてもよい。

本発明による半導体装置の製造方法によれば、半導体層を主面側に有するウェハを裏面側からエッチングにより切断する際に、半導体層のクラックが半導体素子領域に達することを抑止できる。

切断される前の状態のウェハを示す平面図である。本発明の一実施形態に係る半導体装置の製造方法の各工程を示す側断面図である。本発明の一実施形態に係る半導体装置の製造方法の各工程を示す側断面図である。本発明の一実施形態に係る半導体装置の製造方法の各工程を示す側断面図である。本発明の一実施形態に係る半導体装置の製造方法の各工程を示す側断面図である。複数の半導体装置の構成を示す平面図である。半導体層に発生するクラックの様子を示す切欠き斜視図である。半導体層に形成された溝によってクラックの進行が妨げられる様子を示す図である。半導体層に形成された溝によってクラックの進行が妨げられる様子を示す図である。

以下、添付図面を参照しながら本発明による半導体装置の製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

以下に説明する半導体装置の製造方法は、本発明の一実施形態に係り、ＳｉＣ基板といった基板上に半導体素子構造が形成されたウェハをチップ状に切断する工程を含む。図１は、切断される前の状態のウェハ１０を示す平面図である。ウェハ１０には、２次元状に配列された複数の半導体素子領域１０ａが予め設定されている。また、互いに隣り合う半導体素子領域１０ａの間にはスクライブ領域１０ｂが設定されている。スクライブ領域１０ｂは切断予定ラインＡを含んでおり、ウェハ１０は、この切断予定ラインＡに沿って切断される。

図２〜図５は、本発明の一実施形態に係る半導体装置の製造方法の各工程を示す側断面図である。
＜半導体層形成工程＞

まず、図２（ａ）に示されるように、基板１２の主面１２ａ上に半導体層１３をエピタキシャル成長させる。一実施例では、基板１２はシリコンカーバイド（ＳｉＣ）からなり、半導体層１３は窒化ガリウム（ＧａＮ）の層を含む。半導体層１３は、基板１２に対してエッチング選択比の異なる、いわゆるエッチング停止層として用いられてもよく、また、必要に応じてバッファ層、デバイス層のように異なる半導体層構造を備えた複数の半導体層構造を有していてもよい。
＜半導体素子形成工程＞

続いて、基板１２の主面１２ａ上の半導体素子領域１０ａに半導体素子構造（図示せず）を形成し、その後、半導体層１３上にパッド配線１４を形成する。パッド配線１４は、後の工程において形成される貫通配線と接続される配線であり、半導体素子領域１０ａ内の任意の位置に形成される。

続いて、パッシベーション膜１５を形成する。パッシベーション膜１５は、基板１２の主面１２ａの全面を覆うように窒化シリコン（ＳｉＮ）からなる絶縁膜が形成されたのち、該絶縁膜のうちスクライブ領域１０ｂ上に形成された部分がエッチングによって除去されることにより形成される。このように、パッシベーション膜１５は、半導体素子領域１０ａの全体を覆うように形成される。
＜溝形成工程＞

続いて、図２（ｂ）に示されるように、レジストによるパターニングを行う。具体的には、半導体層１３上（半導体素子領域１０ａではパッシベーション膜１５上）にレジスト１６を塗布したのち、半導体層１３の所定領域Ｂ上に配置されたレジスト１６の部分を、通常のフォトリソグラフィ技術により除去する。ここで、所定領域Ｂとは、切断予定ラインＡ（図１参照）に沿って設定される領域である。すなわち、所定領域Ｂとは、切断予定ラインＡと半導体素子領域１０ａの間に位置している。ここでは、所定領域Ｂは一本の切断予定ラインＡに対してその両側に設定される。

この所定領域Ｂは、好ましくは、所定領域Ｂは、図２（ｂ）に示されるように切断予定ラインＡと半導体素子領域１０ａとの間に設定される。本実施形態の所定領域Ｂは、その長手方向と切断予定ラインＡとが互いに平行になるように設定されている。

続いて、図２（ｃ）に示されるように、レジスト１６を介して半導体層１３のエッチングを行う。このとき、レジスト１６によって覆われていない半導体層１３の部分のみがエッチングされる。その結果、半導体層１３のうち切断予定ラインＡに沿った領域に溝１３ａが形成される。溝１３ａは、図２（ｂ）に示された所定領域Ｂと同一の平面形状を有しており、ここでは、一本の切断予定ラインＡに対してその両側に形成される。なお、切断予定ラインＡを介して隣接する領域が半導体素子領域１０ａでない場合は、切断予定ラインＡの両側でなく、半導体素子領域１０ａの側だけに溝１３ａが配置されるパターンを有する所定領域Ｂを画定してもよい。本実施形態の溝１３ａは、その長手方向と切断予定ラインＡとが互いに平行になるように形成される。本工程の後、レジスト１６を除去する。

なお、半導体層１３に対する上記エッチングは、半導体層１３の途中で停止されてもよく、半導体層１３を貫通して基板１２に達してもよい。言い換えると、溝１３ａの深さは、半導体層１３の層厚より浅くてもよく、半導体層１３の層厚と同じかより深くてもよい。

以上の工程を経て、図２（ｄ）に示されるウェハ２０が形成される。ウェハ２０は、基板１２と、基板１２の主面１２ａ上に設けられ且つ溝１３ａを有する半導体層１３と、半導体素子領域１０ａに形成されたパッド配線１４、パッシベーション膜１５、及び図示しない半導体素子構造とを有する。
＜基板研磨工程＞

続いて、図３（ａ）に示されるように、ウェハ２０の上下を反転させた状態で、ウェハ２０を支持基板３０に貼付する。詳細には、支持基板３０の表面３０ａ上に仮止剤としての樹脂接着剤層３１を塗布形成し、その上にウェハ２０を配置する。このとき、基板１２の主面１２ａと支持基板３０の表面３０ａとを互いに対向させる。樹脂接着剤層３１としては、例えば有機溶剤等によって溶解し除去することが可能な樹脂系接着剤が好適に用いられる。樹脂接着剤層３１の厚さは、例えば１０μｍである。支持基板３０は、例えばガラス製であり、一例としては耐熱ガラス、サファイア、石英、またはＳｉＣ（シリコンカーバイド）から成る。その後、図３（ｂ）に示されるように、基板１２の裏面１２ｂを研磨することにより、基板１２を薄くする。研磨後の基板１２の厚さは、例えば１００μｍである。
＜メタルマスク形成工程＞

続いて、図３（ｃ）に示されるように、基板１２の裏面１２ｂ上に金属マスク２２を形成する。金属マスク２２の形成方法は、例えば次のとおりである。まず、基板１２の裏面１２ｂ上に種メタル膜を形成する。種メタル膜は、例えばＴｉ（チタン）／Ａｕ（金）によって好適に構成される。続いて、所定のパターンを有するレジストを裏面１２ｂ上に形成する。ここで、所定のパターンとは、金属マスク２２が設けられるべき領域に開口を有するパターンである。そして、裏面１２ｂ上にメッキ処理を施す。その後、レジストを除去し、種メタル膜のうちレジストに覆われていた部分を除去する。以上の工程を経て、金属マスク２２が形成される。なお、金属マスク２２は、例えばＮｉ（ニッケル）及びＣｒ（クロム）のうち少なくとも一方を含む金属材料からなる。一実施例では、金属マスク２２はＮｉからなる。

上記工程により形成される金属マスク２２は、開口２２ａ，２２ｂを有する。開口２２ａは、後の工程において基板１２がエッチングにより切断される際にエッチングされるべき基板１２の領域上に形成される。すなわち、開口２２ａの平面形状は切断予定ラインＡに沿って延びており、切断予定ラインＡを含んでいる。また、開口２２ａは、スクライブ領域１０ｂに含まれている。更に、開口２２ａの側面は、基板１２の裏面１２ｂの法線方向から見て、半導体層１３の溝１３ａと切断予定ラインＡとの間に位置する。開口２２ｂは、基板１２に形成されるべき貫通孔（スルーホール）のための開口である。
＜第１のエッチング工程＞

続いて、図４（ａ）に示されるように、基板１２のうち金属マスク２２に覆われていない部分、すなわち開口２２ａ，２２ｂによって露出した部分をエッチングすることにより、基板１２を切断するとともに貫通孔１２ｃを形成する。このとき、裏面１２ｂから半導体層１３に達するまで基板１２に対してエッチングを行う。ここでは、基板１２と半導体層１３とで異なるエッチングレートを示すエッチング方法を採用しており、半導体層１３が露出した時点でエッチングを停止することができる。上述したように開口２２ａの平面形状が切断予定ラインＡを含むので、この工程では、切断予定ラインＡを含む基板１２の領域をエッチングすることとなる。

このエッチングは、例えば誘導結合プラズマ（ＩＣＰ）エッチング装置を用いて行う。或いは、電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチング装置を用いてもよい。ＩＣＰエッチングの場合、エッチングガスとしては例えばＮＦ_３／Ｏ_２またはＳＦ_６／Ｏ_２を用いるとよく、真空度は０．５〜２．０Ｐａが好適であり、ＩＣＰパワーは２ｋＷ以上が好ましく、ＲＦパワーは１５０Ｗ〜５００Ｗが好適である。また、ＥＣＲエッチングの場合は、ＥＣＲパワーが１５００Ｗ以上であることが好ましく、他の好適な条件はＩＣＰエッチングの場合と同じである。
＜第２のエッチング工程＞

続いて、図４（ｂ）に示されるように、半導体層１３のうち先の第１のエッチング工程によって露出した部分をエッチングする。

このエッチングは、例えば誘導結合プラズマ（ＩＣＰ）エッチング装置を用いて行う。或いは、電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチング装置を用いてもよい。ＩＣＰエッチングの場合、エッチングガスとしては例えばＳｉＣｌを用いるとよく、真空度は２．０〜５．０Ｐａが好適であり、ＩＣＰパワーは１ｋＷ程度が好ましく、ＲＦパワーは１５Ｗ〜５０Ｗが好適である。また、ＥＣＲエッチングの場合は、ＥＣＲパワーが７００Ｗ程度であることが好ましく、他の好適な条件はＩＣＰエッチングの場合と同じである。

このエッチング方法は、上記第１のエッチング工程よりもエッチングパワーが低く、樹脂接着剤層３１を過剰にエッチングしない方法でもある。樹脂接着剤層３１が過剰にエッチングされないことにより、樹脂接着剤が劣化して支持基板とウェハとが剥がれることを抑えることができる。

第１のエッチング工程では切断予定ラインＡを含む基板１２の領域がエッチングされたので、本工程における当該部分もまた、切断予定ラインＡを含むこととなる。

もちろん、第１のエッチング工程と第２のエッチング工程とを分けないで、基板１２と半導体層１３を同時にエッチングできるエッチャントを使用してエッチングを行ってもよい。

その後、図５（ａ）に示されるように、金属マスク２２を除去する。本工程によって、ウェハ２０が完全に切断され、各々が一つの半導体素子領域１０ａを含む複数の半導体装置２３に分割される。また、貫通孔１２ｃが半導体層１３にわたって連通し、パッド配線１４が露出する。
＜裏面側配線形成工程＞

続いて、図５（ｂ）に示されるように、裏面側配線パターンとしての金属膜２６を形成する。具体的には、まず、基板１２の裏面１２ｂ上、貫通孔１２ｃの内面上、及び各半導体装置２３の側面上に、種メタル膜２５を形成する。次に、裏面側配線パターンのためのレジストを、基板１２の裏面１２ｂ上及び各半導体装置２３の側面上に形成する。続いて、メッキ処理を施すことによって裏面側配線パターンとしての金属膜２６を形成し、その後、レジストを除去する。こののち、種メタル膜２５のうちレジストに覆われていた部分（すなわち、金属膜２６から露出した部分）を除去する。こうして、裏面側配線パターンとしての金属膜２６が形成される。なお、この金属膜２６のうち貫通孔１２ｃの内面上に形成された部分は、基板１２の主面１２ａ上の配線と裏面１２ｂ上の配線とを繋ぐ貫通配線（ビア）となる。
＜取外し工程＞

続いて、図５（ｃ）に示されるように、各半導体装置２３を支持基板３０から取り外す。詳細には、樹脂接着剤層３１を、有機溶剤等により溶解して除去する。これにより、各半導体装置２３を支持基板３０から取り外す。

図６は、以上の工程によって作製された複数の半導体装置２３の構成を示す平面図である。各半導体装置２３は、複数のパッド配線１４を含む半導体素子領域１０ａを各一つずつ有しており、半導体素子領域１０ａの形状は、当該半導体装置２３の縁に沿った矩形状となっている。そして、半導体素子領域１０ａの境界線と半導体装置２３の外形線との間には、溝１３ａが形成されている。溝１３ａは半導体素子領域１０ａの輪郭に沿って延びており、半導体素子領域１０ａを囲んでいる。

以上に説明した本実施形態による効果について、従来の製造方法が有する課題とともに説明する。従来の製造方法では、ウェハをエッチングによって切断する際に、例えばガラス製の支持基板上にウェハを貼付する。その際、支持基板とウェハとの間には樹脂接着剤が配置される。また、ウェハの主面側に半導体層を予め形成しておき、裏面側からのエッチングを該半導体層で停止させる。しかし、エッチングの際に、この半導体層にひび割れ（クラック）が入ることがある。図７は、このようなクラックの様子を示す切欠き斜視図である。図７（ａ）はウェハの主面側が、図７（ｂ）はウェハの裏面側がそれぞれ明らかとなるように図示されている。また、図７には、基板１００と、基板１００上に形成された半導体層１０１とが示されている。図７に示されるように、半導体層１０１のクラックＣは様々な方向に延びるので、ウェハの主面に形成された半導体素子領域１０２にクラックＣの一部が達することがある。半導体素子領域１０２にクラックＣが達すると、半導体装置の信頼性の低下につながってしまう。

このような従来の製造方法の課題に対し、本実施形態の製造方法では、図８及び図９に示されるように、半導体層１３に溝１３ａを予め形成する。なお、図８は、溝１３ａの深さが半導体層１３の層厚と等しい（すなわち、基板１２が露出した時点で半導体層１３のエッチングを停止した）場合を示しており、図９は、溝１３ａの深さが半導体層１３の層厚より浅い（すなわち、半導体層１３の途中でエッチングを停止した）場合を示している。

したがって、半導体層１３にクラックＣが生じても、そのクラックＣは溝１３ａによってその進行が妨げられるので、半導体素子領域１０ａに到達することを防止できる。すなわち、本実施形態による半導体装置の製造方法によれば、半導体層１３を主面側に有するウェハ２０を裏面側からエッチングにより切断する際に、半導体層１３のクラックＣが半導体素子領域１０ａに達することを効果的に抑止できる。

また、本実施形態のように、第１のエッチング工程の際、切断予定ラインＡと半導体素子領域１０ａとの間に溝１３ａを形成することが好ましい。これにより、半導体素子領域１０ａをクラックＣから効果的に保護することができる。なお、半導体層の溝が半導体素子領域１０ａ内に形成された場合であっても、半導体素子構造の配置によっては、本実施形態と同様の効果を得ることができる。

また、本実施形態のように、基板１２の主面１２ａに半導体素子構造を形成する半導体素子形成工程を、溝形成工程の前に行うことが好ましい。これにより、半導体素子構造を形成する際に半導体層１３の溝１３ａが埋まってしまうことを回避できる。なお、半導体素子形成工程を溝形成工程の後に行った場合であっても、その後に溝１３ａを回復させる（掘り出す）ことによって本実施形態と同様の効果を得ることができる。

また、本実施形態のように、基板１２はＳｉＣ基板であり、半導体層１３はＧａＮを含むことが好ましい。このような組み合わせによって、基板１２と半導体層１３とのエッチング選択比を大きくすることができる。

本発明による半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では本発明の基板としてＳｉＣ基板を例示したが、本発明の基板は他の基板であってもよく、或いは絶縁性基板であってもよい。また、上記実施形態では本発明の半導体層としてＧａＮ層を例示したが、本発明の半導体層は、基板とのエッチング選択性を有する様々な材料からなることができる。

１０…ウェハ、１０ａ…半導体素子領域、１０ｂ…スクライブ領域、１２…基板、１２ａ…主面、１２ｂ…裏面、１２ｃ…貫通孔、１３…半導体層、１３ａ…溝、１４…パッド配線、１５…パッシベーション膜、１６…レジスト、２０…ウェハ、２２…金属マスク、２２ａ，２２ｂ…開口、２３…半導体装置、２５…種メタル膜、２６…金属膜、３０…支持基板、３０ａ…表面、３１…樹脂接着剤層、Ａ…切断予定ライン、Ｂ…所定領域、Ｃ…クラック。

Claims

主面及び裏面を有する基板と、前記主面上に設けられた半導体層とを有するウェハを切断予定ラインに沿って切断する工程を含む半導体装置の製造方法であって、
前記ウェハの前記主面側の半導体素子領域と前記切断予定ラインとの間の前記半導体層の領域をエッチングすることにより前記半導体層に溝を形成する溝形成工程と、
前記基板の前記主面と支持基板とが対向するように、前記ウェハを前記支持基板に貼付する工程と、
前記裏面から前記切断予定ラインを含む領域をエッチングして前記ウェハを切断するエッチング工程と
を備えることを特徴とする、半導体装置の製造方法。
前記基板の前記主面に半導体素子構造を形成する半導体素子形成工程を、前記溝形成工程の前に更に備えることを特徴とする、請求項１に記載の半導体装置の製造方法。
前記基板がシリコンカーバイド基板であり、
前記半導体層が窒化ガリウムを含むことを特徴とする、請求項１または２に記載の半導体装置の製造方法。