JP5891436B2 - 縦型構造発光素子の製造方法 - Google Patents
縦型構造発光素子の製造方法 Download PDFInfo
- Publication number
- JP5891436B2 JP5891436B2 JP2012139569A JP2012139569A JP5891436B2 JP 5891436 B2 JP5891436 B2 JP 5891436B2 JP 2012139569 A JP2012139569 A JP 2012139569A JP 2012139569 A JP2012139569 A JP 2012139569A JP 5891436 B2 JP5891436 B2 JP 5891436B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- silicon substrate
- substrate
- emitting element
- vertical structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
サファイア基板上から分離され、個々の素子形成領域に沿って分割された積層部が表面に配置されたシリコン基板を準備するシリコン基板準備工程と、
それぞれの積層部の露出表面を覆うようにマスクを配置するマスク配置工程と、
隣接する積層部間にて露出されたシリコン基板の表面に対してプラズマエッチング処理を施し、その後、それぞれの積層部が配置されたシリコン基板を分割して、個片化された複数の縦型構造発光素子を形成する発光素子形成工程とを含む、縦型発光素子の製造方法を提供する。
サファイア基板上に形成された積層部を、プラズマエッチング処理により個々の素子形成領域に沿って分割する積層部個片化工程と、分割されたサファイア基板上の積層部をシリコン基板上に配置する積層部配置工程と、サファイア基板から積層部およびシリコン基板を分離する分離工程とを含む、第1態様に記載の縦型発光素子の製造方法を提供する。
サファイア基板上に形成された積層部をシリコン基板上に配置する積層部配置工程と、サファイア基板から積層部およびシリコン基板を分離する分離工程と、プラズマエッチングを行って、シリコン基板上の積層部を個々の素子形成領域に沿って分割する積層部個片化工程とを含む、第1態様に記載の縦型発光素子の製造方法を提供する。
本発明の実施の形態1にかかる縦型構造発光素子の製造方法にて取り扱われる第1の基板1および第2の基板8の構成について、図1の第1の基板1の断面図(部分)および図2の第2の基板8の断面図(部分)を用いて説明する。
まず、図3のフローチャートのステップS1において、個片化処理を行うべく、サファイア基板2を有する第1の基板1を準備する。図4(A)に示すように、第1の基板1は、サファイア基板2と、サファイア基板2上に形成されかつ発光層5を含む積層部3とを備えている。
次に、第1の基板1の表面1A側においてマスクを配置する(ステップS2)。具体的には、フォトリソグラフィーにより、第1の基板1の表面1Aに感光性有機物質であるレジスト11を塗布した後、露光装置を用いて、レジスト11を所望のパターンに焼き付ける。これにより、図4(B)に示すように、第1の基板1の表面1A(p層4上)の予め定められた所定位置に、マスクとしてレジスト11が配置される。なお、レジスト11は、素子形成領域17に対応するようにして配置する。
次に、レジスト11が形成された第1の基板1に対して、表面1A側よりプラズマエッチング処理を行う(ステップS3)。具体的には、エッチング装置にて、装置内の圧力条件およびガス条件などを切り替えてプラズマを発生させることにより、レジスト11によって部分的に保護されている積層部3に対するエッチング処理が行われる。この積層部個片化工程では、例えば、Cl2とArの混合ガスなどの塩素を主成分とする混合ガスを用いてエッチング処理が行われ、積層部3表面のレジスト11をマスクとして積層部3のエッチング処理が行われる。図4(C)に示すように、積層部3がプラズマにより個々の素子形成領域17に沿って部分的に掘り下げられ、個々に分割された状態(個片化された状態)となるまで、プラズマ処理を継続する。積層部3の個片化が終了したら、プラズマの発生を停止させてプラズマエッチングを終了させる。積層部3の個片化をレーザーやステルスを用いて行うと、第1の基板1に対する熱ダメージを及ぼす可能性が高い。しかし、本実施の形態1の第1プラズマエッチング工程では、プラズマエッチングを用いて積層部3の個片化を行っているため、第1の基板1に対する熱ダメージを少なくしつつ個片化を行うことができる。なお、積層部3だけでなくレジスト11もプラズマによってある程度エッチングされる。
次に、個片化された各積層部3上に残存するマスク(レジスト11)の除去を行う(ステップS4)。具体的には、レジスト11と反応する所定の除去液を用いて、この除去液に第1の基板1を浸漬させることにより、図4(D)に示すように第1の基板1からレジスト11を除去・剥離する。レジスト11の剥離により、第1の基板1の表面1Aに、レジスト11の1つ下の層として配置されていたp層4が露出する。
次に、レジスト11が剥離された積層部3をシリコン基板9上に配置する(ステップS5)。具体的には、まず、金属層10が上面に形成されたシリコン基板9を準備する。このシリコン基板9上の金属層10に対して、第1の基板1を上下方向逆に向けた状態で配置する。これにより、図5(E)に示すように、第1の基板1が、表面1Aに露出していたp層4にて接するように、金属層10(およびシリコン基板9)上に配置される。
次に、ステップS5により第1の基板1が上下方向逆に向けられて図示最も上側に配置されることとなったサファイア基板2を、積層部3およびシリコン基板9から分離(リフトオフ)させる(ステップS6)。具体的には、エキシマレーザ等を利用したレーザリフトオフなどを用いて、サファイア基板2と接合するバッファ層7の接合面を溶融することにより分離する。バッファ層7の接合面が溶融されると、図5(F)に示すように、シリコン基板9と、シリコン基板9(および金属層10)上にて個々の素子形成領域17に沿って分割して配置された積層部13とを備える第2の基板8が形成される。第2の基板8の積層部13は、第1の基板1の積層部3が上下方向逆に向けられた(すなわち、積層部3の表面1Aをシリコン基板9側に向けるようにして配置された)ものであり、第2の基板8の表面8Aには積層部13のバッファ層7が露出している。
次に、表面8A側に配置されている積層部13のバッファ層7の除去を行う(ステップS7)。具体的にはドライエッチングやウエットエッチングによって第2の基板8からバッファ層7を除去する。これにより、図5(G)に示すように、第2の基板8の表面8Aに、バッファ層7の1つ下の層として形成されていたn層6が露出する。
次に、第2の基板8の表面8A側において、マスクを配置する(ステップS8)。ステップS8における具体的なマスク配置方法は、ステップS2(第1マスク配置工程)と基本的に同様であるため詳細な説明は省略する。ただし、ステップS2と異なり本ステップS8においては、図6(H)に示すように、個片化された各積層部13をそれぞれ覆うように複数のマスク(レジスト12)を配置するとともに、レジスト12の間から金属層10が露出するようにしている。なおレジスト12の配置位置は、積層部13の露出表面がなくなるように、積層部13の側面および上面を全て覆う位置に設定される。
次に、各積層部13を覆うようにレジスト12が形成された第2の基板8に対して、表面8A側よりプラズマエッチング処理を行う(ステップS9)。具体的には、エッチング装置にて、装置内の圧力条件およびガス条件などを切り替えてプラズマを発生させることにより、レジスト12同士の間から露出する金属層10とその下に配置されたシリコン基板9に対するエッチング処理が行われる。このようなシリコン基板9に対するエッチング処理により、シリコン基板9においては個々の素子形成領域17に沿って溝18が形成される。
次に、個片化された各積層部13および金属層10上に残存するマスク(レジスト12)の除去を行う(ステップS10)。具体的には、ステップS4(第1レジスト除去工程)と同様に所定の除去液を用いて、この除去液に第2の基板8を浸漬させることにより、図6(J)に示すように、第2の基板8からレジスト12を除去・剥離する。レジスト12の剥離により、第2の基板8の表面8Aに、個々の発光素子領域17に沿って分割して個片化された積層部13が露出する。
次に、第2の基板8の表面8Aに、保護テープであるBGテープ14(バックグラインドテープ14)を貼り付ける(ステップS11)。図7(K)に示すように、第2の基板8を上下逆方向に向けた上で、第2の基板8の表面8Aにおけるそれぞれの積層部13および金属層10がBGテープ14により保護された状態とされる。
次に、図7(L)に示すように、第2の基板8の裏面8Bに対して、研削処理を行う(ステップS12)。この研削処理は、シリコン基板9の薄化を行う処理であり、シリコン基板9のうち、個片化された複数の積層部13に共通して接続していた部分(共通部分)がなくなるまで、すなわちシリコン基板9の溝18の底面がなくなるまで、処理が行われる。このような研削処理により、個々の素子形成領域17に沿ってシリコン基板9の分割が行われることとなり、結果的に個片化された複数の縦型構造発光素子15が製造される。なお、この研削処理において、縦型構造発光素子15の表面15A側(積層部13および金属層10)は、貼り付けられたBGテープ14により保護される。
次に、縦型構造発光素子15を粘着テープへ転写する(ステップS13)。具体的には、図7(M)に示すように、縦型構造発光素子15の裏面15Bを粘着テープ16に貼り付けるとともに、表面15Aに貼り付けられていたBGテープ14を除去する。これにより、粘着テープ16上に、個片化された複数の縦型構造発光素子15が貼り付けられた状態となる。粘着テープ16に貼り付けられた縦型構造発光素子15は、その後個々にピックアップされて、使用される。粘着テープとしては、半導体ウェハ固定用のダイシングテープを使用することができる。
上記実施の形態1では、第2の基板8に対して、表面8A側よりプラズマを用いたエッチング処理を行って、シリコン基板9をプラズマにより所望の深さまで掘り下げた後(ステップS9)、第2の基板8の裏面8Bに対して研削処理を行って(ステップS12)、個片化された縦型構造発光素子15を製造するような場合について説明したが、研削処理以外の工程を適用しても良い。
ステップS4の後、第1の基板1の積層部3をシリコン基板20上に配置する(ステップS14)。具体的には、まず、金属層10が上面に形成されたシリコン基板20を準備するが、本変形例では、実施の形態1のシリコン基板9よりも厚みの薄いシリコン基板20を準備する。このシリコン基板20は材質こそ実施の形態1のシリコン基板9と同じであるが、厚みが50μm〜200μmと実施の形態1に比べて薄くなっている。このシリコン基板20上の金属層10に対して、図9(B)に示すように、第1の基板1を上下方向逆に向けた状態で配置する。
次に、ステップS14の実施により図示最も上側に配置されることとなったサファイア基板2を、積層部3およびシリコン基板20から分離させる(ステップS15)。具体的な方法については実施の形態1のステップS6と同様であるため説明を省略する。ステップS15が完了すると、図9(C)に示すように、シリコン基板20と、シリコン基板20(および金属層10)上に分割して配置された積層部13とを備える第2の基板21が形成される。
次に、第2の基板21の裏面21Bに、DCテープ22(ダイシングテープ22)を貼り付ける(ステップS16)。DCテープ22は、第2の基板21の個片化の際に第2の基板21並びにエッチングにより個片化された縦型構造発光素子を保持・固定するためのテープである。このDCテープ22としては、レジスト除去用のエッチング液に対する耐性を有するものが望ましい。図10(D)は、第2の基板21の裏面21BにDCテープ22を貼り付けた状態を示す。
次に、表面21A側に配置されている積層部13のバッファ層7の除去を行う(ステップS17)。その次には、第2の基板21の表面21A側において、バッファ層7の除去された積層部13に第2マスク(レジスト12)を配置する(ステップS18)。これらステップS17およびステップS18は、実施の形態1のステップS7およびステップS8と同様であるため詳細な説明は省略する。また、ステップS17後およびステップS18後の第2の基板21を、図10(E)および(F)にそれぞれ示す。
次に、表面21A側において各積層部13を覆うようにレジスト12が形成された第2の基板21に対して、表面21A側よりプラズマエッチング処理を行う(ステップS19)。具体的には、実施の形態1と同様に、エッチング装置にてプラズマを発生させることにより、レジスト12同士の間から露出する金属層10とシリコン基板20に対して、積層部13表面のレジスト12をマスクとしてエッチング処理が行われる。
次に、積層部13および金属層10上に残存するマスク(レジスト12)の除去を行う(ステップS20)。本ステップS20は、実施の形態1のステップS10と同様であるため具体的な方法については説明を省略する。図11(H)に、ステップS20後の縦型構造発光素子23を示す。
なお、本発明は上記実施の形態1に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の実施の形態2にかかる縦型構造発光素子の製造方法について説明する。上記実施の形態1では、積層部の個片化をサファイア基板2上で行っているのに対して、本実施の形態2では、積層部の個片化をシリコン基板9上で行う縦型構造発光素子の製造方法を採用している。以下、この相違点を中心に説明する。なお、実施の形態1にて用いた構成部と同じ構成部には同じ参照番号を付すことによりその説明を省略する。
まず、図13(A)に示すように、ステップS31によりサファイア基板2を有する第1の基板1を準備し(ステップS31)、次に、第1の基板1の積層部3をシリコン基板9上に配置する(ステップS32)。具体的には、金属層10が上面に形成されたシリコン基板9を準備した上で、このシリコン基板9上の金属層10に対して、第1の基板1を上下方向逆に向けた状態で配置する。これにより、図13(B)に示すように、第1の基板1が、表面1Aに露出していたp層4にて接するように金属層10上に配置される。
次に、図示最も上側に配置されているサファイア基板2を、積層部3およびシリコン基板9から分離させる(ステップS33)。分離する方法は、実施の形態1の分離工程(ステップS6)と同様であるため、説明を省略する。本ステップS33の実施により、図13(C)に示すように、シリコン基板9と、シリコン基板9(および金属層10)上に配置された積層部13とを備える第2の基板30が形成される。
次に、第2の基板30の表面30A側において、フォトリソグラフィーを行ってマスク(レジスト11)を形成する(ステップS34)。具体的には、図14(D)に示すように、第2の基板30の表面30Aにおける予め定められた所定位置にレジスト11を配置する。
次に、レジスト11が形成された第2の基板30に対して、表面30A側よりプラズマエッチング処理を行う(ステップS35)。具体的には、エッチング装置にてプラズマを発生させてエッチング処理を行うことにより、レジスト11をマスクとして積層部13のエッチング処理が行われる。図14(E)に示すように、積層部13がプラズマにより掘り下げられ、金属層10を部分的に露出させるように個片化された状態となるまで、プラズマ処理を継続する。なお、このときのエッチングは、実施の形態1の第1プラズマエッチング工程(ステップS3)における積層部3のエッチングと同様であるので、説明を省略する。積層部13の個片化が終了したら、プラズマの発生を停止させてプラズマエッチングを終了させる。本ステップS35の実施により、第2の基板30は、シリコン基板9と、シリコン基板9上に分割して配置された積層部13とを備える第2の基板30となる。
次に、個片化された各積層部13上に残存するマスク(レジスト11)の除去を行う(ステップS36)。具体的には、所定の除去液に第2の基板30を浸漬させることにより、図14(F)に示すように、第2の基板30からレジスト11を除去・剥離する。
次に、表面30A側に配置されている積層部13のバッファ層7の除去を行う(ステップS37)。本ステップS37を含む以降の工程は、実施の形態1のステップS7−S13と同様であるため、詳細な説明は省略する。本ステップS37は、実施の形態1のバッファ層除去工程(ステップS7)と同様であり、本ステップS37の実施により、第2の基板30の表面30Aに、バッファ層7の1つ下の層として形成されていたn層6が露出する。
次に、第2の基板30の表面30A側において、マスク(レジスト12)を配置する(ステップS38)。具体的な方法は、実施の形態1の第2マスク配置工程(ステップS8)と同様であるため、説明を省略する。本ステップS38の実施により、個片化された各積層部13をそれぞれ覆うように複数のレジスト12が配置されるとともに、レジスト12の間から金属層10が露出される。
次に、各積層部13を覆うようにレジスト12が形成された第2の基板30に対して、表面30A側よりプラズマエッチング処理を行う(ステップS39)。具体的な方法は、実施の形態1の第2プラズマエッチング工程(ステップS9)と同様であるため、説明を省略する。本ステップS39においては、シリコン基板9がプラズマにより個々の素子形成領域17に沿って所望の深さまで掘り下げられたら、プラズマの発生を停止させてプラズマエッチングを終了させる。
次に、個片化された各積層部13および金属層10上に残存するマスク(レジスト12)の除去を行う(ステップS40)。具体的な方法は、実施の形態1の第2マスク除去工程(ステップS10)と同様であるため、説明を省略する。本ステップS40の実施により、第2の基板30の表面30Aに、個々の発光素子領域17に沿って分割して個片化された積層部13が露出する。
次に、第2の基板30の表面30Aに、保護テープであるBGテープ14を貼り付ける(ステップS41)。具体的な方法は、実施の形態1のBGテープ貼付工程(ステップS11)と同様であるため、説明を省略する。本ステップS41の実施により、第2の基板30の表面30Aにおけるそれぞれの積層部13および金属層10が、BGテープ14により保護された状態とされる。
次に、第2の基板30の裏面30Bに対して、研削処理を行う(ステップS42)。具体的な方法は、実施の形態1の裏面研削工程(ステップS12)と同様であるため、説明を省略する。本ステップS42の実施により、個々の素子形成領域17に沿ってシリコン基板9の分割が行われることとなり、個片化された複数の縦型構造発光素子15が製造される。
次に、縦型構造発光素子15を粘着テープへ転写する(ステップS43)。具体的な方法は、実施の形態1の転写工程(ステップS13)と同様であるため、説明を省略する。本ステップS43の実施により、粘着テープ16上に、個片化された複数の縦型構造発光素子15が貼り付けられた状態となる。
2 サファイア基板
3 積層部
4 p層
5 活性層
6 n層
7 バッファ層
8 第2の基板
9 シリコン基板
10 金属層
11 レジスト
12 レジスト
13 積層部
14 BGテープ
15 縦型構造発光素子
16 リングフレーム
17 素子形成領域
18 溝
20 シリコン基板
21 第2の基板
22 DCテープ
23 縦型構造発光素子
30 第2の基板
Claims (7)
- サファイア基板上に形成された発光層を含む積層部を個片化して、複数の縦型構造発光素子を製造する方法であって、
サファイア基板上から分離され、個々の素子形成領域に沿って分割されるとともに、露出した側面および上面を備える積層部が表面に配置されたシリコン基板を準備するシリコン基板準備工程と、
それぞれの積層部の前記側面および前記上面の全てを覆うようにマスクを配置するマスク配置工程と、
隣接する積層部間にて露出されたシリコン基板の表面に対してプラズマエッチング処理を施し、その後、それぞれの積層部が配置されたシリコン基板を分割して、個片化された複数の縦型構造発光素子を形成する発光素子形成工程とを含む、縦型構造発光素子の製造方法。 - シリコン基板準備工程は、
サファイア基板上に形成された積層部を、プラズマエッチング処理により個々の素子形成領域に沿って分割する積層部個片化工程と、分割されたサファイア基板上の積層部をシリコン基板上に配置する積層部配置工程と、サファイア基板から積層部およびシリコン基板を分離する分離工程とを含む、請求項1に記載の縦型構造発光素子の製造方法。 - シリコン基板準備工程は、
サファイア基板上に形成された積層部をシリコン基板上に配置する積層部配置工程と、サファイア基板から積層部およびシリコン基板を分離する分離工程と、プラズマエッチングを行って、シリコン基板上の積層部を個々の素子形成領域に沿って分割する積層部個片化工程とを含む、請求項1に記載の縦型構造発光素子の製造方法。 - 発光素子形成工程において、プラズマエッチング処理により、個々の素子形成領域に沿ってシリコン基板表面を掘り下げる工程と、シリコン基板上の積層部配置側とは逆側の表面にてシリコン基板の研削加工を行うことで、個々の素子形成領域に沿ってシリコン基板を分割する工程とを含む、請求項1から3のいずれか1つに記載の縦型構造発光素子の製造方法。
- 発光素子形成工程において、プラズマエッチング処理によりシリコン基板を除去することで、個々の素子形成領域に沿ってシリコン基板を分割する、請求項1から3のいずれか1つに記載の縦型構造発光素子の製造方法。
- 発光素子形成工程では、金属層が配置されたシリコン基板の表面に対してプラズマエッチング処理を施す、請求項1から5のいずれか1つに記載の縦型構造発光素子の製造方法。
- 発光素子形成工程では、金属層に対しては、Cl 2 を含んだエッチングガスを使用してプラズマエッチング処理を施し、シリコン基板に対しては、フッ素系ガスを主体とするエッチングガスを使用してプラズマエッチング処理を施す、請求項6に記載の縦型構造発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012139569A JP5891436B2 (ja) | 2012-06-21 | 2012-06-21 | 縦型構造発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012139569A JP5891436B2 (ja) | 2012-06-21 | 2012-06-21 | 縦型構造発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014007178A JP2014007178A (ja) | 2014-01-16 |
JP5891436B2 true JP5891436B2 (ja) | 2016-03-23 |
Family
ID=50104683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012139569A Active JP5891436B2 (ja) | 2012-06-21 | 2012-06-21 | 縦型構造発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5891436B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6524554B2 (ja) * | 2016-05-30 | 2019-06-05 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5064985B2 (ja) * | 2006-12-05 | 2012-10-31 | 古河電気工業株式会社 | 半導体ウェハの処理方法 |
JP4985199B2 (ja) * | 2007-08-07 | 2012-07-25 | パナソニック株式会社 | 半導体ウェハの個片化方法 |
CN102106001B (zh) * | 2008-04-02 | 2014-02-12 | 宋俊午 | 发光器件及其制造方法 |
JP5690738B2 (ja) * | 2009-11-05 | 2015-03-25 | ビービーエスエイ リミテッドBBSA Limited | Iii族窒化物半導体縦型構造ledチップの製造方法 |
JP5423390B2 (ja) * | 2009-12-26 | 2014-02-19 | 豊田合成株式会社 | Iii族窒化物系化合物半導体素子及びその製造方法 |
-
2012
- 2012-06-21 JP JP2012139569A patent/JP5891436B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014007178A (ja) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI311380B (en) | Method for manufacturing vertical structure light emitting diode | |
JP4848638B2 (ja) | 半導体素子の形成方法および半導体素子のマウント方法 | |
JP5232185B2 (ja) | 半導体装置の製造方法 | |
JP5273423B2 (ja) | 窒化物半導体発光素子の製造方法 | |
JP6391999B2 (ja) | 積層デバイスの製造方法 | |
US6955976B2 (en) | Method for dicing wafer stacks to provide access to interior structures | |
JP2008270775A5 (ja) | ||
US9754832B2 (en) | Semiconductor wafer and method of producing the same | |
TW201230181A (en) | Process for cleaving a substrate | |
JP6385727B2 (ja) | 貼り合わせウェーハ形成方法 | |
JP6190953B2 (ja) | 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法 | |
JP2006019429A5 (ja) | ||
US9064950B2 (en) | Fabrication method for a chip package | |
JP2013030537A (ja) | 半導体装置の製造方法 | |
JP5568824B2 (ja) | 半導体装置の製造方法 | |
JP2006237056A (ja) | 半導体装置の製造方法 | |
JP5891437B2 (ja) | 縦型構造発光素子の製造方法 | |
JP5891436B2 (ja) | 縦型構造発光素子の製造方法 | |
JP2009212357A (ja) | 窒化物系半導体発光素子とその製造方法 | |
JP2019096829A (ja) | 発光素子の製造方法 | |
JP6582616B2 (ja) | 半導体チップの製造方法 | |
JP6298720B2 (ja) | 積層デバイスの製造方法 | |
JP2009081318A (ja) | 半導体ウェハ | |
JP5775809B2 (ja) | 半導体装置の製造方法 | |
TWI744768B (zh) | 半導體裝置之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140808 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141008 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151113 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5891436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |