JP2006019429A5 - - Google Patents

Claims (9)

1. 第１半導体チップと、
   回路形成領域を含む半導体基板を有し、前記第１半導体チップ上に積層された第２半導体チップと、を備え、
   前記第２半導体チップは、前記回路形成領域における前記第１半導体チップと反対側の面を覆う第１保護膜と、前記回路形成領域の側面を覆う第２保護膜とを有することを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１半導体チップの面積は、前記第２半導体チップの面積よりも大きい半導体装置。
3. 請求項１または２に記載の半導体装置において、
   前記半導体基板は、前記第１保護膜として機能する絶縁層と、前記絶縁層上に設けられ、前記回路形成領域を含むシリコン層とを有して構成されており、
   前記第２半導体チップにおける前記第１半導体チップと反対側の面には、前記絶縁層が露出している半導体装置。
4. 請求項１乃至３いずれかに記載の半導体装置において、
   前記第１保護膜を貫通する貫通電極が形成されている半導体装置。
5. ベースウエハと、
   回路形成領域を含む半導体基板を有し、前記ベースウエハ上に積層された半導体チップと、を備え、
   前記半導体チップは、前記回路形成領域における前記ベースウエハと反対側の面を覆う第１保護膜と、前記回路形成領域の側面を覆う第２保護膜とを有することを特徴とする半導体ウエハ。
6. 請求項５に記載の半導体ウエハにおいて、
   前記ベースウエハ上には、前記半導体チップが所定の間隔を置いて複数設けられている半導体ウエハ。
7. 請求項５または６に記載の半導体ウエハにおいて、
   前記第１保護膜を貫通する貫通電極が形成されている半導体ウエハ。
8. 第１半導体チップ上に、回路形成領域を含むＳＯＩ基板を有する第２半導体チップが積層された半導体装置を製造する方法であって、
   前記第１半導体チップを含むベースウエハを準備するベースウエハ準備工程と、
   支持基板と、前記支持基板上に設けられ、前記回路形成領域における前記第１半導体チップと反対側となる面を覆う第１保護膜として機能する絶縁層と、前記絶縁層上に設けられ、前記回路形成領域を含むシリコン層とを有して構成される前記ＳＯＩ基板を備えるとともに、前記回路形成領域の側面を覆う第２保護膜を有する前記第２半導体チップを準備する半導体チップ準備工程と、
   前記第２半導体チップを、前記シリコン層側が前記ベースウエハに対向するように、前記ベースウエハ上の前記第１半導体チップに対応する部分に積層する積層工程と、
   前記ベースウエハ上に積層された前記第２半導体チップの前記支持基板をエッチングにより除去する除去工程と、
   前記除去工程よりも後に、前記第１半導体チップが個片化されるように前記ベースウエハをダイシングするダイシング工程と、
   を含むことを特徴とする半導体装置の製造方法。
9. ベースウエハ上に、回路形成領域を含むＳＯＩ基板を有する半導体チップが積層された半導体ウエハを製造する方法であって、
   前記ベースウエハを準備するベースウエハ準備工程と、
   支持基板と、前記支持基板上に設けられ、前記回路形成領域における前記ベースウエハと反対側となる面を覆う第１保護膜として機能する絶縁層と、前記絶縁層上に設けられ、前記回路形成領域を含むシリコン層とを有して構成される前記ＳＯＩ基板を備えるとともに、前記回路形成領域の側面を覆う第２保護膜を有する前記半導体チップを準備する半導体チップ準備工程と、
   前記半導体チップを、前記シリコン層側が前記ベースウエハに対向するように、前記ベースウエハ上に積層する積層工程と、
   前記ベースウエハ上に積層された前記半導体チップの前記支持基板をエッチングにより除去する除去工程と、
   を含むことを特徴とする半導体ウエハの製造方法。