JP2006019429A - 半導体装置および半導体ウエハならびにそれらの製造方法 - Google Patents
半導体装置および半導体ウエハならびにそれらの製造方法 Download PDFInfo
- Publication number
- JP2006019429A JP2006019429A JP2004194667A JP2004194667A JP2006019429A JP 2006019429 A JP2006019429 A JP 2006019429A JP 2004194667 A JP2004194667 A JP 2004194667A JP 2004194667 A JP2004194667 A JP 2004194667A JP 2006019429 A JP2006019429 A JP 2006019429A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- wafer
- base wafer
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】 半導体装置1は、半導体チップ10(第1半導体チップ)および半導体チップ20(第2半導体チップ)を備えている。半導体チップ10上には、半導体チップ20が積層されている。半導体チップ20は、半導体基板22を有して構成されている。半導体基板22は、SOI基板であり、絶縁層34と、絶縁層34上に設けられ、回路形成領域A1を含むシリコン層36とを有して構成されている。絶縁層34は、回路形成領域A1の下面(半導体チップ10と反対側の面)を覆う保護膜(第1保護膜)として機能する。半導体基板22には、保護膜38(第2保護膜)が設けられている。保護膜38は、回路形成領域A1の側面を覆っている。
【選択図】 図1
Description
1a 半導体装置
1b 半導体装置
3 半導体ウエハ
10 半導体チップ
12 半導体基板
14 配線層
20 半導体チップ
20 半導体チップ
22 半導体基板
24 配線層
32 支持基板
34 絶縁層(第1保護膜)
36 シリコン層
38 保護膜(第2保護膜)
40 半導体チップ
42 支持基板
44 絶縁層
46 シリコン層
48 配線層
50 貫通電極
62 溝部
64 孔
66 絶縁膜
68 絶縁膜
72 金属膜
74 金属膜
80 ベースウエハ
82 半導体基板
84 配線層
91 半導体チップ
92 半導体チップ
93 半導体チップ
94 半導体チップ
95 半導体チップ
96 再配線
A1 回路形成領域
A2 スクライブライン領域
Claims (7)
- 第1半導体チップと、
回路形成領域を含む半導体基板を有し、前記第1半導体チップ上に積層された第2半導体チップと、を備え、
前記第2半導体チップは、前記回路形成領域における前記第1半導体チップと反対側の面を覆う第1保護膜と、前記回路形成領域の側面を覆う第2保護膜とを有することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1半導体チップの面積は、前記第2半導体チップの面積よりも大きい半導体装置。 - 請求項1または2に記載の半導体装置において、
前記半導体基板は、前記第1保護膜として機能する絶縁層と、前記絶縁層上に設けられ、前記回路形成領域を含むシリコン層とを有して構成されており、
前記第2半導体チップにおける前記第1半導体チップと反対側の面には、前記絶縁層が露出している半導体装置。 - ベースウエハと、
回路形成領域を含む半導体基板を有し、前記ベースウエハ上に積層された半導体チップと、を備え、
前記半導体チップは、前記回路形成領域における前記ベースウエハと反対側の面を覆う第1保護膜と、前記回路形成領域の側面を覆う第2保護膜とを有することを特徴とする半導体ウエハ。 - 請求項4に記載の半導体ウエハにおいて、
前記ベースウエハ上には、前記半導体チップが所定の間隔を置いて複数設けられている半導体ウエハ。 - 第1半導体チップ上に、回路形成領域を含むSOI基板を有する第2半導体チップが積層された半導体装置を製造する方法であって、
前記第1半導体チップを含むベースウエハを準備するベースウエハ準備工程と、
支持基板と、前記支持基板上に設けられ、前記回路形成領域における前記第1半導体チップと反対側となる面を覆う第1保護膜として機能する絶縁層と、前記絶縁層上に設けられ、前記回路形成領域を含むシリコン層とを有して構成される前記SOI基板を備えるとともに、前記回路形成領域の側面を覆う第2保護膜を有する前記第2半導体チップを準備する半導体チップ準備工程と、
前記第2半導体チップを、前記シリコン層側が前記ベースウエハに対向するように、前記ベースウエハ上の前記第1半導体チップに対応する部分に積層する積層工程と、
前記ベースウエハ上に積層された前記第2半導体チップの前記支持基板をエッチングにより除去する除去工程と、
前記除去工程よりも後に、前記第1半導体チップが個片化されるように前記ベースウエハをダイシングするダイシング工程と、
を含むことを特徴とする半導体装置の製造方法。 - ベースウエハ上に、回路形成領域を含むSOI基板を有する半導体チップが積層された半導体ウエハを製造する方法であって、
前記ベースウエハを準備するベースウエハ準備工程と、
支持基板と、前記支持基板上に設けられ、前記回路形成領域における前記ベースウエハと反対側となる面を覆う第1保護膜として機能する絶縁層と、前記絶縁層上に設けられ、前記回路形成領域を含むシリコン層とを有して構成される前記SOI基板を備えるとともに、前記回路形成領域の側面を覆う第2保護膜を有する前記半導体チップを準備する半導体チップ準備工程と、
前記半導体チップを、前記シリコン層側が前記ベースウエハに対向するように、前記ベースウエハ上に積層する積層工程と、
前記ベースウエハ上に積層された前記半導体チップの前記支持基板をエッチングにより除去する除去工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194667A JP4383274B2 (ja) | 2004-06-30 | 2004-06-30 | 半導体装置および半導体ウエハの製造方法 |
US11/142,417 US7663244B2 (en) | 2004-06-30 | 2005-06-02 | Semiconductor device and semiconductor wafer and a method for manufacturing the same |
CN200710199542.6A CN101188231B (zh) | 2004-06-30 | 2005-06-29 | 半导体器件和半导体晶片及其制造方法 |
CNB2005100810989A CN100463172C (zh) | 2004-06-30 | 2005-06-29 | 半导体器件和半导体晶片及其制造方法 |
US11/834,094 US7812457B2 (en) | 2004-06-30 | 2007-08-06 | Semiconductor device and semiconductor wafer and a method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194667A JP4383274B2 (ja) | 2004-06-30 | 2004-06-30 | 半導体装置および半導体ウエハの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006019429A true JP2006019429A (ja) | 2006-01-19 |
JP2006019429A5 JP2006019429A5 (ja) | 2007-09-06 |
JP4383274B2 JP4383274B2 (ja) | 2009-12-16 |
Family
ID=35600009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004194667A Active JP4383274B2 (ja) | 2004-06-30 | 2004-06-30 | 半導体装置および半導体ウエハの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7663244B2 (ja) |
JP (1) | JP4383274B2 (ja) |
CN (2) | CN100463172C (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042210A (ja) * | 2006-08-08 | 2008-02-21 | Samsung Electronics Co Ltd | 異なるサイズを有する複数の半導体チップが積層されたマルチチップパッケージ及びその製造方法 |
JP2010245290A (ja) * | 2009-04-06 | 2010-10-28 | Canon Inc | 半導体装置の製造方法 |
JP2010245289A (ja) * | 2009-04-06 | 2010-10-28 | Canon Inc | 半導体装置の製造方法 |
JP2011086763A (ja) * | 2009-10-15 | 2011-04-28 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法、半導体装置、および電子部品の製造方法および電子部品 |
JP2011108770A (ja) * | 2009-11-16 | 2011-06-02 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法、半導体装置、および電子部品の製造方法、電子部品 |
JP2012038951A (ja) * | 2010-08-09 | 2012-02-23 | Mitsubishi Electric Corp | 半導体装置、半導体回路基板および半導体回路基板の製造方法 |
JP2012209522A (ja) * | 2011-03-30 | 2012-10-25 | Shin Etsu Polymer Co Ltd | 半導体チップ用保持具及びその使用方法 |
US8647923B2 (en) | 2009-04-06 | 2014-02-11 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
JPWO2013069743A1 (ja) * | 2011-11-10 | 2015-04-02 | シチズンホールディングス株式会社 | 光集積デバイス |
KR20160061343A (ko) | 2013-09-27 | 2016-05-31 | 주식회사 다이셀 | 반도체 소자 삼차원 실장용 충전재 |
JP2020013911A (ja) * | 2018-07-19 | 2020-01-23 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4383274B2 (ja) * | 2004-06-30 | 2009-12-16 | Necエレクトロニクス株式会社 | 半導体装置および半導体ウエハの製造方法 |
US9142502B2 (en) * | 2011-08-31 | 2015-09-22 | Zhiwei Gong | Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits |
US8916421B2 (en) | 2011-08-31 | 2014-12-23 | Freescale Semiconductor, Inc. | Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits |
US8597983B2 (en) | 2011-11-18 | 2013-12-03 | Freescale Semiconductor, Inc. | Semiconductor device packaging having substrate with pre-encapsulation through via formation |
KR102498148B1 (ko) * | 2018-09-20 | 2023-02-08 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3770631B2 (ja) | 1994-10-24 | 2006-04-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US5861666A (en) * | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
JP3920399B2 (ja) * | 1997-04-25 | 2007-05-30 | 株式会社東芝 | マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置 |
JP3563604B2 (ja) * | 1998-07-29 | 2004-09-08 | 株式会社東芝 | マルチチップ半導体装置及びメモリカード |
JP2000114206A (ja) | 1998-10-05 | 2000-04-21 | Sony Corp | 半導体パッケージの製造方法 |
JP2000208702A (ja) | 1999-01-14 | 2000-07-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6307270B1 (en) * | 1999-08-05 | 2001-10-23 | Ming-Tung Shen | Electro-optic device and method for manufacturing the same |
JP2001250913A (ja) | 1999-12-28 | 2001-09-14 | Mitsumasa Koyanagi | 3次元半導体集積回路装置及びその製造方法 |
JP4137328B2 (ja) | 1999-12-28 | 2008-08-20 | 光正 小柳 | 3次元半導体集積回路装置の製造方法 |
US6559539B2 (en) * | 2001-01-24 | 2003-05-06 | Hsiu Wen Tu | Stacked package structure of image sensor |
US6627983B2 (en) * | 2001-01-24 | 2003-09-30 | Hsiu Wen Tu | Stacked package structure of image sensor |
SG111919A1 (en) * | 2001-08-29 | 2005-06-29 | Micron Technology Inc | Packaged microelectronic devices and methods of forming same |
US6611052B2 (en) * | 2001-11-16 | 2003-08-26 | Micron Technology, Inc. | Wafer level stackable semiconductor package |
TWI234253B (en) * | 2002-05-31 | 2005-06-11 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
JP2004140037A (ja) * | 2002-10-15 | 2004-05-13 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
JP3908146B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 半導体装置及び積層型半導体装置 |
JP3566957B2 (ja) * | 2002-12-24 | 2004-09-15 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP4383274B2 (ja) * | 2004-06-30 | 2009-12-16 | Necエレクトロニクス株式会社 | 半導体装置および半導体ウエハの製造方法 |
-
2004
- 2004-06-30 JP JP2004194667A patent/JP4383274B2/ja active Active
-
2005
- 2005-06-02 US US11/142,417 patent/US7663244B2/en active Active
- 2005-06-29 CN CNB2005100810989A patent/CN100463172C/zh active Active
- 2005-06-29 CN CN200710199542.6A patent/CN101188231B/zh active Active
-
2007
- 2007-08-06 US US11/834,094 patent/US7812457B2/en active Active
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042210A (ja) * | 2006-08-08 | 2008-02-21 | Samsung Electronics Co Ltd | 異なるサイズを有する複数の半導体チップが積層されたマルチチップパッケージ及びその製造方法 |
US8647923B2 (en) | 2009-04-06 | 2014-02-11 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
JP2010245290A (ja) * | 2009-04-06 | 2010-10-28 | Canon Inc | 半導体装置の製造方法 |
JP2010245289A (ja) * | 2009-04-06 | 2010-10-28 | Canon Inc | 半導体装置の製造方法 |
US8871640B2 (en) | 2009-04-06 | 2014-10-28 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor chip |
JP2011086763A (ja) * | 2009-10-15 | 2011-04-28 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法、半導体装置、および電子部品の製造方法および電子部品 |
JP2011108770A (ja) * | 2009-11-16 | 2011-06-02 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法、半導体装置、および電子部品の製造方法、電子部品 |
CN102376664A (zh) * | 2010-08-09 | 2012-03-14 | 三菱电机株式会社 | 半导体装置、半导体电路基板以及半导体电路基板的制造方法 |
JP2012038951A (ja) * | 2010-08-09 | 2012-02-23 | Mitsubishi Electric Corp | 半導体装置、半導体回路基板および半導体回路基板の製造方法 |
JP2012209522A (ja) * | 2011-03-30 | 2012-10-25 | Shin Etsu Polymer Co Ltd | 半導体チップ用保持具及びその使用方法 |
JPWO2013069743A1 (ja) * | 2011-11-10 | 2015-04-02 | シチズンホールディングス株式会社 | 光集積デバイス |
US9631781B2 (en) | 2011-11-10 | 2017-04-25 | Citizen Watch Co., Ltd. | Optical integrated device |
KR20160061343A (ko) | 2013-09-27 | 2016-05-31 | 주식회사 다이셀 | 반도체 소자 삼차원 실장용 충전재 |
US10308758B2 (en) | 2013-09-27 | 2019-06-04 | Daicel Corporation | Filling material for three-dimensional mounting of semiconductor element |
JP2020013911A (ja) * | 2018-07-19 | 2020-01-23 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101188231A (zh) | 2008-05-28 |
US7812457B2 (en) | 2010-10-12 |
CN101188231B (zh) | 2010-04-14 |
JP4383274B2 (ja) | 2009-12-16 |
US20070278698A1 (en) | 2007-12-06 |
US7663244B2 (en) | 2010-02-16 |
CN100463172C (zh) | 2009-02-18 |
CN1716601A (zh) | 2006-01-04 |
US20060014364A1 (en) | 2006-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7663244B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
TWI397972B (zh) | Semiconductor device manufacturing method | |
US8421238B2 (en) | Stacked semiconductor device with through via | |
JP5497756B2 (ja) | 半導体素子の製造方法および半導体素子 | |
TWI262537B (en) | Semiconductor device with crack prevention ring and method of manufacture thereof | |
US7919835B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4373866B2 (ja) | 半導体装置の製造方法 | |
JP2007059769A (ja) | 半導体装置の製造方法、半導体装置およびウエハ | |
JP2010045371A (ja) | 導電性保護膜を有する貫通電極構造体及びその形成方法 | |
JP2009055004A (ja) | 貫通配線構造 | |
TWI407539B (zh) | Semiconductor device | |
WO2010035375A1 (ja) | 半導体装置及びその製造方法 | |
KR102539779B1 (ko) | 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법 | |
US20090224387A1 (en) | Semiconductor chip and method for manufacturing the same and semiconductor device | |
CN100463190C (zh) | Soi衬底及其制造方法 | |
JP5271562B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011523203A (ja) | 相互接続を伴うウェハレベルインテグレーションモジュール | |
TW407299B (en) | Semiconductor device and manufacture thereof | |
US9059110B2 (en) | Reduction of fluorine contamination of bond pads of semiconductor devices | |
JP2008041804A (ja) | 半導体装置及びその製造方法 | |
TWI559414B (zh) | 基底穿孔製程 | |
JP2006261369A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090918 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4383274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |