JP2001250913A - ３次元半導体集積回路装置及びその製造方法 - Google Patents

３次元半導体集積回路装置及びその製造方法

Info

Publication number
JP2001250913A
JP2001250913A JP2000287778A JP2000287778A JP2001250913A JP 2001250913 A JP2001250913 A JP 2001250913A JP 2000287778 A JP2000287778 A JP 2000287778A JP 2000287778 A JP2000287778 A JP 2000287778A JP 2001250913 A JP2001250913 A JP 2001250913A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor substrate
semiconductor
electrically connected
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000287778A
Other languages
English (en)
Inventor
Mitsumasa Koyanagi
光正 小柳
Taisuke Okano
泰典 岡野
Nobuaki Miyagawa
宣明 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koyanagi Mitsumasa
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Koyanagi Mitsumasa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Koyanagi Mitsumasa filed Critical Fuji Xerox Co Ltd
Priority to JP2000287778A priority Critical patent/JP2001250913A/ja
Publication of JP2001250913A publication Critical patent/JP2001250913A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】電気的接続が容易で、変形を生じ難く、作製が
容易な３次元半導体集積回路装置とその製造方法を提供
する。 【解決手段】第３の半導体基板４０上に第２の半導体基
板３０が積層され、第２の半導体基板３０上に第１の半
導体基板２０が積層されている。第２の半導体基板３０
には表層に第２の集積回路が形成され、第２の半導体基
板３０の集積回路面側が第１の半導体基板２０の集積回
路面側に接着されて、第１の半導体基板２０の表層に形
成された第１の集積回路と第２の集積回路とが電気的に
接続されている。また、第２の半導体基板３０には一端
が第２の集積回路に電気的に接続されかつ他端が裏面か
ら露出された埋め込み配線４８が形成され、第３の半導
体基板４０の表層に形成された第３の集積回路と第２の
集積回路とが埋め込み配線４８により電気的に接続され
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、３次元半導体集積
回路装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置の高集積化・
高密度化等の目的から、複数の回路機能ブロックを立体
的に集積した３次元半導体集積回路装置の開発が進めら
れている。３次元半導体集積回路装置は、当初はレ−ザ
再結晶化等によるＳＯＩ（Silicon On Insulator）技術
を利用して、ＳＯＩ基板形成とＳＯＩ基板への半導体装
置の形成を繰り返すモノリシック法によりその製造が検
討されてきたが、ＳＯＩを多層に積層するには、結晶性
の確保が難しい、製造時間が長い等の問題があった。
【０００３】このため、半導体装置または半導体集積回
路装置が予め作製された単結晶半導体基板を貼り合わせ
る、貼り合わせ技術による３次元半導体集積回路装置の
製造が種々検討されている。
【０００４】月刊セミコンダクターワールド（林善宏
等、１９９０年９月号ｐ５８〜６４）には、貼り合わせ
技術の一種として、研磨により薄膜化した半導体基板を
貼り合わせるＣＵＢＩＣ技術が提案されている。ＣＵＢ
ＩＣ技術では、まずシリコン基板上に半導体素子の形成
された第１の半導体基板を支持基板に接着した後、余分
なシリコン基板をポリッシングして薄膜化する。次に、
埋め込み配線、裏面配線、バンプ／プールからなるコン
タクト部材等のデバイスの縦方向の接続に必要な配線を
形成し、第１の半導体基板とシリコン基板上に半導体素
子の形成された第２の半導体基板とを接着する。最後
に、支持基板を取り外して多層構造の半導体装置が完成
する。
【０００５】また、特開平６−２６０５９４号公報に
は、貼り合わせ技術により形成された３次元半導体集積
回路装置が開示されている。まずシリコン基板上に半導
体素子が形成された第１の半導体基板を支持基板に接着
した後、余分なシリコン基板をポリッシングして薄膜化
するのはＣＵＢＩＣ技術と同様であるが、第１の半導体
基板に予め埋め込み配線を形成するための深溝が設けら
れている点、及び第１の半導体基板とシリコン基板上に
半導体素子の形成された第２の半導体基板とを貼り合わ
せ、貼り合わせ後に支持基板を取り除き、埋め込み配線
を形成する点で、ＣＵＢＩＣ技術とは異なっている。
【０００６】
【発明が解決しようとする課題】しかしながら、いずれ
の製造方法も、第１の半導体基板を支持基板に貼り合わ
せ、研磨した後に支持基板から剥離する工程を含んでお
り、製造工程が煩雑であるという問題があった。
【０００７】また、ＣＵＢＩＣ技術では、余分なシリコ
ン基板をポリッシングして薄膜化した後に支持基板を取
り除くため、支持基板を取り除く際に半導体基板上に形
成された集積回路が破損するという問題があった。
【０００８】また、特開平６−２６０５９４号公報に開
示の技術では、予め埋め込み配線を形成するための深溝
が設けられた第１の半導体基板を支持基板に接着するた
め、深溝に入り込んだ接着剤の除去が困難であるという
問題や、第１の半導体基板と第２の半導体基板とを接着
した後に、深溝の側壁を酸化して絶縁膜を形成するた
め、接着剤の耐熱温度以上に酸化温度を上げることがで
きず、信頼性のある絶縁膜を形成することができないと
いう問題があった。
【０００９】従って、本発明の目的は、電気的接続が容
易で、変形を生じ難い３次元半導体集積回路装置を提供
することにある。また、本発明の他の目的は、支持基板
の着脱工程が不要で製造工程を大幅に簡略化することが
でき、簡素かつ容易な工程により半導体基板の多層積層
が可能であり、信頼性の高い絶縁膜で囲まれた埋め込み
配線を形成することができる３次元半導体集積回路装置
の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の３次元半導体集積回路装置は、表
層に第１の集積回路が形成された第１の半導体基板と、
表層に第２の集積回路が形成されると共に、一端が該第
２の集積回路に電気的に接続されかつ他端が裏面から露
出された埋め込み配線が形成され、第１の集積回路と第
２の集積回路とが電気的に接続されるように、集積回路
面側が第１の半導体基板の集積回路面側に接着された第
２の半導体基板と、表層に第３の集積回路が形成される
と共に、該第３の集積回路が前記埋め込み配線の他端に
電気的に接続されるように、集積回路面側が前記第２の
半導体基板の裏面側に接着された第３の半導体基板と、
を備えたことを特徴とする。
【００１１】請求項１の３次元半導体集積回路装置は、
第１の半導体基板と第２の半導体基板とが、集積回路面
同士を対向させて接着されているため、電気的に接続す
ることが容易であり、その対称性の良さからそり等の基
板の変形を生じ難い。また、埋め込み配線が基板を貫通
するように形成されるため、基板厚さをある程度厚くす
ることができる。
【００１２】請求項２に記載の３次元半導体集積回路装
置は、表層に第１の集積回路が形成された第１の半導体
基板と、表層に第２の集積回路が形成されると共に、一
端が該第２の集積回路に電気的に接続されかつ他端が裏
面から露出された埋め込み配線が形成され、第１の集積
回路と第２の集積回路とが電気的に接続されるように、
集積回路面側が第１の半導体基板の集積回路面側に接着
された第２の半導体基板と、表層に第３の集積回路が形
成されると共に、一端が該第３の集積回路に電気的に接
続されかつ他端が裏面から露出された埋め込み配線が形
成され、第３の集積回路が第２の半導体基板の埋め込み
配線の他端に電気的に接続されるように、集積回路面側
が前記第２の半導体基板の裏面側に接着された第３の半
導体基板と、を備えたことを特徴とする。
【００１３】請求項２の３次元半導体集積回路装置は、
第３の半導体基板に埋め込み配線が形成されているの
で、第３の半導体基板の裏面側をさらに研磨して前記埋
め込み配線を露出させ、表層に第４の集積回路が形成さ
れた第４の半導体基板の集積回路面を、該第４の集積回
路が前記埋め込み配線の露出部に電気的に接続されるよ
うに、前記第３の半導体基板の裏面側に接着することに
より、４層構成の３次元半導体集積回路装置を製造する
ことができる。さらに同様の工程を繰り返すことによ
り、５層以上の３次元半導体集積回路装置を製造するこ
とができる。
【００１４】前記第１の集積回路と第２の集積回路、及
び第３の集積回路と第２の半導体基板の埋め込み配線の
他端を、マイクロバンプ等のコンタクト部材を介して電
気的に接続することができる。
【００１５】前記第１の集積回路と第２の集積回路、及
び第３の集積回路と第２の半導体基板の埋め込み配線の
他端の電気的接続は、マイクロバンプ等のコンタクト部
材を用いることで容易に行うことができる。
【００１６】請求項４に記載の３次元半導体集積回路装
置の製造方法は、表層に第１の集積回路が形成された第
１の半導体基板と、表層に第２の集積回路が形成される
と共に該第２の集積回路に電気的に接続された埋め込み
配線が形成された第２の半導体基板とを、第１の集積回
路と第２の集積回路とが電気的に接続されるように、集
積回路面同士を対向させて接着し、第２の半導体基板の
裏面側を研磨して前記埋め込み配線を露出させ、表層に
第３の集積回路が形成された第３の半導体基板の集積回
路面を、該第３の集積回路が前記埋め込み配線の露出部
に電気的に接続されるように、前記第２の半導体基板の
裏面側に接着すること、を特徴とする。
【００１７】請求項４の３次元半導体集積回路装置の製
造方法は、支持基板等を用いることなく、表層に第１の
集積回路が形成された第１の半導体基板と、表層に第２
の集積回路が形成されると共に該第２の集積回路に電気
的に接続された埋め込み配線が形成された第２の半導体
基板とを、第１の集積回路と第２の集積回路とが電気的
に接続されるように、集積回路面同士を対向させて直接
接着するため、支持基板への接着工程、および支持基板
からの除去工程が不要であり、製造工程を大幅に簡略化
することができる。
【００１８】また、表層に第２の半導体基板の裏面側を
研磨して前記埋め込み配線を露出させ、表層に第３の集
積回路が形成された第３の半導体基板の集積回路面を、
該第３の集積回路が前記埋め込み配線の露出部に電気的
に接続されるように、前記第２の半導体基板の裏面側に
接着する、というように、研磨と接着とを繰り返す簡素
かつ容易な工程により、半導体基板を何層でも積層する
ことが可能となる。
【００１９】また、埋め込み配線を形成した後に半導体
基板を接着するため、信頼性のある絶縁膜を形成するこ
とができる。
【００２０】第２の半導体基板がニ酸化ケイ素からなる
絶縁層を内部に含むシリコン基板であり、第２の半導体
基板の裏面側を該絶縁層まで研磨して前記埋め込み配線
を露出させることが好ましい。
【００２１】半導体基板としてニ酸化ケイ素からなる絶
縁層を内部に含むシリコン基板を用いると、ニ酸化ケイ
素はシリコンに比べて硬度が高いため研磨されにくく、
絶縁層の手前で研磨を止めることが容易になる。
【００２２】また、半導体基板間に液状接着剤を注入す
ることにより、第１の半導体基板と第２の半導体基板、
及び第２の半導体基板と第３の半導体基板を接着するこ
とが好ましく、前記液状接着剤としてはエポキシ系接着
剤が特に好ましい。
【００２３】半導体基板を接着する接着剤として液状接
着剤を用いると、半導体基板間に均一に接着剤を注入す
ることができる。液状接着剤の中でもエポキシ系液状接
着剤は、３次元半導体集積回路装置の電気特性に悪影響
を与える気泡を生じ難い。
【００２４】
【発明の実施の形態】以下、本発明の３次元半導体集積
回路装置の実施の形態を、図面を参照しつつ具体的に説
明する。
【００２５】本実施の形態の３次元半導体集積回路装置
１０は、図１に示すように、第１の半導体基板２０、第
２の半導体基板３０、及び第３の半導体基板４０の３つ
の半導体基板から構成され、第３の半導体基板４０上に
第２の半導体基板３０が積層され、第２の半導体基板３
０上に第１の半導体基板２０が積層されている。
【００２６】第１の半導体基板２０は、シリコン基板２
１とシリコン基板２１上に形成された複数のＭＯＳＦＥ
Ｔ２２（本実施の形態では１つのＭＯＳＦＥＴのみを図
示する）を含む第１の集積回路とからなり、ＭＯＳＦＥ
Ｔ２２は、ゲート２４、ソース２６、及びドレイン２８
から構成されている。ＭＯＳＦＥＴ２２のゲート２４、
ソース２６、及びドレイン２８は絶縁膜３２により各々
絶縁されると共に、アルミニウム配線３４に電気的に接
続されている。また、隣接するＭＯＳＦＥＴ２２は、ニ
酸化ケイ素からなる素子分離膜３６で分離されている。
【００２７】第１の集積回路上にはポリイミドからなる
絶縁膜３８Ａが設けられ、これにより第１の半導体基板
２０の表面は平坦化されている。第１の半導体基板２０
の集積回路面側の表面には、例えば金とインジウムとの
合金、またはインジウム等の金属からなるマイクロバン
プ４２Ａが形成され、マイクロバンプ４２Ａは第１のシ
リコン基板２０内部のアルミニウム配線３４と電気的に
接続されている。なお、本実施の形態では絶縁膜３８Ａ
にポリイミドを用いたが、他の絶縁性有機材料や絶縁性
無機材料を用いることもできる。
【００２８】第２の半導体基板３０は、裏面に絶縁層４
４が形成されたシリコン基板３１と、シリコン基板３１
上に形成された複数のＭＯＳＦＥＴ２２（本実施の形態
では１つのＭＯＳＦＥＴのみを図示する）を含む第２の
集積回路と、から構成されている。ＭＯＳＦＥＴ２２の
ゲート２４、ソース２６、及びドレイン２８は絶縁膜３
２により各々絶縁されると共に、アルミニウム配線３４
に電気的に接続されている。また、隣接するＭＯＳＦＥ
Ｔ２２は、ニ酸化ケイ素からなる素子分離膜３６で分離
されている。
【００２９】第２の集積回路上にはポリイミドからなる
絶縁膜３８Ｂが設けられ、これにより第２の半導体基板
３０の表面は平坦化されている。第２の半導体基板３０
の集積回路面側の表面には、例えば金とインジウムとの
合金、またはインジウム等の金属からなるマイクロバン
プ４２Ｂが形成され、マイクロバンプ４２Ｂは第２の半
導体基板３０内部のアルミニウム配線３４と電気的に接
続されている。なお、本実施の形態では絶縁膜３８Ｂに
ポリイミドを用いたが、他の絶縁性有機材料や絶縁性無
機材料を用いることもできる。
【００３０】第２の半導体基板３０のＭＯＳＦＥＴとＭ
ＯＳＦＥＴとの間には、側壁が絶縁膜４６によって被覆
されたスルーホールが形成され、このスルーホール内に
導電材料が充填されて埋め込み配線４８が形成されてい
る。埋め込み配線４８は、その一端がアルミニウム配線
３４により第２の集積回路に電気的に接続されると共
に、その他端が裏面に設けられた絶縁層４４から露出さ
れている。第２の半導体基板３０の裏面側の表面には、
例えば金とインジウムとの合金、またはインジウム等の
金属からなるマイクロバンプ４２Ｃが形成され、マイク
ロバンプ４２Ｃは第２の半導体基板３０の裏面に露出し
た埋め込み配線４８と電気的に接続されている。なお、
埋め込み電極４８に使用する導電材料としては、多結晶
シリコンやタングステン等の高融点の金属を用いること
ができる。例えば、不純物をドープした０．４ｍΩ・ｃ
ｍと低抵抗の多結晶シリコンが好適に用いられる。
【００３１】第３の半導体基板４０は、シリコン基板４
１とシリコン基板４１上に形成された複数のＭＯＳＦＥ
Ｔ２２を含む第３の集積回路とから構成されている。Ｍ
ＯＳＦＥＴ２２のゲート２４、ソース２６、及びドレイ
ン２８は絶縁膜３２により各々絶縁されると共に、アル
ミニウム配線３４に電気的に接続されている。また、隣
接するＭＯＳＦＥＴ２２は、ニ酸化ケイ素からなる素子
分離膜３６で分離されている。
【００３２】第３の集積回路上にはポリイミドからなる
絶縁膜３８Ｃが設けられ、これにより第３の半導体基板
４０の表面は平坦化されている。第３の半導体基板４０
の集積回路面側の表面には、例えば金とインジウムとの
合金、またはインジウム等の金属からなるマイクロバン
プ４２Ｄが形成され、マイクロバンプ４２Ｄは第３の半
導体基板４０内部のアルミニウム配線３４と電気的に接
続されている。なお、本実施の形態では絶縁膜３８Ｃに
ポリイミドを用いたが、他の絶縁性有機材料や絶縁性無
機材料を用いることもできる。
【００３３】第１の半導体基板２０の集積回路面側の表
面に設けられたマイクロバンプ４２Ａと、第２の半導体
基板３０の集積回路面側の表面に設けられたマイクロバ
ンプ４２Ｂと、が接触するように重ね合わされ、基板と
基板との隙間にエポキシ樹脂５０が充填されて、第２の
半導体基板３０の集積回路面側が、第１の半導体基板の
集積回路面側に接着されている。
【００３４】また、第２の半導体基板３０の裏面側の表
面に設けられたマイクロバンプ４２Ｃと、第３の半導体
基板４０の集積回路面側の表面に設けられたマイクロバ
ンプ４２Ｄと、が接触するように重ね合わされ、基板と
基板との隙間にエポキシ樹脂５０が充填されて、第３の
半導体基板４０の集積回路面側が、第２の半導体基板３
０の裏面側に接着されている。
【００３５】本実施の形態の３次元半導体集積回路装置
１０は、以下の工程により製造することができる。
【００３６】まず、第１の半導体基板２０と第２の半導
体基板３０とを、並行して製造する。
【００３７】第２の半導体基板３０を作製するために
は、イオン打込みによりニ酸化ケイ素からなる絶縁層４
４が内部に形成されたＳＯＩ基板を用いて、基板上に絶
縁膜３２により絶縁されたゲート２４、ソース２６、及
びドレイン２８からなるＭＯＳＦＥＴ２２が形成され、
隣接するＭＯＳＦＥＴ２２がニ酸化ケイ素からなる素子
分離膜３６で分離されたシリコン基板３１を用意する。
なお、ゲート２４、ソース２６、及びドレイン２８上の
絶縁膜３２には、電極引き出し用のコンタクトホールが
それぞれ設けられている。
【００３８】シリコン基板３１の隣接する２つのＭＯＳ
ＦＥＴの間に、プラズマエッチングにより底部が絶縁層
４４より深い位置にあるトレンチ（深溝）を設け、この
トレンチの側壁を酸化して、側壁が絶縁膜４６によって
被覆されたスルーホールを形成する。このスルーホール
に導電材料を充填して埋め込み電極４８を形成する。
【００３９】ＭＯＳＦＥＴ２２が形成されたシリコン基
板３１上に、スパッタリングにより配線となるアルミニ
ウム膜を形成し、コンタクトホールを埋める。フォトリ
ソグラフィーによりこのアルミニウム膜を加工して、所
定のパターンに整形されたアルミニウム配線３４を形成
する。これにより、第２の半導体基板３０の表層に第２
の集積回路が形成される。
【００４０】形成された第２の集積回路上に、ポリイミ
ドからなる絶縁膜３８Ｂを堆積させて第２の集積回路を
被覆し、第２の半導体基板３０の集積回路面側の表面を
平坦化する。レジストマスクを用いて、絶縁膜３８Ｂに
反応性イオンエッチングにより開口を設け、絶縁膜３８
Ｂで覆われたアルミニウム配線３４の一部を延長して表
面に露出させる。最後に、露出したアルミニウム配線３
４と接触するように、レジストマスクを用いたリフトオ
フにより、集積回路面側の表面にマイクロバンプ４２Ｂ
を形成して、図２に示す第２の半導体基板３０を得る。
【００４１】次に、第１の半導体基板２０を作製するた
めに、基板上に絶縁膜３２により絶縁されたゲート２
４、ソース２６、及びドレイン２８からなるＭＯＳＦＥ
Ｔ２２が形成され、隣接するＭＯＳＦＥＴ２２がニ酸化
ケイ素からなる素子分離膜３６で分離されたシリコン基
板２１を用意する。なお、ゲート２４、ソース２６、及
びドレイン２８上の絶縁膜３２には、電極引き出し用の
コンタクトホールがそれぞれ設けられている。
【００４２】ＭＯＳＦＥＴ２２が形成されたシリコン基
板２１上に、スパッタリングにより配線となるアルミニ
ウム膜を形成し、コンタクトホールを埋める。フォトリ
ソグラフィーによりアルミニウム膜を加工して、所定の
パターンに整形されたアルミニウム配線３４を形成す
る。これにより、第１の半導体基板２０の表層に第１の
集積回路が形成される。
【００４３】形成された第１の集積回路上に、ポリイミ
ドからなる絶縁膜３８Ａを堆積して第１の集積回路を被
覆し、第１の半導体基板２０の集積回路面側の表面を平
坦化する。絶縁膜３８Ａに開口を設け、絶縁膜３８Ａで
覆われたアルミニウム配線３４の一部を延長して表面に
露出させる。最後に、露出したアルミニウム配線３４と
接触するように、レジストマスクを用いたリフトオフに
より、集積回路面側の表面にマイクロバンプ４２Ａを形
成して、第１の半導体基板２０を得る。
【００４４】次に、図３に示すように、第２の半導体基
板３０の集積回路面を、第１の集積回路と第２の集積回
路とが電気的に接続されるように、第１の半導体基板２
０の集積回路面に接着する。
【００４５】第１の半導体基板２０の集積回路面側の表
面に設けられたマイクロバンプ４２Ａと、第２の半導体
基板３０の集積回路面側の表面に設けられたマイクロバ
ンプ４２Ｂと、が接触するように、第２の半導体基板３
０上に第１の半導体基板２０を重ね合わせ、マイクロバ
ンプ４２Ａとマイクロバンプ４２Ｂとの仮接着を強固に
するため、ロードセルにより圧力をモニターしながら基
板間を均一に加圧する。なお、第１の半導体基板２０と
第２の半導体基板３０との位置合わせは、シリコン基板
を透過することができる赤外線を用いた位置合わせ装置
により行う。
【００４６】仮接着した第１の半導体基板２０と第２の
半導体基板３０を、液状のエポキシ樹脂を保持した容器
と共に、気圧調整が可能なチャンバーに入れてチャンバ
ー内を真空にし、仮接着した第１の半導体基板２０と第
２の半導体基板３０の一部をを、液状のエポキシ樹脂に
ディップする。その後常圧に戻し、基板間の隙間のマイ
クロバンプの存在しない部分に液状のエポキシ樹脂５０
を注入する。基板を引き上げた後エポキシ樹脂５０を硬
化させて、第２の半導体基板３０の集積回路面側を、第
１の半導体基板２０の集積回路面側に接着する。
【００４７】次に、図４に示すように、第２の半導体基
板３０を裏面側から研磨して埋め込み配線４８を露出さ
せる。
【００４８】第１の半導体基板２０と貼り合わせた後の
第２の半導体基板３０を、裏面側から化学的機械研磨に
より均一な厚さに研磨する。絶縁層４４を構成するニ酸
化ケイ素はシリコンよりも研磨耐性が大きいため、研磨
は絶縁層４４の手前で止まり、絶縁層４４よりも深い位
置まで形成されている埋め込み配線４８が絶縁層４４か
ら露出する。露出した埋め込み配線４８と接触するよう
に、レジストマスクを用いたリフトオフにより、第２の
半導体基板３０の裏面側の表面にマイクロバンプ４２Ｃ
を形成する。
【００４９】次に、第３の半導体基板４０を作製するた
めに、基板上に絶縁膜３２により絶縁されたゲート２
４、ソース２６、及びドレイン２８からなるＭＯＳＦＥ
Ｔ２２が形成され、隣接するＭＯＳＦＥＴ２２がニ酸化
ケイ素からなる素子分離膜３６で分離されたシリコン基
板４１を用意する。なお、ゲート２４、ソース２６、及
びドレイン２８上の絶縁膜３２には、電極引き出し用の
コンタクトホールがそれぞれ設けられている。
【００５０】ＭＯＳＦＥＴ２２が形成されたシリコン基
板４１上に、スパッタリングにより配線となるアルミニ
ウム膜を形成し、コンタクトホールを埋める。フォトリ
ソグラフィーによりアルミニウム膜を加工して、所定の
パターンに整形されたアルミニウム配線３４を形成す
る。これにより、第３の半導体基板４０の表層に第３の
集積回路が形成される。
【００５１】形成された第３の集積回路上に、ポリイミ
ドからなる絶縁膜３８Ｃを堆積して第３の集積回路を被
覆し、第３の半導体基板４０の集積回路面側の表面を平
坦化する。絶縁膜３８Ｃに開口を設け、絶縁膜３８Ｃで
覆われたアルミニウム配線３４の一部を延長して表面に
露出させる。最後に、露出したアルミニウム配線３４と
接触するように、レジストマスクを用いたリフトオフに
より、集積回路面側の表面にマイクロバンプ４２Ｄを形
成して、第３の半導体基板４０を得る。
【００５２】次に、第３の半導体基板４０の集積回路面
を、第３の集積回路が埋め込み配線４８の露出部に電気
的に接続されるように、第２の半導体基板３０の裏面側
に接着して、図１に示す本実施の形態の３次元半導体集
積回路装置１０を得る。
【００５３】第２の半導体基板３０の裏面側の表面に設
けられたマイクロバンプ４２Ｃと、第３の半導体基板４
０の集積回路面側の表面に設けられたマイクロバンプ４
２Ｄと、が接触するように、第３の半導体基板４０上に
第２の半導体基板３０を重ね合わせ、マイクロバンプ４
２Ｃとマイクロバンプ４２Ｄとの仮接着を強固にするた
め、ロードセルにより圧力をモニターしながら基板間を
均一に加圧する。
【００５４】仮接着した第２の半導体基板３０と第３の
半導体基板４０との隙間に液状のエポキシ樹脂５０を注
入し、エポキシ樹脂５０を硬化させて、第３の半導体基
板４０の集積回路面側を、第２の半導体基板３０の裏面
側に接着する。なお、第２の半導体基板３０と第３の半
導体基板４０との位置合わせ及び接着の方法は、第１の
半導体基板２０と第２の半導体基板３０とを接着する場
合と同様である。
【００５５】上記実施の形態では、第３の半導体基板と
して、基板間の縦方向の接続に必要な埋め込み配線が形
成されていない基板を積層した３層構成の３次元半導体
集積回路装置としたが、第３の半導体基板として、第２
の半導体基板と同様に、表層に第３の集積回路が形成さ
れると共に、一端が該第３の集積回路に電気的に接続さ
れかつ他端が裏面から露出された埋め込み配線が形成さ
れた基板を用い、第３の集積回路が第２の半導体基板の
埋め込み配線の他端に電気的に接続されるように、第３
の半導体基板の集積回路面側を前記第２の半導体基板の
裏面側に接着することにより、さらに第４の半導体基板
の積層が可能となり、４層以上の多層構成の３次元半導
体集積回路装置を得ることができる。
【００５６】上記実施の形態では、第１の集積回路と第
２の集積回路、及び第３の集積回路と第２の半導体基板
の埋め込み配線の端部を、マイクロバンプを介して電気
的に接続したが、他のコンタクト部材により電気的に接
続されていてもよい。また、上記実施の形態では、半導
体基板の両方の表面にマイクロバンプを形成し、対向す
るマイクロバンプが重なり合うように２つの半導体基板
を接着したが、図５に示すように、１つのマイクロバン
プを介して電気的に接続されていてもよく、マイクロバ
ンプはいずれか一方の基板に形成されていればよい。
【００５７】上記実施の形態では、研磨を受ける第２の
半導体基板に使用するシリコン基板として、基板内部に
ニ酸化ケイ素からなる絶縁層４４が挿入されたシリコン
基板を使用したが、ニ酸化ケイ素からなる絶縁層４４を
含まないシリコン基板を使用してもよい。
【００５８】なお、上記実施の形態において使用するシ
リコン基板は、ウエハスケールでもチップスケールでも
よい。
【００５９】
【発明の効果】本発明の３次元半導体集積回路装置は、
電気的接続が容易で、変形を生じ難いという効果を奏す
る。また、本発明の３次元半導体集積回路装置の製造方
法は、支持基板の着脱工程がなく合理的で、簡素かつ容
易な工程により半導体基板の多層積層が可能であり、埋
め込み配線に信頼性のある絶縁膜を形成することができ
るという効果を奏する。
【図面の簡単な説明】
【図１】本実施の形態の３次元半導体集積回路装置の構
成を示す概略断面図である。
【図２】本実施の形態の３次元半導体集積回路装置の製
造工程を示す概略断面図である。
【図３】本実施の形態の３次元半導体集積回路装置の製
造工程を示す概略断面図である。
【図４】本実施の形態の３次元半導体集積回路装置の製
造工程を示す概略断面図である。
【図５】本実施の形態の３次元半導体集積回路装置のコ
ンタクト部に関する変形例を示す部分図である。
【符号の説明】
１０ ３次元半導体集積回路装置 ２０ 第１の半導体基板 ３０ 第２の半導体基板 ４０ 第３の半導体基板 ２２ ＭＯＳＦＥＴ ３４ アルミニウム配線 ３８Ａ〜Ｃ 絶縁膜 ４２Ａ〜Ｄ マイクロバンプ ４４ 絶縁層 ４８ 埋め込み配線 ５０ エポキシ樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮川 宣明 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社海老名事業所 Ｆターム(参考） 5F033 HH08 JJ08 MM30 PP15 RR04 SS25 SS27 TT08 VV07

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 表層に第１の集積回路が形成された第１
    の半導体基板と、 表層に第２の集積回路が形成されると共に、一端が該第
    ２の集積回路に電気的に接続されかつ他端が裏面から露
    出された埋め込み配線が形成され、第１の集積回路と第
    ２の集積回路とが電気的に接続されるように、集積回路
    面側が第１の半導体基板の集積回路面側に接着された第
    ２の半導体基板と、 表層に第３の集積回路が形成されると共に、該第３の集
    積回路が前記埋め込み配線の他端に電気的に接続される
    ように、集積回路面側が前記第２の半導体基板の裏面側
    に接着された第３の半導体基板と、 を備えた３次元半導体集積回路装置。
  2. 【請求項２】 表層に第１の集積回路が形成された第１
    の半導体基板と、 表層に第２の集積回路が形成されると共に、一端が該第
    ２の集積回路に電気的に接続されかつ他端が裏面から露
    出された埋め込み配線が形成され、第１の集積回路と第
    ２の集積回路とが電気的に接続されるように、集積回路
    面側が第１の半導体基板の集積回路面側に接着された第
    ２の半導体基板と、 表層に第３の集積回路が形成されると共に、一端が該第
    ３の集積回路に電気的に接続されかつ他端が裏面から露
    出された埋め込み配線が形成され、第３の集積回路が第
    ２の半導体基板の埋め込み配線の他端に電気的に接続さ
    れるように、集積回路面側が前記第２の半導体基板の裏
    面側に接着された第３の半導体基板と、を備えた３次元
    半導体集積回路装置。
  3. 【請求項３】 前記第１の集積回路と第２の集積回路、
    及び第３の集積回路と第２の半導体基板の埋め込み配線
    の他端が、コンタクト部材を介して電気的に接続されて
    いる請求項１または２に記載の３次元半導体集積回路装
    置。
  4. 【請求項４】 表層に第１の集積回路が形成された第１
    の半導体基板と、表層に第２の集積回路が形成されると
    共に該第２の集積回路に電気的に接続された埋め込み配
    線が形成された第２の半導体基板とを、第１の集積回路
    と第２の集積回路とが電気的に接続されるように、集積
    回路面同士を対向させて接着し、 第２の半導体基板の裏面側を研磨して前記埋め込み配線
    を露出させ、 表層に第３の集積回路が形成された第３の半導体基板の
    集積回路面を、該第３の集積回路が前記埋め込み配線の
    露出部に電気的に接続されるように、前記第２の半導体
    基板の裏面側に接着して、３次元半導体集積回路装置を
    製造する３次元半導体集積回路装置の製造方法。
  5. 【請求項５】 第２の半導体基板がニ酸化ケイ素からな
    る絶縁層を内部に含むシリコン基板であり、第２の半導
    体基板の裏面側を該絶縁層まで研磨して前記埋め込み配
    線を露出させる請求項４に記載の３次元半導体集積回路
    装置の製造方法。
  6. 【請求項６】 半導体基板間に液状接着剤を注入するこ
    とにより、第１の半導体基板と第２の半導体基板、及び
    第２の半導体基板と第３の半導体基板を接着する請求項
    ４または５に記載の３次元半導体集積回路装置の製造方
    法。
  7. 【請求項７】 前記液状接着剤がエポキシ系接着剤であ
    る請求項６に記載の３次元半導体集積回路装置の製造方
    法。
JP2000287778A 1999-12-28 2000-09-21 ３次元半導体集積回路装置及びその製造方法 Pending JP2001250913A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000287778A JP2001250913A (ja) 1999-12-28 2000-09-21 ３次元半導体集積回路装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-375653 1999-12-28
JP37565399 1999-12-28
JP2000287778A JP2001250913A (ja) 1999-12-28 2000-09-21 ３次元半導体集積回路装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001250913A true JP2001250913A (ja) 2001-09-14

Family

ID=26582722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000287778A Pending JP2001250913A (ja) 1999-12-28 2000-09-21 ３次元半導体集積回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001250913A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005043622A1 (ja) 2003-10-30 2005-05-12 Japan Science And Technology Agency 半導体装置及びその製造方法
JP2007525004A (ja) * 2003-06-24 2007-08-30 リー，サン−ユン 三次元集積回路構造及びこれを作る方法
JPWO2005119776A1 (ja) * 2004-06-04 2008-04-03 株式会社ザイキューブ 三次元積層構造を持つ半導体装置及びその製造方法
US7663244B2 (en) 2004-06-30 2010-02-16 Nec Electronics Corporation Semiconductor device and semiconductor wafer and a method for manufacturing the same
JP2010514178A (ja) * 2006-12-20 2010-04-30 ウードゥヴェ セミコンダクターズ 薄型基板上の画像センサのための接続パッド構造
JP2012064950A (ja) * 2003-06-24 2012-03-29 Sang-Yun Lee アッド‐オン層形成方法
WO2012161044A1 (ja) * 2011-05-24 2012-11-29 ソニー株式会社 半導体装置
JP2012256736A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置
JP5354765B2 (ja) * 2004-08-20 2013-11-27 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置の製造方法
US8653523B2 (en) 2010-12-01 2014-02-18 Seiko Epson Corporation Thin-film transistor forming substrate, semiconductor device, and electric apparatus
US8907459B2 (en) 2007-01-15 2014-12-09 Zycube Co., Ltd. Three-dimensional semiconductor integrated circuit device and method of fabricating the same
JP2017531922A (ja) * 2014-10-09 2017-10-26 コンソルツィオ デルタ ティ リサーチ 内部ボイド及び熱伝導経路調整ビアを備える面外熱流束構成で動作する３ｄ集積化熱電発電機

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPH11261001A (ja) * 1998-03-13 1999-09-24 Japan Science & Technology Corp ３次元半導体集積回路装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPH11261001A (ja) * 1998-03-13 1999-09-24 Japan Science & Technology Corp ３次元半導体集積回路装置の製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064950A (ja) * 2003-06-24 2012-03-29 Sang-Yun Lee アッド‐オン層形成方法
JP2007525004A (ja) * 2003-06-24 2007-08-30 リー，サン−ユン 三次元集積回路構造及びこれを作る方法
JP2012253358A (ja) * 2003-06-24 2012-12-20 Sang-Yun Lee 半導体構造
WO2005043622A1 (ja) 2003-10-30 2005-05-12 Japan Science And Technology Agency 半導体装置及びその製造方法
US11127657B2 (en) 2003-10-30 2021-09-21 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US7944058B2 (en) 2003-10-30 2011-05-17 Oki Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US10559521B2 (en) 2003-10-30 2020-02-11 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US10199310B2 (en) 2003-10-30 2019-02-05 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US9093431B2 (en) 2003-10-30 2015-07-28 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US9887147B2 (en) 2003-10-30 2018-02-06 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US8664666B2 (en) 2003-10-30 2014-03-04 Oki Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US9559041B2 (en) 2003-10-30 2017-01-31 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
JP5052130B2 (ja) * 2004-06-04 2012-10-17 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置及びその製造方法
JPWO2005119776A1 (ja) * 2004-06-04 2008-04-03 株式会社ザイキューブ 三次元積層構造を持つ半導体装置及びその製造方法
US7812457B2 (en) 2004-06-30 2010-10-12 Nec Electronics Corporation Semiconductor device and semiconductor wafer and a method for manufacturing the same
US7663244B2 (en) 2004-06-30 2010-02-16 Nec Electronics Corporation Semiconductor device and semiconductor wafer and a method for manufacturing the same
JP5354765B2 (ja) * 2004-08-20 2013-11-27 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置の製造方法
JP2010514178A (ja) * 2006-12-20 2010-04-30 ウードゥヴェ セミコンダクターズ 薄型基板上の画像センサのための接続パッド構造
US8907459B2 (en) 2007-01-15 2014-12-09 Zycube Co., Ltd. Three-dimensional semiconductor integrated circuit device and method of fabricating the same
US8653523B2 (en) 2010-12-01 2014-02-18 Seiko Epson Corporation Thin-film transistor forming substrate, semiconductor device, and electric apparatus
US9799587B2 (en) 2011-05-24 2017-10-24 Sony Corporation Semiconductor device
WO2012161044A1 (ja) * 2011-05-24 2012-11-29 ソニー株式会社 半導体装置
US11587857B2 (en) 2011-05-24 2023-02-21 Sony Corporation Semiconductor device
US11626356B2 (en) 2011-05-24 2023-04-11 Sony Group Corporation Semiconductor device
US11923279B2 (en) 2011-05-24 2024-03-05 Sony Group Corporation Semiconductor device
JP2012256736A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置
JP2017531922A (ja) * 2014-10-09 2017-10-26 コンソルツィオ デルタ ティ リサーチ 内部ボイド及び熱伝導経路調整ビアを備える面外熱流束構成で動作する３ｄ集積化熱電発電機

Similar Documents

Publication Publication Date Title
US7951649B2 (en) Process for the collective fabrication of 3D electronic modules
US6525415B2 (en) Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
JP5052130B2 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
US7528494B2 (en) Accessible chip stack and process of manufacturing thereof
US8021981B2 (en) Redistribution layers for microfeature workpieces, and associated systems and methods
US5591678A (en) Process of manufacturing a microelectric device using a removable support substrate and etch-stop
KR100572737B1 (ko) 반도체장치 및 그 제조방법
JP2001339057A (ja) ３次元画像処理装置の製造方法
JP2005340389A (ja) 半導体装置及びその製造方法
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
JP2006019433A (ja) 半導体装置およびその製造方法
JPH07506936A (ja) ３次元集積回路およびその製造方法
US7786573B2 (en) Packaging chip having interconnection electrodes directly connected to plural wafers
JP2001250913A (ja) ３次元半導体集積回路装置及びその製造方法
JP2010074194A (ja) 半導体装置およびその製造方法
JP2001189419A (ja) ３次元半導体集積回路装置の製造方法
TW201001645A (en) Semiconductor device and method of manufacturing the same
TW200816421A (en) Chip package, chip structure and manufacturing process thereof
JP5409084B2 (ja) 半導体装置の製造方法
WO2022012474A1 (zh) 晶圆级封装方法以及封装结构
CN115196583A (zh) 一种mems传感器芯片与asic芯片的扇出型封装结构及封装方法
JP3962443B2 (ja) 半導体装置とその製造方法
JP2009177209A (ja) 半導体装置およびその製造方法
EP1906441A1 (en) Wafer with semiconductor devices and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507