JP2010514178A - 薄型基板上の画像センサのための接続パッド構造 - Google Patents
薄型基板上の画像センサのための接続パッド構造 Download PDFInfo
- Publication number
- JP2010514178A JP2010514178A JP2009541982A JP2009541982A JP2010514178A JP 2010514178 A JP2010514178 A JP 2010514178A JP 2009541982 A JP2009541982 A JP 2009541982A JP 2009541982 A JP2009541982 A JP 2009541982A JP 2010514178 A JP2010514178 A JP 2010514178A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- integrated circuit
- semiconductor layer
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 83
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 32
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 24
- 238000012546 transfer Methods 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000012545 processing Methods 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 10
- 230000008021 deposition Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012994 industrial processing Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本発明は、薄型半導体基板上での電子回路の製造に関する。薄型基板の背面上に接続パッドを形成する手順は、以下の通りである。非薄型基板上に、専らパッドを接続するための多結晶シリコン層（１８）の一部分が設けられた集積回路を形成する。この回路を搬送基板（３０）上に搬送し、次いでその背面を薄層化する。薄層化された半導体層（１２）にバイアを開口することにより、多結晶シリコンへのアクセスを得る；アルミニウム（８０）を堆積させ、この層をエッチングすることにより、多結晶シリコンを経由して集積回路の内部インターコネクトに接触するパッドを画定する。薄層化された画像センサへの適用。
【選択図】 図６
【選択図】 図６
Description
本発明は、薄型半導体基板上での電子部品の製造に関する。本発明は、主に、薄型シリコン基板上のバックライト付き画像センサに関して説明する。
薄型基板上の画像センサは、センサの測色性能を向上させるように設計されており、非常に薄いシリコン層の背面を介してセンサを照光することが可能である。この構成により、基板内での光子および光生成された電子の拡散が防止されるため、隣接する画素が異なる色に対応するために測色応答を損なってしまうクロストークが防止される。
薄型基板上での画像センサの製造は、一般に以下のステップを含む。すなわち、直径約１０〜２０センチメートルの集合ウェーハを工業的に取り扱うため、厚さ数百ミクロンの通常のシリコン基板で開始し、この基板の前面を単結晶シリコンのエピタキシャル層でコーティングし、任意選択的に、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の場合は酸化物層により基板の残りから絶縁する。この単結晶層の前面に、センサの様々な機能（本質的には画像キャプチャである）に必要な電子回路構成が形成される。次いで、この回路構成を擁する前面を介して、基板を工業的取り扱いのために十分な厚さの搬送基板上に接合し、当初のシリコン基板を厚さ数ミクロンに薄型化する。この結果、非常に薄いシリコンが得られるため、ウェーハの工業的取り扱いが不要になり、これが接合された搬送基板の存在理由である。
これらの部品において生じる問題の１つに、部品を外部に接続するための接続パッドの形成がある。一般に、部品をパッケージ内に搭載するには、部品上に設けられた金属接続パッドとパッケージ内に設けられた金属パッドとの間に、接続ワイヤを接合する必要がある。
電子回路が形成された基板は、その前面を介して搬送基板に接合されているため、前面はもはやアクセス不能である。従って、製造ステップにおいて前面を介して予め形成された金属エリアに達するまで薄型基板内に切り込みを入れることにより、背面を介する接続を設けることが目標となる。
まず、シリコンおよび前面に形成された絶縁層に、第１のアルミニウムレベルへのアクセスが得られるまで切り込みを入れる。次いで、金の接続ワイヤを、従来のワイヤ接合手法により露出させたアルミニウムエリアに接合させる。しかし、このエリアを覆うシリコンおよび絶縁層に切り込みを入れる必要があったため、このエリアはカップ内に位置している。このため、「ボールボンディング」法でなければ、接合対象ワイヤ（通常、アルミニウム製）の到達斜度が大きすぎてカップ内部への接合が不可能であるため、いわゆる「ウェッジボンディング」法を使用できない。このため、アルミニウムワイヤが好適な場合であっても、金ワイヤ接合を使用し続ける必要がある。また、カップは絶縁材料内でなく半導体材料内に形成されるため、ワイヤとカップの縁部とが短絡するリスクがある。
さらに、ワイヤ接合に供されるアルミニウムエリアは、原則的に、集積回路における通常の相互接続機能に使用されるアルミニウム層よりも厚くなければならないことも、指摘しておくべきである。しかし、上記手法では、実際、（より深い切り込みを望まない限り）第１のアルミニウムレベルのみへのアクセスが得られるが、このレベルが接合を可能にするほど厚いものである理由はない。従って、この解決策を工業的処理に適応させるためには、一般に必要であるよりも厚い第１のアルミニウムレベルを提供する必要があり、標準的な製造工程の変更が要求されるため、望ましくない。
このため、薄型基板を有する電子部品のための接続パッドを形成するための新規な方法を本明細書において提案する。
本方法は：
−非薄型基板上に、専らパッドを接続するための多結晶シリコン層の一部分が設けられた集積回路を形成するステップであって、この部分は集積回路の内部接続に接触するステップと；
−回路を搬送基板上に搬送し、次いで回路の背面を薄層化するステップと；
−薄層化された背面にバイアを開口することにより、多結晶シリコンへのアクセスを得るステップと；
−背面上およびバイア内に金属層を堆積させ、この層をエッチングすることにより、多結晶シリコンを経由して集積回路の内部接続に接触するパッドを画定するステップと；を含む。
−非薄型基板上に、専らパッドを接続するための多結晶シリコン層の一部分が設けられた集積回路を形成するステップであって、この部分は集積回路の内部接続に接触するステップと；
−回路を搬送基板上に搬送し、次いで回路の背面を薄層化するステップと；
−薄層化された背面にバイアを開口することにより、多結晶シリコンへのアクセスを得るステップと；
−背面上およびバイア内に金属層を堆積させ、この層をエッチングすることにより、多結晶シリコンを経由して集積回路の内部接続に接触するパッドを画定するステップと；を含む。
また、本方法は：
−表面半導体層を擁する第１の基板の前面から集積回路を形成するステップであって、この形成ステップが、まず、半導体層の前面上に多結晶シリコン層の部分で覆われた絶縁層を形成するステップと、次いで、絶縁層と金属層との交互体を堆積およびエッチングするステップとを含み、各金属層の間および多結晶シリコン層と金属層の少なくとも１つとの間にはインターコネクトが設けられるステップと；
−基板を、基板の前面を介して搬送基板上に搬送し、搬送基板に接合するステップと；
−第１の基板を、第１の基板の背面を介して薄層化することにより、厚さ約２〜３０ミクロンの半導体層のみを保持するステップと；
−半導体層の背面を介して、多結晶シリコンで覆われた絶縁層エリアの上部に半導体層の全厚さの分だけアパーチャを切り込むステップと；
−アパーチャの底部から絶縁層を除去することによりシリコンを露出させてから、多結晶シリコンに接触することになる金属層を、アパーチャ内に堆積およびエッチングするステップと；を含んでもよい。
−表面半導体層を擁する第１の基板の前面から集積回路を形成するステップであって、この形成ステップが、まず、半導体層の前面上に多結晶シリコン層の部分で覆われた絶縁層を形成するステップと、次いで、絶縁層と金属層との交互体を堆積およびエッチングするステップとを含み、各金属層の間および多結晶シリコン層と金属層の少なくとも１つとの間にはインターコネクトが設けられるステップと；
−基板を、基板の前面を介して搬送基板上に搬送し、搬送基板に接合するステップと；
−第１の基板を、第１の基板の背面を介して薄層化することにより、厚さ約２〜３０ミクロンの半導体層のみを保持するステップと；
−半導体層の背面を介して、多結晶シリコンで覆われた絶縁層エリアの上部に半導体層の全厚さの分だけアパーチャを切り込むステップと；
−アパーチャの底部から絶縁層を除去することによりシリコンを露出させてから、多結晶シリコンに接触することになる金属層を、アパーチャ内に堆積およびエッチングするステップと；を含んでもよい。
追加の処理が要求されるため、金属層と半導体層との間を電気的に絶縁する必要があることは避けるのが望ましい。このため、接続パッドは、残りの半導体層から完全に隔離された半導体層のアイランド上に形成することが好ましい。このアイランドは、多結晶シリコンへのアクセスを得るためのアパーチャの形成中にアイランドの全周囲にトレンチを切り込むことにより境界が定められる。
これらは、ウェーハスケールの製造処理、すなわち、集積回路チップを大量に製造する処理である。その後、ウェーハを個々のチップに細分化してから、チップをパッケージ内に搭載する。チップをパッケージ内に搭載したら、アイランド上に接続パッドを形成する金属に接続ワイヤを接合する。
ワイヤはカップの底部でなくアイランドに接合されるため、特に信頼性が高いアルミニウムワイヤのウェッジボンディング法を、より従来的な金ボールボンディング法と同様に用いることができる。さらに、カップがないため、ワイヤと半導体層との間に短絡のリスクはない。
パッドの形成に供される金属層には所望の厚さを選択でき、前面から形成された導電レベルに対して特定の厚さを選択する必要はない。
多結晶シリコン層へ達するためにエッチングされる酸化物の厚さは、非常に薄くてもよく、集積回路内のＭＯＳトランジスタのゲート（またはＣＣＤ画像センサの場合は電荷移動ゲート）を絶縁する薄い酸化物の厚さと等しくてもよい。酸化物のエッチング選択性はシリコンと比較して優れているため、この酸化物は特にエッチングが容易である。
パッドを形成する金属層と多結晶シリコン層とが接触する。金属層は、原則的にアルミニウムとすることが可能であり、アルミニウムと多結晶シリコンとを接触させることは、特に容易である。第１レベルのアルミニウムは、この接触により露出していないため、腐食するリスクはない。
過去においては必要であったが、基板のシリコンに大面積の開口を設けることによりシリコンの下方の導電パッドを露出させる必要はない。シリコン内に点状の穴（バイアの形態）を開口して多結晶シリコンに達すれば十分であり、パッドの周囲に絶縁トレンチを切り込めば十分である。
また、上記の方法の他に、本発明は、第１の薄型シリコン基板の前面上に形成された集積回路を備える電子部品であって、薄型基板は、厚さ約２〜３０ミクロンの薄い半導体層を備え、第１の基板は、第１の基板の前面を介して搬送基板上に搭載される部品において、半導体層のアクセス可能な背面上に、半導体層上に堆積された金属層の一部分により形成された少なくとも１つの外部接続パッドを含み、金属層は、アイランド内に形成されたアパーチャを通じて、第１の薄型基板の前面上に形成された多結晶シリコン層に直接接触し、多結晶シリコン層は、それ自体、薄型シリコン基板の前面上に形成された内部インターコネクト金属層に接触していることを特徴とする、部品に関する。
搬送基板が、それ自体、集積回路チップであれば、２つの集積回路の前面が互いに接合され、本発明による製造方法は、また、２つの集積回路を接続するためにも供される。この場合、半導体層の背面上に形成された金属層の部分は、接続パッドだけでなく、第２の集積回路（搬送基板を構成するもの）の前面上の導電層に接続するパッドを導電リンクも備える。このリンクは、半導体層内に形成された別のアパーチャと、第２の集積回路の導電層から半導体層を分離する絶縁層とを通過する。
本発明の他の特徴および利点は、下記の添付図面を参照して後続の詳細な説明を読むことで明らかになろう。
シリコンが感応する波長において可視の画像を取得するための、シリコン上の画像センサに関して本発明を説明する。しかし、本発明は、他の材料の基板上および他の波長（例えば赤外線）用のセンサにも適用可能である。また、本発明は、薄型基板上の集積回路と非薄型基板上の従来型集積回路との組み合わせにも適用可能であり、この場合、従来型基板は薄型基板用の搬送基板として供されるが、２つの基板の間には接続が設けられ、外部への接続用のパッドが薄型基板上の回路のアクセス可能な背面に設けられる。
図１は、搬送基板上への搬送前に形成される集積回路の構造を示す。
集積回路は、基板１０の前面で行われる様々な処理により製造され、基板は、一般に、エピタキシャル層１２を擁するシリコン基板である。これらの前面での処理には、各層の堆積、各層のエッチング、不純物の拡散および熱処理などが含まれる。これらの「前工程」処理のすべてをウェーハに対して一括して行ってから、ウェーハを個々のチップに分割する。次いで、（後工程処理において）チップを個々のパッケージ内に搭載する。
従来の前工程処理のうち、何らの変更もなく本発明による方法に採用可能なものには、少なくとも以下のものがある：
−シリコン表面１２上に薄い絶縁層１４（好ましくは酸化ケイ素）の各部分を形成するステップであって、これらは、ＭＯＳトランジスタのゲート、または電荷結合画像センサ（ＣＣＤセンサ）の場合はその上方に電荷移動ゲートの下方に位置することになる；
−堆積またはシリコンの熱酸化のいずれかにより、他の場所により厚い絶縁層１６の各部分を形成するステップ；
−多結晶シリコン層１８の堆積およびエッチングにより、トランジスタゲートまたは電荷移動ゲートを形成するステップ；
−集積回路内部でのインターコネクトの画定を可能にする絶縁層および導電層の交互スタックを堆積させるステップ。様々な手法を使用することができる。図１は、いくつかの導電層（好ましくはアルミニウム系の層）がＭ１〜Ｍ４で示すいくつかのレベルに配置され、別の導電金属（タングステンまたはチタン−タングステン）から形成されたバイアにより接続され、これらのバイアが絶縁層を通過している例を示す。この交互スタックの最後の絶縁層が、インターコネクト上部の最終平坦化層である。
−シリコン表面１２上に薄い絶縁層１４（好ましくは酸化ケイ素）の各部分を形成するステップであって、これらは、ＭＯＳトランジスタのゲート、または電荷結合画像センサ（ＣＣＤセンサ）の場合はその上方に電荷移動ゲートの下方に位置することになる；
−堆積またはシリコンの熱酸化のいずれかにより、他の場所により厚い絶縁層１６の各部分を形成するステップ；
−多結晶シリコン層１８の堆積およびエッチングにより、トランジスタゲートまたは電荷移動ゲートを形成するステップ；
−集積回路内部でのインターコネクトの画定を可能にする絶縁層および導電層の交互スタックを堆積させるステップ。様々な手法を使用することができる。図１は、いくつかの導電層（好ましくはアルミニウム系の層）がＭ１〜Ｍ４で示すいくつかのレベルに配置され、別の導電金属（タングステンまたはチタン−タングステン）から形成されたバイアにより接続され、これらのバイアが絶縁層を通過している例を示す。この交互スタックの最後の絶縁層が、インターコネクト上部の最終平坦化層である。
絶縁層および導電層の交互スタックの堆積中に形成されるすべての絶縁層を、レベルＭ１〜Ｍ４の導電層の各部分、ならびにこれらの層間、またはこれらの層および層１８の間の導電バイアが埋設された単一の絶縁層２０の形態で示している。
図面を複雑化させないため、エピタキシャル層１２のシリコンへの不純物の拡散（絶縁層および導電層の交互スタックの堆積前に行われる）は、図示していない。
図１の左側部分は、特に、外部への接続パッド用の接点として供される金属層を示している。接点は、ゾーンＰＬ１における第１のアルミニウムレベルＭ１上にある。このゾーンＰＬ１において、レベルＭ２、Ｍ３およびＭ４の同様のゾーンをレベルＭ１に対して張り出させ、これらのゾーンの間に別々の接続バイアを設けてもよいが、必須ではない。
回路製造工程の残りは、以下のとおりである。集積回路基板を搬送基板上に搬送し、その平坦化された前面（図１の上部）を接合する。接合は、例えば、２つの極めて平坦な表面間の直接ウェーハ接合（分子付着）により行う。
次いで、前面はもはやアクセス不能であるため、当初の基板の背面を介して処理を続ける。
基板１０を大幅に薄型化することにより、極めて薄いエピタキシャル層１２のみを保つ（ＣＭＯＳ技術の回路については厚さ２〜５ミクロン、ＣＣＤ技術の画像センサについては５〜２０ミクロン、赤外線画像の場合はさらに厚い）。
薄型化の後、外部接続パッドの形成に必要な処理を行う。
図２は、想像されるように本発明が解消することを目標とする欠点を伴う、処理の結果得られる接続パッドを有する薄層化構造を示す。集積回路は逆向きになっている、すなわち、前工程処理が行われた前面が図面下部に来ている。前面は、搬送基板３０に接合されている。図面上部の集積回路の背面は、本質的に、エピタキシャル層１２のみ、またはこの層の一部分のみを備える。
パッドの形成は、単に、形成されるパッドに対応するゾーンＰＬ１の全体において、薄層化された層１２のシリコンに、層の全深さの分だけアパーチャを設けることにより行われる。これにより、図１においてシリコンを覆っていた絶縁層１６が露出する。次に、ゾーンＰＬ１の全体において第１層Ｍ１の金属層が露出するまで、この絶縁層１６および下側の絶縁層部２０にアパーチャが設けられる。露出したアルミニウムは接続パッドとして供され、接続ワイヤ４０を接合可能である。
しかし、この解決策には、無数の欠点がある。
１．標準的な前工程技術では、第１レベルのアルミニウム層が薄すぎるリスクがある。これは、（前面を介してパッドにアクセス可能である非薄型化技術において接続パッドの形成に供される）最後のレベルＭ４の金属が、一般にはより厚いためである。
２．第１レベルＭ１の金属を厚くすることも可能であるが、この場合、薄型基板上に回路を形成するたびに標準技術の変更が必要である。
３．より深い切り込みを設けて最後の（より厚い）金属レベルＭ４に達することにより、接続ワイヤを金属レベルＭ４に接合することも可能であるが、パッドがさらに深くなるためワイヤの接合がより困難になる。
４．シリコン１２および絶縁体２０内に切り込まれたカップ内にパッドが沈み込んでいるため、実際、ワイヤを接続パッド上に斜めにではなく垂直に導入する技術を用いて、アルミニウムワイヤではなく金ワイヤを溶接する必要がある。カップを非常に幅広いものにすることには問題があるが、そうしない限り、ワイヤを斜めに導入することはカップにより妨げられる。
５．金属Ｍ１が剥き出しである（ワイヤ接合後も剥き出しのままである）ため、この金属が将来腐食する原因となり得る。
１．標準的な前工程技術では、第１レベルのアルミニウム層が薄すぎるリスクがある。これは、（前面を介してパッドにアクセス可能である非薄型化技術において接続パッドの形成に供される）最後のレベルＭ４の金属が、一般にはより厚いためである。
２．第１レベルＭ１の金属を厚くすることも可能であるが、この場合、薄型基板上に回路を形成するたびに標準技術の変更が必要である。
３．より深い切り込みを設けて最後の（より厚い）金属レベルＭ４に達することにより、接続ワイヤを金属レベルＭ４に接合することも可能であるが、パッドがさらに深くなるためワイヤの接合がより困難になる。
４．シリコン１２および絶縁体２０内に切り込まれたカップ内にパッドが沈み込んでいるため、実際、ワイヤを接続パッド上に斜めにではなく垂直に導入する技術を用いて、アルミニウムワイヤではなく金ワイヤを溶接する必要がある。カップを非常に幅広いものにすることには問題があるが、そうしない限り、ワイヤを斜めに導入することはカップにより妨げられる。
５．金属Ｍ１が剥き出しである（ワイヤ接合後も剥き出しのままである）ため、この金属が将来腐食する原因となり得る。
これらの欠点を可能な限り克服するため、本発明は、ＭＯＳまたはＣＣＤ技術のいかなる集積回路にも、トランジスタまたは電荷移動ゲートの形成に供される多結晶シリコンゲートレベル（図１および図２における層１８）が用いられることから利益を得る方法を提供する。本発明によれば、形成される接続パッドの位置におけるこの層の一部分を省略し、集積回路においてパッドに割り当てられた役割（電源供給パッド、グランドパッド、入力パッド、出力パッド等）に応じて、この部分を内部金属接続（例えば、第１レベルＭ１の金属接続）に接続する。この多結晶シリコン層の部分は、背面接続パッドと内部金属インターコネクトとの間の中間部として供される。
このため、前面処理中であって搬送および薄層化の前に、トランジスタゲートまたは移動ゲートだけでなく、後にパッドを形成するために確保された層の部分を画定するように、多結晶シリコン層をエッチングする。パッドは、背面処理中であって基板の薄型化後に形成される。さらに、やはり前面処理中であって多結晶シリコン層のエッチング後に、この層と残りの集積回路との間に必要な接点、例えば、多結晶シリコンと多結晶シリコンに対して張り出した第１レベルＭ１の金属層の部分との間の接点が設けられる。残りの前面処理は、搬送および薄層化と同様に変更はない。
背面処理中であって薄層化後に、シリコンに局所的にアパーチャを設けることにより、多結晶シリコン層へのアクセスが得られ、次いで、多結晶シリコンに接触する金属層を堆積させる。前面処理中に堆積された層ではなく、この背面層が接続パッドを形成する。
図３は、前面処理後の本発明による集積回路を示し、前面は上部である。図中、参照符号ＰＬ１で示すのは、接続パッドが設けられるゾーンである。第１の金属レベルＭ１に接続された多結晶シリコン層の一部分は、ゾーンＰＬ１に対して部分的に張り出している。多結晶シリコンと金属との間の電気的接続は、例えばタングステンまたはタングステン／チタン合金で作られた１つ以上の従来型バイアにより行ってもよい。
バイアにより互いに接続されたその他のレベルの層部分は、層部分１８に対して張り出してもよいが、この構成は必須ではない。接続パッドの形成に供される多結晶シリコン層部分は、（図３のように）薄い絶縁体層１４上、またはより厚い絶縁体層１６上に配置してもよい。
前面で行われる製造ステップは標準的なものであり、層のエッチングパターンおよびインターコネクトのみが図１を参照して説明した手法と異なる。
前面でのウェーハスケールの製造ステップの最後に、ウェーハをその前面を介して搬送基板に接合する。以下のステップは、背面を介して行われる。
図４は、搬送基板３０に接合後およびシリコンを厚さ数ミクロンまで薄層化後の集積回路を、背面が最上部に来るように反転させた状態を示す。
図５は、次の製造ステップを示す。すなわち、半導体層１２のシリコンを、その全厚さの分だけエッチングすることにより、接続パッドを形成するために確保された多結晶シリコン層部分の上方に少なくとも１つのアパーチャを形成するステップである。
好ましくは、このエッチング処理により、絶縁層１６に至るまでのシリコンの全厚さの分だけ切り込みを入れて、接続パッドのために確保されたゾーンＰＬ１とアパーチャ５０との両方を完全に取り囲む周辺トレンチ６０を設けることが有益である。このトレンチ６０は、残りのシリコンから電気的に完全に絶縁された単結晶シリコンアイランド７０を画定するとともに、ゾーンＰＬ１を取り巻いている。各接続パッドに対し、異なるアイランドが設けられる。
図２の場合とは対照的に、シリコン１２のエッチングは、ゾーンＰＬ１の全体にではなく、このゾーンの周囲（アイランドを隔離するため）および別々の接点（層１８と一点以上で接触するため）においてのみ行われることに留意されたい。また、シリコンのエッチングは、絶縁層１４または１６（一般に酸化ケイ素である）上では停止するがアルミニウム上では停止しないため、特に容易であることにも留意されたい。
次いで、アパーチャ５０の底部に存在する薄い絶縁層１４を除去し、多結晶シリコンを露出させる。やはり、シリコンと酸化物との間のエッチング選択性のため、この処理は非常に容易である。エッチングマスクの必要すらない。
次いで、接続パッドを実際に形成する。金属層８０（好ましくはアルミニウム層であり、任意選択的にアルミニウム層と窒化チタンとを備えるサンドイッチ構造でもよい）を堆積させる。この層は、多結晶シリコンの背面上ならびにアパーチャおよびトレンチ内に堆積させる。この層をエッチングすることにより、シリコンアイランド上のパッドとアパーチャ５０を覆うゾーンとの境界が定められ、パッドと露出した多結晶シリコン層と間の接点がアパーチャの底部に設けられる。次いで、トレンチ６０内の金属を除去する。アルミニウムの厚さは、接続パッドの役割を果たすために十分なように選択される。
また、アルミニウムは、画像センサマトリクス用の背面接点など、他の目的にも供される。
このように、大量製造は完了する。ウェーハを個々のチップに細分化後、これらのチップをパッケージ内に搭載し、パッドがカップ内に沈み込んでいない状態で、所望の方法により接続ワイヤをパッドに接合してもよい。
図６において、ウェーハを個々のチップに細分化した後に接合される接続ワイヤ９０を点線で示す。このワイヤは非常に斜めの入射角で導入可能であることが分かる。
図中、接触用のアパーチャ５０は、ワイヤが接合されるパッドゾーンＰＬ１に対してオフセットされていると考えられる。また、アパーチャ５０は、ゾーンＰＬ１内に配置することも可能である。アパーチャ５０は点状のアパーチャであり、その占める面積はパッドの面積と比較して小さい。電流がより良好に流れるようにするため、いくつかのアパーチャ５０を設けてもよく、これらはゾーンＰＬ１の内部またはゾーンＰＬ１の周辺に配置されるが、常に隔離されたアイランド７０内に配置される。
上述のように、例えば前面を介して薄型化された画像センサをセンサにより収集された画像を処理するための回路の前面に接合するアプリケーションでは、搬送基板は、非薄型基板上の従来型集積回路であってもよい。この場合、２つの回路を互いに接続する必要がある。このためには、単結晶シリコンをエッチング１２する際に追加のアパーチャ（アイランド７０の内部、従ってトレンチ６０の周縁内）をも形成し、このアパーチャは、１８、Ｍ１、Ｍ２、Ｍ３、Ｍ４などの導電層に対向しないように配置される。次いで、絶縁層をエッチングする追加ステップを行うことにより、絶縁層２０の重なり全体に非薄型集積回路の前面に至るアパーチャを形成し、第２の非薄型集積回路の導電レベルに至るまでエッチングを継続する。この導電レベルは、例えば、第２の回路の最終レベルの導電体（上記レベルＭ４等）である。金属層８０の堆積中、金属層８０は、このように形成されたアパーチャを通じてこの導電レベルに接触する。金属層８０のエッチング中、接続パッドだけでなく、このパッドを第２の集積回路に接続する電気的リンクの境界が定められる。
Claims (8)
- 薄型基板を有する電子部品のための接続パッドを形成するための方法であって：
−非薄型基板上に、専ら前記パッドを接続するための多結晶シリコン層（１８）の一部分が設けられた集積回路を形成するステップであって、この部分は前記集積回路の内部接続（Ｍ１）に接触するステップと；
−前記回路を搬送基板（３０）上に搬送し、次いで前記回路の背面を薄層化するステップと；
−前記薄層化された背面（１２）にバイア（５０）を開口することにより、前記多結晶シリコンへのアクセスを得るステップと；
−前記背面上および前記バイア内に金属層（８０）を堆積させ、この層をエッチングすることにより、前記多結晶シリコン（１８）を経由して前記集積回路の前記内部接続（Ｍ１）に接触するパッドを画定するステップと；を含む、方法。 - 前記パッドを形成する処理が：
−表面半導体層（１２）を擁する第１の基板（１０）の前面から前記集積回路を形成するステップであって、この形成ステップが、まず、前記半導体層の前面上に多結晶シリコン層（１８）の前記部分で覆われた絶縁層（１４、１６）を形成するステップと、次いで、絶縁層と金属層との交互体を堆積およびエッチングするステップとを含み、前記各金属層の間および前記多結晶シリコン層と前記金属層の少なくとも１つとの間にはインターコネクトが設けられるステップと；
−前記基板を、前記基板の前面を介して前記搬送基板（３０）上に搬送し、前記搬送基板（３０）に接合するステップと；
−前記第１の基板（１０）を、前記第１の基板（１０）の背面を介して薄層化することにより、厚さ約２〜３０ミクロンの半導体層（１２）のみを保持するステップと；
−前記半導体層の背面を介して、多結晶シリコンで覆われた絶縁層エリアの上部に前記半導体層の全厚さの分だけアパーチャ（５０）を切り込むステップと；
−前記アパーチャの底部から前記絶縁層を除去することにより前記シリコンを露出させてから、前記多結晶シリコンに接触することになる前記金属層を、前記アパーチャ内に堆積およびエッチングするステップと；を含む、請求項１に記載の方法。 - 前記半導体層のエッチング処理中、後に画定される前記接続パッドと前記半導体層内に形成された前記アパーチャとの両方を完全に取り囲む周辺トレンチがエッチングされることを特徴とする、請求項２に記載の方法。
- 前記背面上に堆積される前記金属がアルミニウム系金属であることを特徴とする、請求項２または３に記載の方法。
- 前記搬送基板は、その前面に、前記薄型基板上に形成された前記集積回路に接続される第２の集積回路が集積された基板である方法であって、前記半導体層（１２）をエッチングするステップ中、追加のアパーチャが形成され、このアパーチャの下方に位置する前記絶縁層は、その後、前記第２の集積回路の前面に至るまでエッチングされ、このエッチングは前記第２の集積回路の導電体が露出されるまで継続され、その後、前記半導体層の前記背面上に金属層を堆積させるステップが行われ、この絶縁層のエッチングにより、前記薄型基板上の前記集積回路に接続される接続パッドと前記追加のアパーチャを通る前記第２の集積回路への導電リンクとの両方の境界が定められることを特徴とする、請求項２〜４のいずれか一項に記載の方法。
- 第１の薄型シリコン基板の前面上に形成された集積回路を備える電子部品であって、前記薄型基板は、厚さ約２〜３０ミクロンの薄い半導体層（１２）を備え、前記第１の基板は、前記第１の基板の前面を介して搬送基板（３０）上に搭載される部品において、前記部品は、前記半導体層（１２）のアクセス可能な背面上に、前記半導体層上に堆積された金属層（８０）の一部分により形成された少なくとも１つの外部接続パッド（ＰＬ１）を含み、前記金属層（８０）は、アイランド内に形成されたアパーチャを通じて、前記第１の薄型基板の前記前面上に形成された多結晶シリコン層（１８）に直接接触し、前記多結晶シリコン層（１８）は、それ自体、前記薄型シリコン基板の前記前面上に形成された金属層（Ｍ１）に接触していることを特徴とする、部品。
- 前記半導体層内に形成された前記アパーチャは、アイランドを取り囲むトレンチにより残りの前記半導体層から完全に電気的に絶縁された半導体層アイランド内に形成されていることを特徴とする、請求項６に記載の部品。
- 前記搬送基板が集積回路チップであり、前記２つの集積回路の前面が互いに接合され、前記半導体層の前記背面上に形成された前記金属層（８０）の前記部分が、前記接続パッド以外に、前記半導体層内に形成された別のアパーチャと第２の集積回路の前記前面上の導電層から前記半導体層を分離する絶縁層とを通じて、前記第２の集積回路の前記導電層に前記パッドを接続する導電リンクを備えることを特徴とする、請求項６または７に記載の電子部品。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0611083A FR2910705B1 (fr) | 2006-12-20 | 2006-12-20 | Structure de plots de connexion pour capteur d'image sur substrat aminci |
| FR0611083 | 2006-12-20 | ||
| PCT/EP2007/063691 WO2008074691A1 (fr) | 2006-12-20 | 2007-12-11 | Structure de plots de connexion pour capteur d'image sur substrat aminci |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010514178A true JP2010514178A (ja) | 2010-04-30 |
| JP5629906B2 JP5629906B2 (ja) | 2014-11-26 |
Family
ID=38255880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009541982A Expired - Fee Related JP5629906B2 (ja) | 2006-12-20 | 2007-12-11 | 薄型基板上の画像センサのための接続パッド構造 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8105917B2 (ja) |
| EP (1) | EP2092564B1 (ja) |
| JP (1) | JP5629906B2 (ja) |
| AT (1) | ATE524830T1 (ja) |
| FR (1) | FR2910705B1 (ja) |
| WO (1) | WO2008074691A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014165219A (ja) * | 2013-02-21 | 2014-09-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2910707B1 (fr) * | 2006-12-20 | 2009-06-12 | E2V Semiconductors Soc Par Act | Capteur d'image a haute densite d'integration |
| FR2930840B1 (fr) * | 2008-04-30 | 2010-08-13 | St Microelectronics Crolles 2 | Procede de reprise de contact sur un circuit eclaire par la face arriere |
| FR2948815B1 (fr) * | 2009-07-31 | 2012-02-03 | E2V Semiconductors | Structure de plots de connexion pour composant electronique |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140850A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 積層集積型半導体回路装置の製法 |
| JPH04307732A (ja) * | 1991-04-04 | 1992-10-29 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| JP2001189419A (ja) * | 1999-12-28 | 2001-07-10 | Mitsumasa Koyanagi | ３次元半導体集積回路装置の製造方法 |
| JP2001250913A (ja) * | 1999-12-28 | 2001-09-14 | Mitsumasa Koyanagi | ３次元半導体集積回路装置及びその製造方法 |
| JP2001308137A (ja) * | 2000-04-26 | 2001-11-02 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
| JP2002033458A (ja) * | 2000-07-19 | 2002-01-31 | Nikon Corp | 半導体装置及びその製造方法 |
| JP2002299370A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | 高周波半導体装置 |
| JP2005150463A (ja) * | 2003-11-17 | 2005-06-09 | Sony Corp | 固体撮像素子及び固体撮像素子の製造方法 |
| JP2005175306A (ja) * | 2003-12-12 | 2005-06-30 | Sony Corp | 半導体集積回路装置及びその製造方法 |
| JP2006041450A (ja) * | 2004-07-27 | 2006-02-09 | Zycube:Kk | 半導体集積回路装置およびその製造方法 |
| JP2008085226A (ja) * | 2006-09-28 | 2008-04-10 | Renesas Technology Corp | 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2829292B1 (fr) * | 2001-08-31 | 2004-09-10 | Atmel Grenoble Sa | Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot |
| FR2856844B1 (fr) * | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| JP2005136214A (ja) * | 2003-10-30 | 2005-05-26 | Nec Corp | 薄膜デバイス基板の製造方法 |
| FR2863773B1 (fr) * | 2003-12-12 | 2006-05-19 | Atmel Grenoble Sa | Procede de fabrication de puces electroniques en silicium aminci |
| FR2887076B1 (fr) * | 2005-06-10 | 2007-08-31 | Atmel Grenoble Soc Par Actions | Capteur d'image a substrat semiconducteur aminci avec metallisation arriere |
-
2006
- 2006-12-20 FR FR0611083A patent/FR2910705B1/fr not_active Expired - Fee Related
-
2007
- 2007-12-11 US US12/518,030 patent/US8105917B2/en not_active Expired - Fee Related
- 2007-12-11 JP JP2009541982A patent/JP5629906B2/ja not_active Expired - Fee Related
- 2007-12-11 EP EP07857381A patent/EP2092564B1/fr not_active Not-in-force
- 2007-12-11 AT AT07857381T patent/ATE524830T1/de not_active IP Right Cessation
- 2007-12-11 WO PCT/EP2007/063691 patent/WO2008074691A1/fr active Application Filing
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140850A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 積層集積型半導体回路装置の製法 |
| JPH04307732A (ja) * | 1991-04-04 | 1992-10-29 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| JP2001189419A (ja) * | 1999-12-28 | 2001-07-10 | Mitsumasa Koyanagi | ３次元半導体集積回路装置の製造方法 |
| JP2001250913A (ja) * | 1999-12-28 | 2001-09-14 | Mitsumasa Koyanagi | ３次元半導体集積回路装置及びその製造方法 |
| JP2001308137A (ja) * | 2000-04-26 | 2001-11-02 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
| JP2002033458A (ja) * | 2000-07-19 | 2002-01-31 | Nikon Corp | 半導体装置及びその製造方法 |
| JP2002299370A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | 高周波半導体装置 |
| JP2005150463A (ja) * | 2003-11-17 | 2005-06-09 | Sony Corp | 固体撮像素子及び固体撮像素子の製造方法 |
| JP2005175306A (ja) * | 2003-12-12 | 2005-06-30 | Sony Corp | 半導体集積回路装置及びその製造方法 |
| JP2006041450A (ja) * | 2004-07-27 | 2006-02-09 | Zycube:Kk | 半導体集積回路装置およびその製造方法 |
| JP2008085226A (ja) * | 2006-09-28 | 2008-04-10 | Renesas Technology Corp | 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014165219A (ja) * | 2013-02-21 | 2014-09-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2910705A1 (fr) | 2008-06-27 |
| US8105917B2 (en) | 2012-01-31 |
| WO2008074691A1 (fr) | 2008-06-26 |
| US20100314776A1 (en) | 2010-12-16 |
| JP5629906B2 (ja) | 2014-11-26 |
| FR2910705B1 (fr) | 2009-02-27 |
| ATE524830T1 (de) | 2011-09-15 |
| EP2092564B1 (fr) | 2011-09-14 |
| EP2092564A1 (fr) | 2009-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11139331B2 (en) | Semiconductor device and semiconductor-device manufacturing method | |
| US11978758B2 (en) | Methods and apparatus for via last through-vias | |
| US8003433B2 (en) | Process for fabricating a high-integration-density image sensor | |
| US10535696B2 (en) | Pad structure exposed in an opening through multiple dielectric layers in BSI image sensor chips | |
| JP4373866B2 (ja) | 半導体装置の製造方法 | |
| US7705440B2 (en) | Substrate having through-wafer vias and method of forming | |
| TWI397972B (zh) | Semiconductor device manufacturing method | |
| WO2005101476A1 (ja) | 半導体素子及び半導体素子の製造方法 | |
| US11996368B2 (en) | Pad structure for enhanced bondability | |
| WO2005086216A1 (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP5629906B2 (ja) | 薄型基板上の画像センサのための接続パッド構造 | |
| US20110024864A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH10223881A (ja) | 半導体装置およびその製造方法 | |
| US20240055459A1 (en) | Semiconductor device and fabrication method therefor | |
| US20080157133A1 (en) | Semiconductor Device and Fabricating Method Thereof | |
| JP2001135639A (ja) | 半導体装置およびその製造方法 | |
| JP2006179663A (ja) | 半導体装置、半導体装置の製造方法、及び半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130620 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140508 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140912 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5629906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |