JPH04307732A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04307732A JPH04307732A JP7141791A JP7141791A JPH04307732A JP H04307732 A JPH04307732 A JP H04307732A JP 7141791 A JP7141791 A JP 7141791A JP 7141791 A JP7141791 A JP 7141791A JP H04307732 A JPH04307732 A JP H04307732A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- polycrystalline silicon
- point metal
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000002844 melting Methods 0.000 claims description 30
- 230000008018 melting Effects 0.000 claims description 26
- 239000013078 crystal Substances 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 3
- 239000010937 tungsten Substances 0.000 abstract description 3
- 239000007789 gas Substances 0.000 abstract 1
- 239000002245 particle Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 61
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に、配線プラグの抵抗を低減した半導
体装置及びその製造方法に関する。
造方法に係り、特に、配線プラグの抵抗を低減した半導
体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の配線はＡｌ又はＡｌ
−Ｓｉの単層構造で形成されていた。しかしながら、半
導体装置の高集積化に伴い、配線及びコンタクト孔が微
細化され、Ａｌ配線の断面積が小さくなり、抵抗が増加
し、断線やエレクトロマイグレーションによる接続不良
が増加するという問題があった。そして、特に、配線の
段差部分における断線，エレクトロマイグレーションの
発生が増加していた。
−Ｓｉの単層構造で形成されていた。しかしながら、半
導体装置の高集積化に伴い、配線及びコンタクト孔が微
細化され、Ａｌ配線の断面積が小さくなり、抵抗が増加
し、断線やエレクトロマイグレーションによる接続不良
が増加するという問題があった。そして、特に、配線の
段差部分における断線，エレクトロマイグレーションの
発生が増加していた。
【０００３】そこで、Ａｌに変わる配線として、高融点
金属，高融点金属硅化物が注目されている。この高融点
金属に着目し、コンタクト孔内を高融点金属で埋め込む
ことにより、半導体装置の平坦化を実現し、断線やエレ
クトロマイグレーションによる接続不良を防止する従来
例として、特開昭６０−８５５１３号及び特開昭６２−
３５５４０号が知られている。
金属，高融点金属硅化物が注目されている。この高融点
金属に着目し、コンタクト孔内を高融点金属で埋め込む
ことにより、半導体装置の平坦化を実現し、断線やエレ
クトロマイグレーションによる接続不良を防止する従来
例として、特開昭６０−８５５１３号及び特開昭６２−
３５５４０号が知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記特
開昭６０−８５５１３号及び特開昭６２−３５５４０号
に開示されている従来例は、コンタクト孔内を埋め込む
ための高融点金属を単結晶シリコン膜（基板）上に形成
しているため、当該高融点金属が粒界の細かい針状の結
晶構造で単結晶シリコン膜上に成長する結果、電子の散
乱を生じ、配線プラグの抵抗が増加するという課題があ
った。
開昭６０−８５５１３号及び特開昭６２−３５５４０号
に開示されている従来例は、コンタクト孔内を埋め込む
ための高融点金属を単結晶シリコン膜（基板）上に形成
しているため、当該高融点金属が粒界の細かい針状の結
晶構造で単結晶シリコン膜上に成長する結果、電子の散
乱を生じ、配線プラグの抵抗が増加するという課題があ
った。
【０００５】そこで、本発明は、このような課題を解決
するためになされたものであり、高融点金属を粒界の大
きい柱状の結晶構造で成長させることで、電子の散乱を
防ぎ、配線プラグの抵抗が低下した半導体装置及びその
製造方法を提供することを目的とする。
するためになされたものであり、高融点金属を粒界の大
きい柱状の結晶構造で成長させることで、電子の散乱を
防ぎ、配線プラグの抵抗が低下した半導体装置及びその
製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この目的を解決するため
に本発明は、半導体基板上もしくは下層配線上の絶縁膜
にコンタクト孔を有し、該コンタクト孔を介して当該半
導体基板もしくは下層配線と接続する上層配線を有する
半導体装置において、前記コンタクト孔内には、少なく
とも基板側から順に、多結晶シリコン層、高融点金属層
が形成された多層構造を含むことを特徴とする半導体装
置を提供するものである。
に本発明は、半導体基板上もしくは下層配線上の絶縁膜
にコンタクト孔を有し、該コンタクト孔を介して当該半
導体基板もしくは下層配線と接続する上層配線を有する
半導体装置において、前記コンタクト孔内には、少なく
とも基板側から順に、多結晶シリコン層、高融点金属層
が形成された多層構造を含むことを特徴とする半導体装
置を提供するものである。
【０００７】また、半導体基板上もしくは下層配線上の
絶縁膜にコンタクト孔を有し、該コンタクト孔を介して
当該半導体基板もしくは下層配線と上層配線とを接続す
る半導体装置の製造方法において、前記絶縁膜にコンタ
クト孔を開孔する第１工程と、当該コンタクト孔内に多
結晶シリコン層を形成する第２工程と、次いで当該多結
晶シリコン層表面に高融点金属層を形成する第３工程と
、からなることを特徴とする半導体装置の製造方法を提
供するものである。
絶縁膜にコンタクト孔を有し、該コンタクト孔を介して
当該半導体基板もしくは下層配線と上層配線とを接続す
る半導体装置の製造方法において、前記絶縁膜にコンタ
クト孔を開孔する第１工程と、当該コンタクト孔内に多
結晶シリコン層を形成する第２工程と、次いで当該多結
晶シリコン層表面に高融点金属層を形成する第３工程と
、からなることを特徴とする半導体装置の製造方法を提
供するものである。
【０００８】
【作用】本発明に係る半導体装置及びその製造方法によ
れば、コンタクト孔内に、少なくとも基板側から順に、
多結晶シリコン層、高融点金属層を形成することで、当
該高融点金属は、多結晶シリコン層上に成長する結果、
当該高融点金属を粒界の大きい柱状の結晶構造で成長す
ることができる。
れば、コンタクト孔内に、少なくとも基板側から順に、
多結晶シリコン層、高融点金属層を形成することで、当
該高融点金属は、多結晶シリコン層上に成長する結果、
当該高融点金属を粒界の大きい柱状の結晶構造で成長す
ることができる。
【０００９】即ち、高融点金属は、単結晶シリコン層上
に成長させる場合と多結晶シリコン層上に成長させる場
合とで、その成長機構が異なるため、当該高融点金属の
成長構造も異なる。高融点金属を単結晶シリコン層上に
形成すると、当該高融点金属は、粒界の細かい針状の結
晶構造で成長するため、電子の散乱が発生し、抵抗が増
加する。これより、本発明者は、高融点金属を粒界の大
きい結晶構造で形成することを目的として研究を重ねた
結果、高融点金属を多結晶シリコン層上に形成すると、
当該高融点金属は、粒界の大きい柱状の結晶構造で成長
することを見いだした。
に成長させる場合と多結晶シリコン層上に成長させる場
合とで、その成長機構が異なるため、当該高融点金属の
成長構造も異なる。高融点金属を単結晶シリコン層上に
形成すると、当該高融点金属は、粒界の細かい針状の結
晶構造で成長するため、電子の散乱が発生し、抵抗が増
加する。これより、本発明者は、高融点金属を粒界の大
きい結晶構造で形成することを目的として研究を重ねた
結果、高融点金属を多結晶シリコン層上に形成すると、
当該高融点金属は、粒界の大きい柱状の結晶構造で成長
することを見いだした。
【００１０】高融点金属の結晶構造（粒界）が大きいと
、電子の散乱を低減することができる結果、配線プラグ
の抵抗を低下することが可能となる。
、電子の散乱を低減することができる結果、配線プラグ
の抵抗を低下することが可能となる。
【００１１】
【実施例】次に本発明の一実施例について、図面に基づ
いて説明する。図１は、本発明に係る半導体装置の製造
工程を示す断面図である。
いて説明する。図１は、本発明に係る半導体装置の製造
工程を示す断面図である。
【００１２】図１（１）に示す工程では、不純物拡散層
２が形成された半導体基板１表面にＣＶＤ法により６０
００Åの酸化膜３を形成した後、選択的にコンタクト孔
４を形成する。
２が形成された半導体基板１表面にＣＶＤ法により６０
００Åの酸化膜３を形成した後、選択的にコンタクト孔
４を形成する。
【００１３】次いで、図１（２）に示す工程では、ＣＶ
Ｄ法によりコンタクト孔４内に、多結晶シリコン層５を
厚さ３００Å程度で形成する。ここで、反応室内の圧力
は２〜３Ｔｏｒｒ，温度は５５０℃とした。
Ｄ法によりコンタクト孔４内に、多結晶シリコン層５を
厚さ３００Å程度で形成する。ここで、反応室内の圧力
は２〜３Ｔｏｒｒ，温度は５５０℃とした。
【００１４】次に、図１（３）に示す工程では、ソース
ガスとして、ＷＦ６，Ｈ２ を導入し、図１（２）に示
す工程に連続して、多結晶シリコン層５表面にタングス
テン（Ｗ）層６を厚さ５０００Å程度で形成する。この
時の反応室内の圧力は８０Ｔｏｒｒ，温度は２８０℃と
した。このように、ソースガスを変えるだけで、多結晶
シリコン層５表面に連続してＷ層６を形成することがで
きる。尚、ここで、Ｗ層６は、多結晶シリコン層５表面
に形成されるため、Ｗ層６の結晶構造が粒径の大きい柱
状となる。このため、当該Ｗ膜は、電子の散乱を防ぐ結
果、抵抗を低下することが可能となる。
ガスとして、ＷＦ６，Ｈ２ を導入し、図１（２）に示
す工程に連続して、多結晶シリコン層５表面にタングス
テン（Ｗ）層６を厚さ５０００Å程度で形成する。この
時の反応室内の圧力は８０Ｔｏｒｒ，温度は２８０℃と
した。このように、ソースガスを変えるだけで、多結晶
シリコン層５表面に連続してＷ層６を形成することがで
きる。尚、ここで、Ｗ層６は、多結晶シリコン層５表面
に形成されるため、Ｗ層６の結晶構造が粒径の大きい柱
状となる。このため、当該Ｗ膜は、電子の散乱を防ぐ結
果、抵抗を低下することが可能となる。
【００１５】以上の工程により、コンタクト孔４は、基
板に近い層から順に、多結晶シリコン層５及びＷ層６が
埋め込まれた。次いで、図１（４）に示す工程では、図
１（３）の工程で得た半導体基板１全面にＡｌ層を形成
し、所望のパターニングを行い、Ａｌ配線プラグ７、Ａ
ｌ配線を形成する。
板に近い層から順に、多結晶シリコン層５及びＷ層６が
埋め込まれた。次いで、図１（４）に示す工程では、図
１（３）の工程で得た半導体基板１全面にＡｌ層を形成
し、所望のパターニングを行い、Ａｌ配線プラグ７、Ａ
ｌ配線を形成する。
【００１６】また、この後さらに酸化膜を形成し、所望
によりコンタクト孔を開孔して、図１（２）以降の工程
を繰り返すことで、多層配線を有する半導体装置を得る
こともできる。
によりコンタクト孔を開孔して、図１（２）以降の工程
を繰り返すことで、多層配線を有する半導体装置を得る
こともできる。
【００１７】次に、本実施例で得た半導体装置の配線プ
ラグと、シリコン基板上のコンタクト孔内に直接Ｗ層を
形成した従来の半導体装置の配線プラグとの抵抗値を比
較したところ、本発明に係る半導体装置は、従来の半導
体装置より抵抗値が９０％に低下していた。これより、
本発明に係る半導体装置は、配線プラグの抵抗が極めて
低減することが立証された。
ラグと、シリコン基板上のコンタクト孔内に直接Ｗ層を
形成した従来の半導体装置の配線プラグとの抵抗値を比
較したところ、本発明に係る半導体装置は、従来の半導
体装置より抵抗値が９０％に低下していた。これより、
本発明に係る半導体装置は、配線プラグの抵抗が極めて
低減することが立証された。
【００１８】尚、本実施例では、図１（２）に示す工程
で、多結晶シリコン層を３００Å程度の膜厚で形成した
が、多結晶シリコン層は、３００〜５００Å程度の範囲
内で形成することが好適である。
で、多結晶シリコン層を３００Å程度の膜厚で形成した
が、多結晶シリコン層は、３００〜５００Å程度の範囲
内で形成することが好適である。
【００１９】また、図１（３）に示す工程では、多結晶
シリコン層表面にＷ層を形成したが、さらに配線プラグ
を低抵抗化するため、当該Ｗ層を形成する前に、ＷＳｉ
Ｘ 層を形成し、コンタクト孔内を多結晶シリコン層、
ＷＳｉＸ 層、Ｗ層で埋め込んでも良い。
シリコン層表面にＷ層を形成したが、さらに配線プラグ
を低抵抗化するため、当該Ｗ層を形成する前に、ＷＳｉ
Ｘ 層を形成し、コンタクト孔内を多結晶シリコン層、
ＷＳｉＸ 層、Ｗ層で埋め込んでも良い。
【００２０】そして、図１（３）に示す工程では、高融
点金属層として、Ｗ層を形成したが、これに限らず、Ｍ
ｏ、Ｔｉ等、他の高融点金属を用いても良い。また、Ｗ
層を５０００Å程度の膜厚で形成したが、Ｗ層は、５０
００〜１００００Å程度の範囲内で形成することが好適
である。尚、この時、埋め込み層の膜厚は、コンタクト
孔の深さより厚くならないようにすることが平坦化を行
う上で好適である。また、前記高融点金属に合わせて、
前記ＷＳｉＸ 層を、Ｍｏ、Ｔｉ等、他の高融点金属シ
リサイド層に変えて形成しても良い。
点金属層として、Ｗ層を形成したが、これに限らず、Ｍ
ｏ、Ｔｉ等、他の高融点金属を用いても良い。また、Ｗ
層を５０００Å程度の膜厚で形成したが、Ｗ層は、５０
００〜１００００Å程度の範囲内で形成することが好適
である。尚、この時、埋め込み層の膜厚は、コンタクト
孔の深さより厚くならないようにすることが平坦化を行
う上で好適である。また、前記高融点金属に合わせて、
前記ＷＳｉＸ 層を、Ｍｏ、Ｔｉ等、他の高融点金属シ
リサイド層に変えて形成しても良い。
【００２１】また、多結晶シリコン層と高融点金属層は
、多結晶シリコン層：高融点金属層＝１：１００〜１：
２００となることが好適である。
、多結晶シリコン層：高融点金属層＝１：１００〜１：
２００となることが好適である。
【００２２】
【発明の効果】以上説明したように本発明によれば、コ
ンタクト孔内に、少なくとも基板側から順に、多結晶シ
リコン層、高融点金属層を形成することで、当該高融点
金属は、多結晶シリコン層上に成長する。これより、前
記高融点金属を粒界の大きい柱状の結晶構造で成長する
ことができる。この結果、前記高融点金属層における電
子の散乱を防ぐことができ、配線プラグの抵抗を低下す
ることが可能な半導体装置及びその製造方法を提供する
ことが可能となる。
ンタクト孔内に、少なくとも基板側から順に、多結晶シ
リコン層、高融点金属層を形成することで、当該高融点
金属は、多結晶シリコン層上に成長する。これより、前
記高融点金属を粒界の大きい柱状の結晶構造で成長する
ことができる。この結果、前記高融点金属層における電
子の散乱を防ぐことができ、配線プラグの抵抗を低下す
ることが可能な半導体装置及びその製造方法を提供する
ことが可能となる。
【図１】本発明に係る実施例における半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
１ 半導体基板
２ 不純物拡散層
３ 酸化膜
４ コンタクト孔
５ 多結晶シリコン層
６ タングステン層
７ Ａｌ配線プラグ
Claims (2)
- 【請求項１】 半導体基板上もしくは下層配線上の絶
縁膜にコンタクト孔を有し、該コンタクト孔を介して当
該半導体基板もしくは下層配線と接続する上層配線を有
する半導体装置において、前記コンタクト孔内には、少
なくとも基板側から順に、多結晶シリコン層、高融点金
属層が形成された多層構造を含むことを特徴とする半導
体装置。 - 【請求項２】 半導体基板上もしくは下層配線上の絶
縁膜にコンタクト孔を有し、該コンタクト孔を介して当
該半導体基板もしくは下層配線と上層配線とを接続する
半導体装置の製造方法において、前記絶縁膜にコンタク
ト孔を開孔する第１工程と、当該コンタクト孔内に多結
晶シリコン層を形成する第２工程と、次いで当該多結晶
シリコン層表面に高融点金属層を形成する第３工程と、
からなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7141791A JPH04307732A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7141791A JPH04307732A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04307732A true JPH04307732A (ja) | 1992-10-29 |
Family
ID=13459919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7141791A Pending JPH04307732A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04307732A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
| US5702979A (en) * | 1994-05-31 | 1997-12-30 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5719071A (en) * | 1995-12-22 | 1998-02-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad sturcture in an integrated circuit |
| US5909636A (en) * | 1994-12-22 | 1999-06-01 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5914518A (en) * | 1994-05-31 | 1999-06-22 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
| US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
| US6093963A (en) * | 1994-12-22 | 2000-07-25 | Stmicroelectronics, Inc. | Dual landing pad structure including dielectric pocket |
| KR100273716B1 (ko) * | 1998-02-23 | 2001-01-15 | 황철주 | 반도체 소자의 제조방법 |
| JP2010514178A (ja) * | 2006-12-20 | 2010-04-30 | ウードゥヴェ セミコンダクターズ | 薄型基板上の画像センサのための接続パッド構造 |
-
1991
- 1991-04-04 JP JP7141791A patent/JPH04307732A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956615A (en) * | 1994-05-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
| US5793111A (en) * | 1994-05-31 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Barrier and landing pad structure in an integrated circuit |
| US5914518A (en) * | 1994-05-31 | 1999-06-22 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
| US5894160A (en) * | 1994-05-31 | 1999-04-13 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5702979A (en) * | 1994-05-31 | 1997-12-30 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
| US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
| US6093963A (en) * | 1994-12-22 | 2000-07-25 | Stmicroelectronics, Inc. | Dual landing pad structure including dielectric pocket |
| USRE36938E (en) * | 1994-12-22 | 2000-10-31 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5909636A (en) * | 1994-12-22 | 1999-06-01 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5828130A (en) * | 1995-12-22 | 1998-10-27 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US6025265A (en) * | 1995-12-22 | 2000-02-15 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5719071A (en) * | 1995-12-22 | 1998-02-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad sturcture in an integrated circuit |
| KR100273716B1 (ko) * | 1998-02-23 | 2001-01-15 | 황철주 | 반도체 소자의 제조방법 |
| JP2010514178A (ja) * | 2006-12-20 | 2010-04-30 | ウードゥヴェ セミコンダクターズ | 薄型基板上の画像センサのための接続パッド構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| US5447880A (en) | Method for forming an amorphous silicon programmable element | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH04307732A (ja) | 半導体装置及びその製造方法 | |
| JP2800788B2 (ja) | 半導体装置の製造方法 | |
| JP2004128501A (ja) | 表面保護によるニッケルシリサイド−窒化ケイ素の接着性の改良 | |
| JPS63172463A (ja) | 半導体装置 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP2592844B2 (ja) | 高融点金属膜の形成方法 | |
| KR100323638B1 (ko) | 낮은 저항의 배선층을 갖는 반도체 장치 및 그 제조 방법 | |
| JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| US6597042B1 (en) | Contact with germanium layer | |
| JP3328358B2 (ja) | 半導体装置の製造方法 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| JPH11233453A (ja) | 半導体装置の製造方法 | |
| JP3158421B2 (ja) | 配線の形成方法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JPH01206623A (ja) | 半導体装置の製造方法 | |
| JPH09148328A (ja) | 半導体装置の製造方法 | |
| JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 | |
| JPH0562933A (ja) | 半導体装置の製造方法 | |
| JPH01183116A (ja) | 多層電極形成法 |