JPH01183116A - 多層電極形成法 - Google Patents

多層電極形成法

Info

Publication number
JPH01183116A
JPH01183116A JP783188A JP783188A JPH01183116A JP H01183116 A JPH01183116 A JP H01183116A JP 783188 A JP783188 A JP 783188A JP 783188 A JP783188 A JP 783188A JP H01183116 A JPH01183116 A JP H01183116A
Authority
JP
Japan
Prior art keywords
film
layer
tungsten
melting point
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP783188A
Other languages
English (en)
Inventor
Yuko Hochido
宝地戸 雄幸
Takehiko Futaki
剛彦 二木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOUJIYUNDO KAGAKU KENKYUSHO KK
Kojundo Kagaku Kenkyusho KK
Original Assignee
KOUJIYUNDO KAGAKU KENKYUSHO KK
Kojundo Kagaku Kenkyusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOUJIYUNDO KAGAKU KENKYUSHO KK, Kojundo Kagaku Kenkyusho KK filed Critical KOUJIYUNDO KAGAKU KENKYUSHO KK
Priority to JP783188A priority Critical patent/JPH01183116A/ja
Publication of JPH01183116A publication Critical patent/JPH01183116A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の目的) 産業上の利用分野 本発明は、タングステン、モリブデン、タンタルあるい
はチタン等の高融点金属を化学的気相成長法(以下CV
D法という)を用いて多層に選択的成長させる多層電極
形成法に関する。
従来の技術 半導体集積回路は、LSIからVISIへと進歩し、集
積度でメガピッド、微細加ニレベルでサブミクロン時代
に突入した。
例えば、MO8型素子のゲート電極材料は64キロビツ
トまでポリシリコンが使用され、256キロビツトや1
メガビツトはポリシリコンの上にモリブデン、タングス
テン、チタン等のシリサイドを重ねた二層構造が使用さ
れている。この二層構造はポリサイドと呼ばれている。
このように電極材料が変化した理由はLSIの集積度が
上ると電極や配線が微細化し、例えば、1メガビツトの
VLSIでは電極の幅は1ミクロン近くになり、このた
め電気抵抗が高くなって電気信号の伝達が遅延する。こ
れを防ぐために電気電導度の高いポリサイドが使用され
るようになった。
しかし、4メガビツトや16メガビツトとさらに集積度
が上るとポリサイドでも抵抗が高過ぎるということから
、電極材料としてタングステン、モリブデン、タンタル
あるいはチタン等の高融点金属が検討されている。
従来の電極材料であるポリシリコンの抵抗率は約250
μΩ・cmが限界であるのに対し、タングステンシリサ
イド(WSi2)、チタンシリサイド(TiSi2)等
では約10〜20μΩ・cmであり、タングステン、モ
リブデン等では約5μΩ・cmであり低抵抗化が期待で
きる。
さらに、イオン打ち込みののち、イオンを活性化させる
ために電極を付けたまま加熱する場合、900〜100
0℃に耐える高融点金属が要求される。
以上のような高融点金属の成膜には一般的にはスパッタ
法が使用されているが、VLSIになって集積度が高ま
り構造が複雑になってくると、基板の表面に段差や凹凸
が多くなり、電極の膜厚が平坦部と段差のところでは差
ができてそれが断線の原因になる。
また、微細化における配線技術のもう一つの問題点は、
コンタクトホール、多層配線のスルーホールのような微
細孔の中に着膜する場合、スパッタ法では孔の周囲だけ
着膜できても孔の中は空洞になってしまうおそれがある
このような欠点を除去するため、CVD法を用いる成膜
法が研究されている。ガス状材料を使用するCVD法は
基板上の段差や凹凸や微細孔の中も均一に着膜すること
ができる。
タングステン、モリブデン、タンタルあるいはチタン等
の高融点金属のCVD法では一般的にはこれらの金属の
ハロゲン化物が用いられるが、中でも低温でガス化し易
い六フッ化タングステン(WF6)、六フッ化モリブデ
ン(MOF6)等のフッ化物を用いることが多い。
例えば、タングステンを着膜する場合、WF6と水素ガ
ス(H2)を用いる。反応初期にコンタクト表面の自然
酸化膜はWF6で還元除去され、その後SiまたはAI
のような金属上にそれぞれ以下に示す還元反応が進みW
膜が形成される。
2WF6 +3S i→2W+38 i F4WF6 
+2A I→W+2A I F3続いて水素還元反応に
よりW膜の成長が継続される。
WF6 +3H2→W+6)−IF このようなフッ化物を用いるCVD法では、5i02膜
やPSG膜等の絶縁膜上にはこれらの金属膜の成長は認
められないが、S I NシリサイドやA1のような金
属膜上には高融点金属膜が成長する特徴がある。この現
象は選択的成長と呼ばれている。
5i02膜やPSG膜等の絶縁膜の開孔部に露出したS
11シリサイドあるいはA1等の金属上に選゛択的にタ
ングステン膜を成長させるこの技術は新しい上下配線接
続法、スルーホール部の穴埋め法として注目されており
、また、多層配線の平担化にも威力を発揮すると考えら
れる。
解決しようとする問題点 以上のように、タングステンの選択成長は最近特に注目
を集めている着膜法であるが、実際に行なわれている技
術には問題点も多い。
これを−例どして第1図に示すデバイスの断面図に従っ
て詳細に説明する。これは二層のタンク支テン電極形成
法の例である。
(1)シリコン基板上に絶縁膜5i02を全面に着膜す
る。
(2)着膜した5i02膜上にネガ型またはポジ型の一
般的なレジストを塗布する。
(3)露光後、第2図の断面図に示すとおり5i02膜
21.22.23を残し、エツチングにより不必要な5
i02膜を除去する。
(4)Si02膜21.22.23上に残ったレジスト
を除去する。
(5)Si02膜の開孔部に露出した基板上にタングス
テン31.32を選択成長させる。
この場合、5i02膜21.22.23上にタングステ
ン膜は成長し難いが、しかし、極く僅か付着し薄い膜が
形成される。
(6)この薄いタングステン膜を除去する目的でレジス
トを塗布する。
(7)露光後、3iQ2膜22.23上のタングステン
膜をエツチングにより除去する。
5i02膜21上のタングステン薄膜は除去しない方が
よい。
(8)残ったレジストを除去する。
(9)次に第2層を形成するために、5i02膜をさら
に全面に着膜する。
(10)着膜した5i02膜上にネガ型またはポジ型の
一般的なレジストを塗布する。
(11)露光後、第3図の断面図に示すとおり、5i0
2膜24.25を残し、エツチングにより不必要な5i
02膜を除去する。
(12)Si02膜24.25上に残ツタレジストを除
去する。
(13)Si02膜の開孔部に露出したタングステン上
にタングステンを選択成長させる。
この場合も前記のように5i02膜24.25上にタン
グステンの薄い膜が形成される。
(14)この薄いタングステン膜を除去する目的でレジ
ストを塗布する。
(15)露光後、5i02膜24.25上ノタングステ
ン膜をエツチングにより除去する。
(16)残ったレジストを除去する。
以上のような従来の方法によって完成されたデバイスは
、第4図に示すように、5i0221上のタングステン
膜が凹み表面の平坦化が達成されない欠点がある。
また、第1図に示すようなデバイスを完成させるために
は、以上のような16エ程を必要とする。
従来のこの選択成長の複雑な工程を簡素化し短縮する方
法として本発明者等は先に昭和63年1月12日にフッ
素樹脂レジストを用いる高融点金属の電極形成法と題し
特許を出願した。
本発明は、以上のようなタングステン膜の凹みが発生せ
ず表面が極めて平坦化され、かつ工程を簡素化した多層
電極形成法を提供しようとするものである。
(発明の構成) 問題を解決するための手段 本発明は、タングステン、モリブデン、タンタルあるい
はチタン等のハロゲン化物を用いる化学的気相成長法に
よってこれらの金属の多層膜を選択的成長させる場合、
第2層目には第1層膜上に、第3層目には第2層上に、
というように、順次選択的成長させる層の下層下地上に
シリコン(Si)を着膜することによってタングステン
膜の凹みの発生を防止し平坦化を達成せしめる多層電極
の形成法である。
以下、本発明の実施例を第1図に従って詳細に説明する
。本実施例は先に出願した特許願の方法を用いた。
実施例 (1)シリコン基板上に絶縁膜5i02を1ミクロンの
厚さで全面に着膜した。
(2)着膜した5i02膜上にフッ素樹脂レジストを塗
布した。
(3)第2図に示すとおり、5i02膜21.22.2
3を残し、エツチングにより不必要な3iQ2膜を除去
した。
(4)Si02膜21.22.23上にフッ素樹脂レジ
ストを残したまま、その開孔部に露出したシリコン基板
゛上にWF6とH2中にモノシラン(S i H4)を
混合させたpスを用いてタングステン3L 32を選択
成長させた。この時、シリコン基板は350℃に加熱し
た。
(5)残ったレジストをハク離除去した。
(6)次に第2層を形成するために、5i02膜をさら
に1ミクロンの厚さで全面に着膜した。
(8)第3図に示すとおり、3iQ2膜24.25を残
し、エツチングにより不必要な5i02膜を除去した。
   ” (9)表面の全面に高周波スパッタ法を用いて3iを0
.2ミクロンの厚さに着膜した。
(10)Si02膜24.25の開孔部にWN2とH2
中にS i H4を混合させたガスを用いてタングステ
ンを選択成長させた。この時、シリコン基板は350℃
に加熱した。
この際、タングステン31.32上、並びに、5i02
21上に着膜された3iは反応初期にWF6との還元反
応によってS i F4となって揮発し、Wの選択成長
の開始剤の役割を果す。このため5i0221上にもタ
ングステンは極めて良好に成長し表面に凹みが発生せず
表面の平坦化が達成された。
また、着膜されたSiは完全に揮発しタングステン膜に
は残留しなかった。
(11)残ったレジストをハク離除去した。
(発明の効果) 本発明によれば、高融点金属のハロゲン化物を用いる化
学的気相成長法によってこれらの金属の多層膜を選択的
成長させる場合、下層下地にSiを着膜することによっ
てタングステン膜の凹み現象を解消し極めて表面が平坦
化される特徴がある。
また、先に特許出願したフッ素樹脂レジストを用いる高
融点金属の電極形成法と組合せることによって、製造工
程が著しく簡素化され、製造コストも低下する利点があ
る。
【図面の簡単な説明】
第1図は達成しようとするデバイスの断面図、第2図、
第3図はそのデバイスの中間工程の断面図、第4図は従
来の方法で達、成されたデバイスの断面図である。 図において、1は基板、2.21.22.2324.2
5は5i02絶縁膜、3.31.32はタングステン電
極である。 5i02絶縁膜2は22と24および23と25が二層
に重なったものである。

Claims (1)

    【特許請求の範囲】
  1.  タングステン、モリブデン、タンタルあるいはチタン
    等のハロゲン化物を用いる化学的気相成長法によってこ
    れらの金属の多層膜を選択的成長させる場合、第2層目
    には第1層上に、第3層目には第2層上に、というよう
    に、順次選択的成長させる層の下層下地上にシリコン(
    Si)を着膜すること特徴とする高融点金属の多層電極
    形成法。
JP783188A 1988-01-18 1988-01-18 多層電極形成法 Pending JPH01183116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP783188A JPH01183116A (ja) 1988-01-18 1988-01-18 多層電極形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP783188A JPH01183116A (ja) 1988-01-18 1988-01-18 多層電極形成法

Publications (1)

Publication Number Publication Date
JPH01183116A true JPH01183116A (ja) 1989-07-20

Family

ID=11676542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP783188A Pending JPH01183116A (ja) 1988-01-18 1988-01-18 多層電極形成法

Country Status (1)

Country Link
JP (1) JPH01183116A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195751B2 (en) 2019-09-13 2021-12-07 International Business Machines Corporation Bilayer barrier for interconnect and memory structures formed in the BEOL
US11282788B2 (en) 2019-07-25 2022-03-22 International Business Machines Corporation Interconnect and memory structures formed in the BEOL

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115244A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
JPS6286818A (ja) * 1985-10-14 1987-04-21 Fujitsu Ltd 半導体装置の製造方法
JPS6421942A (en) * 1987-07-17 1989-01-25 Hitachi Ltd Manufacture of semiconductor device
JPS6464317A (en) * 1987-09-04 1989-03-10 Hitachi Ltd Manufacture of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115244A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
JPS6286818A (ja) * 1985-10-14 1987-04-21 Fujitsu Ltd 半導体装置の製造方法
JPS6421942A (en) * 1987-07-17 1989-01-25 Hitachi Ltd Manufacture of semiconductor device
JPS6464317A (en) * 1987-09-04 1989-03-10 Hitachi Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282788B2 (en) 2019-07-25 2022-03-22 International Business Machines Corporation Interconnect and memory structures formed in the BEOL
US11195751B2 (en) 2019-09-13 2021-12-07 International Business Machines Corporation Bilayer barrier for interconnect and memory structures formed in the BEOL

Similar Documents

Publication Publication Date Title
US7494917B2 (en) Method for forming an electrical interconnection providing improved surface morphology of tungsten
US6225213B1 (en) Manufacturing method for contact hole
JPH1064902A (ja) アルミニウム材料の成膜方法及び成膜装置
US20020076924A1 (en) Method for forming an electrical interconnection providing improved surface morphololgy of tungsten
US5731225A (en) Method for fabricating semiconductor device having buried contact structure
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
US6136692A (en) Method for forming metal plug electrode in semiconductor device
CN109994424B (zh) 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法
JPH01183116A (ja) 多層電極形成法
JPS62206852A (ja) 半導体装置の製造方法
JPH04307732A (ja) 半導体装置及びその製造方法
JPS60115221A (ja) 半導体装置の製造方法
JP2751606B2 (ja) 配線の形成方法
JPH0467655A (ja) 半導体装置およびその製造方法
JPH01181516A (ja) 電極形成法
JPS61139026A (ja) 半導体装置の製造方法
JPH01191415A (ja) 多層電極形成法
JP2543192B2 (ja) 半導体装置およびその製造方法
JPS5951549A (ja) 集積回路装置の製造方法
JPH01206623A (ja) 半導体装置の製造方法
JPH03280545A (ja) 半導体装置の配線形成方法
JPH0461324A (ja) 選択気相成長法
JPH04196418A (ja) 半導体装置の製造方法
JPH0594967A (ja) 半導体装置の製造方法
JPH01225336A (ja) 半導体装置の製造方法