JPH0461324A

JPH0461324A - 選択気相成長法

Info

Publication number: JPH0461324A
Application number: JP17215590A
Authority: JP
Inventors: Makoto Sekine; 誠関根
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-06-29
Filing date: 1990-06-29
Publication date: 1992-02-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野］本発明は選択気相成長法に関し、特にシリコン原子を含
んだ材料と高融点金属とを置換する気相成長法に関する
。

［従来の技術］従来、この種の気相成長法には六フッ化タングステンを
用いたＳｉ還元反応の例がある。これは、六フッ化タン
グステンガスとシリコンとを反応させ、ＷＦｓ＋３／２Ｓｉ→Ｗ＋３／２ＳｉＦ４↑なる反応に
より、シリコンあるいはシリコンを含んだ材料中のシリ
コンだけを選択的に置換するというものである。

このＳｉ還元反応では、自己抑制反応であることが知ら
れている。これは、シリコン上に堆積するタングステン
膜により六フッ化タングステンとシリコンとの反応がさ
またげられるために反応が停止するという現象である。

この反応の実施例として第３図（ａ）、　（ｂ）、　（
ｅ）に示したようなＬＤＤ　ＭＯＳＦＥＴへの応用が提
案されている。すなわち、第３図（ａ）に示したように
リソグラフィー、イオン注入等の従来技術により作られ
たＬＤＤ　ＭＯＳＦＥＴでは、ゲートとなる多結晶シリ
コン３０Ｉ、ソース／ドレインを形成している単結晶シ
リコン３０２がゲート側面に形成された酸化膜のサイド
ウオールにより分離している。このように部分的にシリ
コンが露出した基板に対して六フッ化タングステンのシ
リコン還元反応を行い、（ｂ）のようにゲートとソース
／ドレイン領域のみにタングステン膜３０３　を形成し
、その形成したタングステンｊ１３０３とシリコンを反
応させてタングステンシリサイド３０４、ゲートおよび
ソース／ドレイン表面に形成することによりゲートとソ
ース／ドレインとの低抵抗化を図るものである（例えば
Ｊ、Ｙ、Ｃｈｅｎ、　；　Ｐｒｏｃｅｅｄｉｎｇｓ　ｏ
ｆ　Ｗｏｒｋｓｈｏｐｏｎ　Ｔｕｎｇｓｔｅｎ　ａｎｄ
　０ｔｈｅｒ　Ｒｅｆｒａｃｔｏｒｙ　Ｍｅｔａｌｓ　
ｆｏｒＶＬＳＩ　ＡｐｐｌｉｃａｔｉｏｎｓＩＩ　、　
１９８６．　ｐ、９を参照）。

さらにＳｉ還元反応の応用例としては、拡散層上のコン
タクトホール埋め込みのための選択Ｗ−ＣＶＤにも応用
されている。第４図はこの実施例の断面図である。半導
体基板４０１上にリソグラフィーやエツチングなどの従
来技術により素子分離領域４゜２を形成する。次いで、
イオン注入等の方法により導電体層４０３を形成する。

次いでこの上に絶縁膜４０４　を形成し、接続孔をリソ
グラフィーにより形成する。この基板を３００℃に加熱
し、六フッ化タングステンと導電体層を形成しているシ
リコンと反応させることにより、タングステン４０５を
形成し、この上に六フッ化タングステンのシラン還元に
よりタングステン４０５を接続孔内に選択的に埋め込む
。これにより、タングステンとシリコンとの密着性は向
上し、シラン還元に比べて、より安定した埋め込みが可
能となる。

しかし、この反応はシリコン表面に存在する自然酸化膜
の状態に影響をうけ、自己抑制反応により反応が停止す
るまでに成膜する膜厚が変化する。

最近、この性質を利用した厚いタングステン膜の形成法
が提案されている。これは第５図に示したようにシリコ
ン表面に化学エツチングなどの方法により、疎な酸化膜
を形成することにより、六フッ化タングステンとシリコ
ンとの反応点を少なくし、局所的に反応をおこすことに
より、膜厚の厚いタングステンを形成するという方法で
ある（例えばＮ、Ｋｏｂａｙａｓｈｉ　ｅｔ　ａｌ、；
　Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　Ｗｏｒｋ−ｓｈｏｐ
　　ｏｎ　　Ｔｕｎｇｓｔｅｎ　　ａｎｄ　　０ｔｈｅ
ｒ　　Ｒｅｆｒａｃｔｏｒｙ　　Ｍｅｔａｌｓｆｏｒ　
ＶＬＳＩ　Ａｐｐｌｉｃａｔｉｏｎｓ　ＩＶ、　１９８
８．　ｐ、１４３参照）。

【発明が解決しようとする課題１上述したように従来のシリコン還元反応では、シリコン
上の自然酸化膜により、従来目的としていた均一で薄い
膜の形成を行うことが困難である。

さらに、化学的エツチングにより形成されるタングステ
ン膜中には多量のＳｉ原子を含んでおり、また多孔質な
膜が形成されるため、比抵抗の増大をまねくという問題
点を有する。また、従来のシリコン還元によるタングス
テン膜中には、反応過程で生ずるフッ化物を含んでおり
、膜形成後の熱工程などにより、シリコンにダメージを
与え、特に、導電体層となるシリコン上に膜を形成した
場合、半導体装置の特性劣化をひき起こすという深刻な
問題を引き起こす。

本発明の目的は、タングステン膜を緻密化することによ
り、大気中での耐酸化性を向上させることにより、従来
の問題点を解決した選択気相成長法を提供することにあ
る。

〔課題を解決するための手段〕

前記目的を達成するため、本発明に係る選択気相成長法
においては、シリコン原子を含んだ材料を高融点金属に
置き換える選択気相成長法であって、原料となる高融点金属フッ化物のガスの分圧をｌ　Ｘ　
１Ｏ−６Ｔｏｒｒ−Ｉ　Ｘ　１Ｏ−１Ｔｏｒｒの範囲と
し、表面不純物濃度を制御したシリコンまたはシリコン
原子を含んだ材料とを２００〜５００℃の範囲で反応さ
せることにより、シリコンと高融点金属の置換量を制御
する処理と、該高融点金属中のフッ比ガスとシリコンの
水素化物とを反応せしめることにより、反応を停止させ
る処理とを含むものである。

また、本発明においては、前記高融点金属はタングステ
ン、モリブデンであり、また前記不純物はＰ、　Ｂ、　
Ａｓ、　Ｓｂ、　Ｇａである。

〔作用〕

本発明者は、３１還元反応過程を詳細に調べた結果、シ
リコン表面の自然酸化膜が同一の基板に対するＳｉ還元
反応によるタングステンの成長膜厚の時間変化が、六フ
ッ化タングステン分圧を変えることにより第６図に示し
たように変化することを見出した。さらに、このシリコ
ン基板に不純物により第６図に示した時間変化に差の生
ずることを見出した。さらに、このように形成されたタ
ングステン膜中に含まれたフッ化タングステンＷＦｘに
対し、５ｌｎＨｔｎ＋ｚ（ｎは整数）ガスと反応させ、
（４ｎ）ＷＦｘ＋ｘ−５ｉｆｔ）Ｉｔ　、、、、−”）
　（４ｎ）Ｗ＋　（ｘ　Ｘ　ｎ）ＳｉＦ４＋ｘ　（ｎ　
＋　Ｉ）Ｈ２なる反応により、Ｗとなってタングステン
膜が緻密化することにより、大気中での耐酸化性が向上
することを見出した。

〔実施例〕

次に本発明について図面を参照して説明する。

（実施例１）第１図（ａ）、　（ｂ）、　（ｃ）は本発明の実施例１
を工程順に示す断面図である。

第１図（ａ）に示すように、まず、半導体基板ｌｏｔ上
に形成された絶縁層１０２上に多結晶シリコン１０３を
気相化学成長法により約０．５μｍ堆積する。次いで、
第１図（ｂ）に示すように、リソグラフィー技術により
多結晶シリコン１０３　を配線としてバターニングする
。次いで、第１図（Ｃ）に示すように、基板１０１を２
５０℃に加熱し、ＷＦ６とＡｒガスによりｗＦ６分圧が
例えば０．５ｍＴｏｒｒになるようにし、シリコン還元
反応を１０分間行うことにより、多結晶シリコン１０３
をタングステン１０４に置き換えた後、反応室内にシラ
ンガスを流すことにより、タングステン膜の緻密化を行
う。この上に層間絶縁膜を形成する。

一般にタングステンは酸化膜との密着性が悪く、下部に
Ｔｉ合金などの密着層を必要とするため、微細な配線を
形成することは困難であったが、本発明による方法によ
れば、微細な配線バターニングが可能となる。さらに本
発明により形成したタングステン膜は従来例に比べ、Ｓ
ｉ、　Ｆの含有量が少なく、低抵抗の配線が形成可能と
なる。

（実施例２）第２図（ａ）〜（ｅ）は本発明の実施例２を工程順に示
す断面図である。

第２図（ａ）に示すように半導体基板２０１　上にリソ
グラフィーにより素子分離領域２０２を形成し、ゲート
酸化膜２０３を形成した後、気相化学成長法により多結
晶シリコン２０４　を例えば２０００人形成する。

次いで、（ｂ）に示したようにリソグラフィー等の従来
技術により多結晶シリコン２０４をゲートとしてバター
ニングする。次いで、バターニングの際のレジスト２０
５　を残したまま、ソース・ドレイン形成のためのＡｓ
注入を行う。次いでレジスト２０５を除去し、この上に
（Ｃ）に示したように気相成長法により酸化膜２０６を
例えば２０００人堆積し、エッチバックにより、ゲート
側壁のみに酸化膜を残す。この基板を例えば２００℃に
加熱し、ＷＦ６分圧１　ｍＴｏｒｒでシリコン還元を５
分間行う。（ｄ）に示したように、このとき、ゲートを
形成している多結晶表面には不純物が注入されていない
ため、ソース・ドレイン領域に比べ、核生成活性点が少
なく、従ってシリコン還元はより多く進行し、ゲートを
形成している多結晶シリコンは全てタングステン２０７
に置換される。一方、ソース・ドレイン領域は表面不純
物濃度が高いため、核生成活性点が多く、従って、形成
されるタングステンの膜厚は５００人程度となり、（ｄ
）のような構造となる。次いで、Ｃｅ＞に示すごとく、
基板２０１を３００℃に加熱することにより、ゲートの
タングステン膜を緻密化させると同時にソース・ドレイ
ン領域のタングステンをＷ＋２　Ｓ　ｉ　Ｈ４→ＷＳｉ
２＋４Ｈ２なる反応により、タングステンシリサイド２
０８を形成する。次いで、イオン注入を行うことにより
、ＬＤＤ　ＭＯＳＦＥＴを形成する。

本発明による実施例では、ゲートリソグラフィーの際の
被エツチング材料はシリコンだけであり、ポリサイドゲ
ートに比べ、より微細な加工となり、またゲートがタン
グステンのみで構成されるため、より高性能の半導体装
置が形成できる。

尚、高融点金属としてはタングステンのほかにモリブデ
ンを用いることができ、不純物としては、ｐ、　Ｂ、　
Ａｓ、　Ｓｂ、　Ｇａ等を用いることができる。また、
原料となる高融点金属フッ化物のガスの分圧をｌＸ　ｔ
ｏ−６Ｔｏｒｒ　””’　Ｉ　Ｘ　１Ｏ−１Ｔｏｒｒの
範囲とし、表面不純物濃度を制御したシリコンまたはシ
リコン原子を含んだ材料とを２００〜５００℃の範囲で
反応させることが望ましい。

Ｃ発明の効果〕以上説明したように本発明は、シリコン還元反応の際に
高融点金属フッ化物ガスの分圧と、シリコンもしくはシ
リコン原子を含んだ材料表面の不純特種および不純物濃
度とを制御することにより、シリコンと高融点金属の置
換量をｆＪｌｌｌできるという効果を有する。

【図面の簡単な説明】

第１図（ａ）、　（ｂ）、　（ｃ）は本発明の実施例１
を工程順に示す断面図、第２図（ａ）〜＜ｅ＞は本発明
の実施例２を工程順に示す断面図、第３図（ｉ）、　（
ｂ）　、　（ｃ）　、第４図は従来例を示した断面図、
第５図は従来例を示す概念図、第６図は本発明の作眉を
示したデータ図である。１０１．２０１，４０１・・・半導体基板　１０２．４
０４・・・絶縁膜１０３、２０４．３０１・・・多結晶
シリコン１０４、２０７．３０３．４０５・・・タング
ステン２０２．４０２・・・素子分離領域　　２０３・
・−ゲート酸化膜２０５・・・レジスト　　　　　　　
２０６・・・酸化膜２０８、３０４・・・タングステン
シリサイド３０２・・・ソース・ドレイン　　４０３・
・・導電体層特許出願人　　日本電気株式会社Ｃ第１図第２図第図＜ａ）（ｂ）第図第図

Claims

【特許請求の範囲】

（１）シリコン原子を含んだ材料を高融点金属に置き換
える選択気相成長法であって、原料となる高融点金属フッ化物のガスの分圧を１×１０
＾−＾６Ｔｏｒｒ〜１×１０＾−＾１Ｔｏｒｒの範囲と
し、表面不純物濃度を制御したシリコンまたはシリコン
原子を含んだ材料とを２００〜５００℃の範囲で反応さ
せることにより、シリコンと高融点金属の置換量を制御
する処理と、該高融点金属中のフッ化ガスとシリコンの
水素化物とを反応せしめることにより、反応を停止させ
る処理とを含むことを特徴とする選択気相成長法。
（２）前記高融点金属はタングステン、モリブデンであ
ることを特徴とする請求項第（１）項記載の選択気相成
長法。
（３）前記不純物はＰ、Ｂ、Ａｓ、Ｓｂ、Ｇａであるこ
とを特徴とする請求項第（１）項記載の選択気相成長法
。