JPH1167688A - シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 コンタクトホール底部などに使用するチタン
シリサイドを低抵抗のＣ５４構造とするためには８００
℃程度の高温が必要であったため、拡散層中の不純物が
熱拡散して電気特性劣化や動作不良をもたらすなどの問
題があった。 【解決手段】 チタンシリサイドにタングステンを含有
させることにより、低温で低抵抗のＣ５４構造を得るこ
とが可能となる。このシリサイドの成膜はＥＣＲプラズ
マなどを用いるＣＶＤ法により成膜できる。タングステ
ンはシリサイド結晶粒中に均一に分布し、この時結晶内
に発生するひずみによりＣ５４構造への相転移が促進さ
れる。タングステンを含有するチタンシリサイドをコン
タクトホール底部やゲート電極に使用することにより、
プロセス温度が大幅に低下し、不純物の熱拡散などの問
題が生じない半導体装置の構造および製造方法が確立し
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリサイド材料と
その製造方法に関し、さらに詳しくは半導体装置におけ
るコンタクト抵抗低減等の目的での使用に適した低抵抗
シリサイド材料からなる薄膜とその製造方法に関するも
のである。

【０００２】

【従来の技術】近年、半導体装置の集積度向上に伴いト
ランジスタのサイズの微細化が進んでいる。例えば、ダ
イナミックメモリ等に幅広く使用される電界効果型トラ
ンジスタ（以下ＭＯＳＦＥＴ）においては、ゲート電極
幅や拡散層幅の微細化が顕著であるが、これに伴い様々
な問題が発生している。その問題の一つが、上記ゲート
電極幅や拡散層幅の狭化に伴うコンタクト抵抗の上昇で
ある。コンタクト抵抗の増大は、抵抗と容量に起因する
ＲＣ回路遅延を大きくし半導体装置の性能を著しく劣化
させる。

【０００３】上記問題を避けるため、高融点金属とシリ
コン（Ｓｉ）による金属シリサイドを用いる技術が通常
用いられている。つまり、コンタクトホール底部におい
て、薄い高融点金属シリサイド層を介してＭＯＳＦＥＴ
と上部配線を接続することにより、コンタクト抵抗の低
抵抗化を行うのである。この薄い高融点金属シリサイド
層の形成は、コンタクトホール底に露出したシリコン上
に金属種のみを供給して高融点金属膜を堆積し、この堆
積時の基板加熱により、または後に熱処理を加えること
により、シリコンと高融点金属を反応させる方法が一般
的である。また、この高融点金属シリサイド用の材料と
しては主にチタン（Ｔｉ）が使用される。これは、他の
高融点金属シリサイドと比較し最も抵抗率が低いＴｉシ
リサイド（ＴｉＳｉ₂ ）が得られるからである。なお、
シリサイド材料の用途は、このコンタクトホール底部に
限られず、ＭＯＳＦＥＴのゲート電極や配線にも使用さ
れる。

【０００４】従来、コンタクトホール底部にＴｉシリサ
イドを形成する方法としては、上述したように、スパッ
タ法によりＴｉを成膜し、このＴｉを基板のＳｉと反応
させてシリサイド化する方法が広く用いられてきた。本
方法におけるＴｉのスパッタ成膜では、通常、Ｔｉター
ゲットととアルゴン（Ａｒ）ガスを用いる。この際、基
板温度を６００℃程度以上にすることで接続孔底部、す
なわちシリコン上に堆積したＴｉはその場でシリサイド
化し、一方それ以外のシリコン酸化膜などの上にはＴｉ
膜が堆積する。本方法によれば、堆積後に例えば弗酸
（ＨＦ）などの溶媒で処理することにより、コンタクト
ホール底部のＴｉシリサイド層のみを残し、コンタクト
ホール側壁の絶縁膜上などに堆積したＴｉ膜を選択的に
除去することができ、コンタクト部形成工程が大幅に簡
略化できるという利点を有する。

【０００５】また、近年では、半導体装置のさらなる微
細化に対応するため、従来のスパッタ法にかわるシリサ
イド堆積手段も開発されている。これは、従来のスパッ
タ法においては、堆積種の反応性の高さとターゲットか
らスパッタされた堆積種の方向性が一様ではないことに
起因して、埋込形状が劣化するという問題があるためで
ある。ここで、埋込形状の劣化とは、半導体装置の微細
化に伴ってコンタクトホールの径が小さくなり、かつコ
ンタクトホールの直径に対する深さの比（アスペクト
比）が大きくなってきた結果、Ｔｉが主にコンタクトホ
ール上部に堆積し、本来シリサイド層を形成する必要が
ある底部のシリコン露出部にはＴｉがほとんど堆積しな
くなるという現象をいう。

【０００６】上記問題を回避することを目的とした成膜
法として、スパッタ粒子の方向性を制御したコリメート
スパッタ法やロングスロースパッタ法などが開発されて
いるが、半導体装置がより微細化された場合には、従来
のスパッタ法と同様に埋め込み形状の質が劣化し前述の
問題が生じる可能性がある。そこで、さらなる微細化に
対応できる成膜法として注目されているのが、化学気相
堆積法（ＣＶＤ法）によるＴｉシリサイド成膜である。
例えば、プラズマを用いたＣＶＤ法によるＴｉ薄膜の堆
積技術が開発されている（例えば、スミトモ・サーチ
（Ｔｈｅ Ｓｕｍｉｔｏｍｏ Ｓｅａｒｃｈ）１９９２
年、Ｎｏ４９、８３〜９２頁記載）が、これは、プラズ
マの物理および化学的作用を利用し、かつ加熱された基
板表面ならびに気相中での化学反応を利用してＴｉを堆
積させる方法である。ＣＶＤ法においては、成膜条件を
最適化することにより、アスペクト比の大きい接続孔に
おいても底部のＳｉが露出した部分にＴｉを堆積させる
ことができるため、将来の微細な半導体装置を作成する
上でも有効である特徴を有している。プラズマＣＶＤに
おいては、Ｔｉの原料としては四塩化チタン（ＴｉＣｌ
₄ ）が一般的に使用され、還元用ガスとしてＨ₂ が同時
に使用される。成膜温度が約５００度以上の場合、Ｓｉ
上に堆積したＴｉは直ぐにシリサイド化し、Ｔｉの堆積
と同時とＴｉシリサイド層が形成される。

【０００７】また上記のようにＳｉ上にＴｉのみを供給
して、これらの反応によりシリサイド形成を行う方法の
他に、スパッタ法またはＣＶＤ法による成膜時に、Ｔｉ
とＳｉの両者の原料を供給し、ＴｉＳｉ₂ を形成するこ
とも可能である。この場合、成膜の基板がシリコンに限
られず、どのような材質の上にでもシリサイド形成が可
能となる。このような成膜のためには、スパッタ法にお
いてはＴｉとＳｉからなるシリサイドターゲットを用
い、またＣＶＤ法においてはＴｉＣｌ₄ などのチタン原
料に加えシラン（ＳｉＨ₄ ）等のシリコン原料ガスを使
用すればよい。基板を選ばない成膜が可能であるため、
シリコンとのコンタクト部のみならず、絶縁膜上にＴｉ
Ｓｉ₂ を成膜しこれをパターニングして配線とする、い
わゆるシリサイド配線の形成も可能となる。

【０００８】

【発明が解決しようとする課題】Ｔｉシリサイド（Ｔｉ
Ｓｉ₂ ）の安定相はＣ５４構造と言われる結晶構造をと
るが、この他に準安定相としてＣ４９構造が存在するこ
とが知られている。これらＣ５４構造とＣ４９構造では
電気的性質が異なり、Ｃ５４構造のＴｉＳｉ₂ はシリサ
イド材料中最も抵抗率が低いが、Ｃ４９構造はその数倍
から１０倍程度の高い抵抗率を有する。半導体装置にお
けるコンタクトホール底部や配線に用いるＴｉシリサイ
ドとしてはＣ５４構造が望ましいことは言うまでもな
い。

【０００９】しかし、従来技術に述べたスパッタ法また
はＣＶＤ法によるＴｉシリサイド成膜においては、低温
ではＣ４９構造のみが成膜し、低抵抗相のＣ５４構造を
得るためには８００℃程度以上の高い成膜温度が必要と
される。また、低温の成膜でＣ４９構造のＴｉシリサイ
ドを成膜しておき、これを熱処理してＣ５４構造に相転
移させることも可能であるが、この熱処理温度として
は、やはり８００℃程度の高温が必要とされる。つま
り、Ｃ４９構造の出現が、低温でのシリサイド層の形成
を困難なものとしている。

【００１０】ところで、トランジスタ微細化において
は、コンタクト抵抗低減の他に、トランジスタのソー
ス、ドレインとして使用する拡散層を浅い接合とするこ
とが求められている。ここで、コンタクト部にＣ５４構
造のＴｉシリサイドを得るために、上記のような高温で
の成膜を行うと、シリコン基板に形成されたトランジス
タ拡散層にドーピングされた不純物の熱拡散を促進す
る。これは、拡散層における浅い接合を破壊するなどの
問題を引き起こし、半導体装置の電気的特性劣化や動作
不良をもたらす。また、これらの問題は、半導体装置製
造における歩留まりの低下をもたらしていた。

【００１１】この問題は、成膜は低温で行い、成膜後の
熱処理でＣ５４構造への相転移を行う場合においても全
く同様である。つまり、低温での成膜の時点では不純物
拡散の問題は生じないが、その後の熱処理の際に８００
度以上の高温が必要であり、やはり不純物の熱拡散が問
題となる。

【００１２】以上より、本発明の目的は、低い成膜温度
または熱処理温度で低抵抗相を得ることが可能なシリサ
イド材料およびその薄膜を提供し、あわせてその製造方
法を提供することである。また、上記シリサイド薄膜を
用いることによる高温処理の必要がない半導体装置の構
造および製造方法を提供する。さらに、これらを通し、
従来の課題であった、半導体装置における高温処理の影
響、すなわち電気特性の劣化や動作不良を解消し、信頼
性が高い半導体装置の低コストでの製造を可能とするこ
とを目的とする。

【００１３】

【課題を解決するための手段】本発明は、チタン、タン
グステンおよびシリコンを構成元素とする多結晶のシリ
サイド材料であって、前記タングステンの少なくとも一
部が前記シリサイド材料の結晶粒内に均一に分布するこ
とを特徴とするシリサイド材料を開示する。このシリサ
イド材料における組成比は、チタンとタングステンの和
に対するシリコンの比でおおむね１対２とする。また、
シリサイド材料中のタングステン含有量は１ａｔ％から
１０ａｔ％の範囲内であることが望ましい。

【００１４】本発明のシリサイド材料は、安定相の結晶
構造としてＣ５４構造をとり、かつその他の結晶構造か
ら前記Ｃ５４構造への相転移温度が７５０℃以下である
ことを特徴とする。

【００１５】また、本発明は、上記シリサイド材料から
なり、その形状が薄膜形状であることを特徴とするシリ
サイド薄膜を開示する。本発明のシリサイド薄膜は、半
導体基板上の所定の領域に設置することが出来る。特
に、シリコン基板上に電界効果型トランジスタを有する
半導体装置において、電界効果型トランジスタのソース
またはドレイン領域上に設置することが有効である。

【００１６】さらに、本発明は、少なくとも表面の一部
にシリコン露出部を有する基板を所定の基板温度に保持
し、この基板上にチタンおよびタングステンを含有する
原料ガスを供給し、原料ガスを励起手段により分解する
と共に前記シリコン露出部においてシリコンと反応させ
ることにより、シリコン露出部上にチタン、タングステ
ンおよびシリコンよりなるシリサイド薄膜を形成するこ
とを特徴とするシリサイド薄膜の製造方法を開示する。
このときの基板温度が６５０℃から７５０℃の範囲内で
あり、かつシリサイド薄膜はＣ５４結晶構造をとる。ま
た、上記成膜の後に成膜時の基板温度よりも高い熱処理
温度で熱処理を行うことによるシリサイド薄膜の製造方
法も可能である。この場合は、成膜時の基板温度は６５
０℃以下の温度、熱処理温度が６５０℃から７５０℃の
範囲内の温度として、かつシリサイド薄膜はＣ５４結晶
構造をとる。以上のシリサイド薄膜の製造方法におい
て、成膜時の励起手段はプラズマを用いることが有効で
ある。

【００１７】また、本発明は、半導体基板上の所定の領
域に上述のシリサイド薄膜の製造方法によりシリサイド
薄膜を形成することを特徴とする半導体装置の製造方法
を開示する。特に、シリコン基板上に形成された電解効
果トランジスタのソースおよびドレイン領域上にシリサ
イド薄膜を形成することが有効である。

【００１８】（作用）ＴｉシリサイドにＷを含有させる
ことにより、高抵抗相のＣ４９構造から低抵抗相のＣ５
４構造への相転移温度を下げることが可能となる。この
理由は以下のように考えることができる。

【００１９】ＴｉＳｉ₂ においては、安定相のＣ５４構
造は準安定相のＣ４９構造よりも高密度である。一方、
タングステンシリサイド（ＷＳｉ₂ ）はＴｉＳｉ₂ より
も大きな格子定数を持っている。ここで準安定相のＣ４
９構造ＴｉＳｉ₂ 中にＷを混入すると、結晶粒内に大き
な格子を持つＷＳｉ₂ が形成されるため、粒内にひずみ
（圧縮の応力）が発生する。このひずみのために、Ｃ４
９相からＣ５４相への相転移が促進され、Ｗを混入しな
い場合よりも低温での相転移が可能となると考えられ
る。このひずみの効果により、従来よりも低い成膜温
度、あるいは熱処理温度でＣ５４構造のシリサイドを得
ることが可能となるのである。

【００２０】上述の理由により、Ｗ含有量の増加に伴い
相転移温度は単調に減少していく。一方、ＷＳｉ₂ はＣ
５４構造のＴｉＳｉ₂ に比較して抵抗率が高いため、Ｗ
含有量の増加とともに形成したシリサイドの抵抗は単調
に増加する。従って、Ｔｉシリサイドに含有させるＷの
量は、用途に応じた所望の抵抗率が得られる範囲で、な
るべく相転移温度が低くなるように決定すればよい。お
およその目安としては、１ａｔ％から１０ａｔ％の範囲
が有効である。これは、１％以下のＷ含有量では相転移
温度の低下が顕著でないためであり、１０％以上のＷ含
有量では抵抗率の増加が大きくなり、半導体装置のコン
タクト部に使用する材料としては適さなくなるためであ
る。このＷ含有量の上限の目安である１０％のときの相
転移温度は約６５０℃以下であり、従来よりも１５０℃
以上も低温である。つまり、従来より１５０℃以上低い
成膜温度または熱処理温度での低抵抗シリサイドの形成
が可能となり、トランジスタ部の拡散層における不純物
拡散の問題は完全に解決される。

【００２１】このような、相転移温度の低下という効果
を得るためには、結晶内にひずみの力が働くことが必要
であり、従ってシリサイド中に含有させるタングステン
は結晶粒中に均一に分布させることが望ましい。例え
ば、シリサイド中に含有されるタングステンの一部が結
晶粒中に分布し、残りは結晶粒界に偏析しているような
場合でも、結晶粒中に分布するタングステンにより相転
移温度低下の効果は得られる。しかし、この場合におけ
る相転移温度低下の程度は、同量のタングステンが全て
結晶粒中に均一に分布する場合に比べて小さくなる。

【００２２】従って、本発明のシリサイド薄膜の成膜手
法においては、堆積時に原料に添加するＷが結晶粒界に
偏析しないような方法であることが望ましい。このよう
な観点から、本発明のシリサイド薄膜は、ＣＶＤ法によ
る成膜が適している。すなわち、ＴｉおよびＷを含有す
る反応性ガスを用いてシリコンの露出する基板上に成膜
を行うと、堆積した金属膜は基板のシリコンと反応し、
結晶粒中にタングステンが均一に分布したＴｉシリサイ
ド多結晶薄膜が得られる。また、ＣＶＤ法においては、
原料ガス流量の調節により、Ｗ含有量の制御も容易に行
うことができる。つまり、このようにＣＶＤ法によりシ
リサイド薄膜を成膜する場合、Ｗ含有量に応じてＣ５４
構造への相転移温度が低下し、低い成膜温度または熱処
理温度での低抵抗シリサイド薄膜の成膜が可能になるの
である。

【００２３】

【発明の実施の形態】以下、図面を参照しつつ本発明の
実施例を説明する。

【００２４】

【実施例１】本実施例では、ＭＯＳＦＥＴのソース、ド
レインと配線とのコンタクト部に、本発明のシリサイド
薄膜を適用した半導体装置の例を述べる。シリサイド薄
膜の成膜にはプラズマＣＶＤ装置を使用し、比較的高温
で成膜を行うことにより、熱処理工程なしに低抵抗のＣ
５４構造を形成した。

【００２５】まず、図１に本実施例で使用したプラズマ
ＣＶＤ装置の概略図を示す。本装置は、電子サイクロト
ロン共鳴（ＥＣＲ）プラズマを利用したＣＶＤ成膜装置
である。成膜チャンバ１０１内部には、基板１０２が基
板保持加熱機構１０３上に設置される。この基板１０２
の上方に配置されたマイクロ波電源１０４と電磁石１０
５によりＥＣＲプラズマが形成される。基板１０２は成
膜チャンバ１０１にゲートバルブ１０６を介して接続さ
れた基板交換室１０７から出し入れされるが、この基板
搬送室１０７はロードロック機構を備えており、成膜チ
ャンバ１０１を大気にさらすことなく基板交換が可能で
ある。成膜チャンバ１０１は真空ポンプ１０９により排
気され、またプロセス時には圧力調整バルブ１０８によ
り所定の圧力に調整される。

【００２６】プロセスに使用するガスは、プラズマガス
導入口１１０および原料ガス導入口１２０から導入す
る。本実施例では、プラズマガス導入口１１０からは、
それぞれバルブ１１１とマスフローコントローラ（ＭＦ
Ｃ）１１２で制御したアルゴン（Ａｒ）ガスと水素（Ｈ
₂ ）を導入した。アルゴンは主としてプラズマの維持
の、また水素は原料ガスの還元の役割を果たす。また、
原料ガスとしてはＴｉＣｌ₄ とＷＦ₆ （１％Ｈ₂ 希釈）
を使用し、それぞれバルブ１２１とマスフローコントロ
ーラ１２２で制御して、原料ガス導入口１２０から導入
した。なお、本実施例で使用した原料ガスは凝縮性ガス
であるので、配管及びチャンバへの原料付着を防止する
ため、成膜時は原料配管および成膜チャンバ１０１を１
００℃程度に加熱した。

【００２７】本実施例で製造した半導体装置の概略断面
図を、工程順に図２〜図３に示す。図３（ｆ）は、第１
配線層形成が完了した時点での構造を示すものである。
図３（ｆ）において、本発明のタングステンを含有する
Ｔｉシリサイドは、層間絶縁膜に開孔されたコンタクト
ホールの底部に配置され、配線とトランジスタ拡散層の
接触を担っている。

【００２８】以下、図２〜３を参照して、本実施例の半
導体装置の製造方法の概略を説明する。

【００２９】まず、シリコン基板１のＬＯＣＯＳ絶縁膜
２で分離された領域に、ＭＯＳＦＥＴを形成する。はじ
めに、ゲート絶縁膜３、ゲート電極４、ゲート側壁５か
らなるトランジスタのゲート部を形成する（図２
（ａ））。本実施例では、ゲート絶縁膜３およびゲート
側壁５は酸化シリコン（ＳｉＯ２）で、ゲート電極４は
ポリシリコンで形成した。次に、基板全面にイオン注入
を行い、トランジスタのソース、ドレインとして用いる
拡散層６を形成する（図２（ｂ））。イオン注入の際に
は、あらかじめ形成してあるＬＯＣＯＳ絶縁膜およびゲ
ート部が、マスクとしての役割を果たすことになる。本
実施例におけるゲート幅ならびに拡散層の幅は、それぞ
れ０．５μｍ、０．５μｍとした。

【００３０】引き続き、配線の形成を行う。まず、トラ
ンジスタ上に層間絶縁膜７を形成する。本実施例の層間
絶縁膜７には酸化シリコンを用いている。次に、周知の
フォトリソグラフィおよびエッチング技術を用いて、コ
ンタクトホールを開孔する（図２（ｃ））。このコンタ
クトホール底部に、本発明のシリサイド薄膜８を形成す
るが、本プロセスの詳細は後述する。図３（ｄ）に示す
ように、コンタクトホール底部へのシリサイド薄膜形成
が完了したら、引き続きバリアメタル９およびコンタク
トプラグ１０の埋め込み成膜を行い、層間絶縁膜７上に
堆積した部分を平坦化により除去してコンタクト配線の
形成が完成する。（図３（ｅ））。バリアメタル及びコ
ンタクトプラグには、それぞれ窒化チタン（ＴｉＮ）、
タングステンを使用した。タングステンの成膜は、埋め
込み性を考慮して、ＣＶＤ法で行うことが望ましい。さ
らに引き続き、上部にアルミニウム（Ａｌ）を成膜し、
これを所定の形状にパターニングして、第１配線層を形
成する（図３（ｆ））。

【００３１】次に、本発明のシリサイド薄膜の成膜工程
につき、詳細に説明する。まず、上述の工程において図
２（ｃ）に示すようにコンタクトホールの開孔が完了し
た基板を希弗酸液で洗浄し、ゲート電極４ならびに拡散
層６の表面に存在する自然酸化膜を除去する。さらに、
水洗・乾燥した後、本基板を図１のプラズマＣＶＤ装置
の基板交換室１０７にセットする。基板交換室１０７を
真空排気した後、ゲートバルブ１０６を開けて基板を基
板保持加熱機構１０３上に設置し、成膜チャンバ１０１
内の真空度が１０^-6Ｔｏｒｒ以下の高真空になった後成
膜を開始する。

【００３２】成膜プロセスでは、まず基板を所定の温度
に加熱する。次に、ＭＦＣ１１２でそれぞれ流量を制御
したＡｒ及びＨ₂ をプラズマガス導入口１１０から成膜
チャンバ１０１に導入し、また圧力調整バルブ１０８に
よりチャンバ内部を所定の圧力に設定する。その後、マ
イクロ波電源１０４よりマイクロ波を印加し、ＥＣＲプ
ラズマを発生させる。次に、それぞれＭＦＣ１２３で流
量制御した原料ガスＴｉＣｌ₄ 及びＷＦ₆ （１％にＨ₂
希釈）を原料ガス導入口から導入し、成膜を開始する。
本実施例における代表的な成膜条件は次の通りである。
基板温度７００度、Ａｒ流量５０ｓｃｃｍ、Ｈ₂ 流量２
０ｓｃｃｍ、ＴｉＣｌ₄ 流量０．０５ｓｃｃｍ、ＷＦ₆
流量０．０２ｓｃｃｍ、成膜圧力１０ｍＴｏｒｒ、マイ
クロ波電力１ｋｗ。シリサイド層の膜厚は約４０ｎｍと
した。

【００３３】以上でシリサイド層成膜が完了した基板
は、チャンバへの設置時と逆の手順にて取り出され、そ
の後、弗酸溶液で処理を行った。この弗酸処理により、
コンタクトホール底部のシリサイド化した部分のみを残
し、その他の領域に堆積した金属膜を除去することがで
きる。その後引き続き、既に説明したコンタクト配線お
よび第１配線層の形成工程を行う。

【００３４】なお、比較例として、シリサイド薄膜の成
膜工程においてＷを供給せずにＴｉシリサイドを成膜
し、その他は全く同様の工程を行った試料も用意した。

【００３５】構造解析の結果、本実施例で形成したタン
グステンを含有するチタンシリサイドは、７００℃とい
う従来より約１００℃低い温度での成膜であるにも関わ
らず、Ｃ５４構造になっていることが判明した。一方、
タングステンを供給しなかった比較例においては、構造
はＣ４９構造であった。また、両者の抵抗率を比較する
と、Ｔｉシリサイドを低温で成膜した比較例では１００
μΩ・ｃｍであったが、タングステンを含有させる本発
明のシリサイド薄膜を用いた場合は１８μΩ・ｃｍにま
で低下した。以上より、シリサイド中にタングステンを
含有させることによりＣ５４構造への相転移温度が低下
し、それに伴い低い成膜温度で低抵抗のシリサイド形成
が可能となった。

【００３６】組成分析の結果によれば、本実施例で形成
したシリサイド薄膜中には約５ａｔ％のＷが含まれてい
た。このシリサイド薄膜中のＷ含有量は、成膜時のＴｉ
とＷの原料ガスの流量比を変化させることで制御可能で
ある。また、このようにしてＷ含有量を変化させた場
合、低抵抗のＣ５４構造を得るために必要な成膜温度も
変化する。原料ガス流量比を変化させてシリサイド薄膜
の成膜を行った結果、シリサイド中のＷ含有量が１０ａ
ｔ％とした場合に、Ｃ５４構造を得るために必要な温度
すなわち相転移温度は６５０℃まで低下した。このよう
にＷを１０ａｔ％含有させた場合でも、本発明のシリサ
イド薄膜の抵抗率は、同一温度で成膜したＴｉシリサイ
ドよりも抵抗率は低かった。Ｗ含有量を１０ａｔ％以上
にすると、同一温度で成膜したＴｉシリサイドよりも抵
抗が高くなっていく。以上より、本発明のシリサイド材
料における有効なＷ含有量は１０ａｔ％以下である。

【００３７】

【実施例２】本実施例では、比較的低温でＣＶＤ成膜を
行うことによりＣ４９構造のシリサイドを形成してお
き、その後の熱処理によりＣ５４構造に相転移させた例
を述べる。作製した半導体装置の構造は実施例１と同様
であり、また、製造プロセスもシリサイド薄膜の形成工
程を除いては実施例１と同一である。以下では、本実施
例におけるシリサイド薄膜の成膜工程を説明する。

【００３８】本実施例にでは、タングステンを含有する
ＴｉシリサイドのＣＶＤ成膜を、実施例１よりも低温
の、基板温度６００℃で行った。シリサイド層のＣＶＤ
成膜には、実施例１と同様に図１に示したＥＣＲプラズ
マＣＶＤ装置を使用した。基板温度６００℃で成膜した
場合、堆積する金属膜は基板に露出するシリコンと反応
してシリサイド化はするものの、その構造は高抵抗の準
安定相であるＣ４９構造となる。本実施例における代表
的な成膜条件は以下の通りである。基板温度６００度、
Ａｒ流量５０ｓｃｃｍ、Ｈ₂ 流量２０ｓｃｃｍ、ＴｉＣ
ｌ₄ 流量０．０５ｓｃｃｍ、ＷＦ₆ 流量０．０２ｓｃｃ
ｍ、成膜圧力１０ｍＴｏｒｒ、マイクロ波電力１ｋｗ。
また、シリサイド層の膜厚は、実施例１と同一の約４０
ｎｍとした。本条件は、基板温度以外は実施例１と同一
条件である。

【００３９】上記条件によるＣＶＤ成膜では、基板温度
が低いためシリサイド相の構造は高抵抗のＣ４９構造と
なる。そこで、これを熱処理することにより低抵抗のＣ
５４構造に相転移させる。本実施例では、成膜を終えた
基板を図１の装置から取り出し、これをラピッドサーマ
ルアニール装置に設置して、水素（Ｈ₂ ）雰囲気中で熱
処理を行った。処理条件は、Ｈ₂ （１００％）雰囲気、
７００℃、３０秒とした。

【００４０】以上の方法で形成したシリサイド層は、構
造解析の結果Ｃ５４構造となっていることが確認でき
た。この７００℃という熱処理温度は、従来必要とされ
た熱処理温度より１００℃程度低い温度である。また、
構造がＣ５４構造となった結果、コンタクト部として十
分使用可能な低い抵抗率が得られた。つまり、本発明の
Ｗを含有するシリサイド材料は、低温で成膜してその後
熱処理するという方法においても製造することが可能で
あり、また従来より低温の熱処理で低抵抗のＣ５４構造
に相転移させることが可能である。なお、本実施例のシ
リサイド中のＷ含有量は約８ａｔ％であり、実施例１よ
りも若干高い値である。これは、実施例１と本実施例で
は成膜時の基板温度が異なっており、各温度におけるＷ
原料ガスとＴｉ原料ガスの反応効率が異なっているため
と思われる。

【００４１】本実施例においては、水素雰囲気中でのラ
ピッドサーマルアニール法による熱処理を行ったが、熱
処理の方法として本方法に限定する必要はない。熱処理
条件に関しては、Ｔｉシリサイドの膜厚、コンタクトの
大きさ、Ｔｉシリサイド層に含まれるＷの量により、適
宜選択すればよい。また、水素雰囲気以外にも、窒素や
アルゴンなどの不活性ガス雰囲気中での熱処理も同様に
有効である。

【００４２】

【実施例３】本実施例では、Ｗを含有するＴｉシリサイ
ドをＭＯＳＦＥＴの拡散層に対するコンタクトホール底
部に加え、ゲート電極上にも形成した例を説明する。図
４〜５は、本実施例で製造した半導体装置の断面を工程
順に並べた図であり、図５（ｆ）が第１配線層までが完
成した断面図を示している。以下、図４〜５を参照し
て、本実施例の製造工程を説明する。

【００４３】まず、シリコン基板１のＬＯＣＯＳ絶縁膜
２で分離された領域に、ＭＯＳＦＥＴを形成を形成し
（図４（ａ））、さらにイオン注入により拡散層６を形
成する（図４（ｂ））。これらの工程は、実施例１、２
と全く同様である。

【００４４】本実施例では、これに引き続き、シリサイ
ド薄膜の成膜を行う。この時点では層間絶縁膜が形成さ
れていないため、ＣＶＤ法による成膜を行うと、拡散層
６上に加えてゲート電極４のシリコン露出部にシリサイ
ドが形成される。引き続き、ＬＯＣＯＳ絶縁膜２やゲー
ト側壁５の上に堆積した金属膜を弗酸処理により除去
し、拡散層６上のシリサイド薄膜８とゲート電極上のシ
リサイド薄膜１２を形成する（図４（ｃ））。本実施例
のシリサイド成膜は、実施例１と同様に成膜時の基板温
度７００℃で行い、後の熱処理なしでＣ５４構造のシリ
サイド形成を行った。これは、実施例２のように６００
℃程度の低温で成膜した後に熱処理してＣ５４構造に相
転移させてもよい。

【００４５】その後、層間絶縁膜７を成膜して通常の手
法でコンタクトホールを開孔する（図５（ｄ））。そこ
にバリアメタル９およびコンタクトプラグ１０の埋め込
み成膜を行い、層間絶縁膜７上に堆積した部分を平坦化
により除去してコンタクト配線の形成が完成する。（図
５（ｅ））。さらに引き続き、上部にアルミニウム（Ａ
ｌ）を成膜し、これを所定の形状にパターニングして、
第１配線層を形成する（図５（ｆ））。

【００４６】以上の実施例では、本発明のシリサイド材
料をＭＯＳＦＥＴのソース・ドレインのコンタクト部、
及びゲート電極に適用した例を説明したが、本発明のシ
リサイド材料の用途はこれらに限られるものではない。
例えば、上記の他、半導体装置における配線材料として
利用することも可能である。つまり、従来の半導体装置
においてＴｉシリサイド等の材料が用いられていた部分
は、全て本発明のＷを含有するシリサイドで置き換える
ことができる。

【００４７】また、実施例においては、本発明のシリサ
イド材料の成膜手法としてＥＣＲプラズマＣＶＤ法のみ
を説明したが、この他の方法により成膜することももち
ろん可能である。例えば、平行平板型や誘導結合型など
のＥＣＲとは異なる励起手段を用いるプラズマＣＶＤを
用いてもよい。またプラズマを用いない熱ＣＶＤ法によ
る成膜も可能である。タングステンの原料ガスに関して
は、実施例においてはＨ₂ で１％に希釈したＷＦ₆ ガス
を使用したが、Ｈ₂ 希釈したことに本質的な意味はな
い。また、Ｗを含むガスとして、本実施例においてはＷ
Ｆ₆ を使用したが、ＷＣｌ６等の他のガスでも良いこと
はいうまでもない。それらＷを含むガスの供給量は、成
膜条件、例えばＴｉＣｌ₄ 流量や基板温度により適宜選
択される。さらに、実施例では、シリコン基板上にＴｉ
およびＷ原料を供給してシリサイド化を生じさせる製造
方法を説明したが、シラン等のシリコン原料ガスをもち
いて成膜することももちろん可能であり、この場合はシ
リコンが露出している基板以外の、様々な材質上に本発
明のシリサイド薄膜を成膜することが可能となる。

【００４８】

【発明の効果】以上説明したように、本発明のシリサイ
ド材料による薄膜とその製造方法においては、Ｔｉシリ
サイドにタングステンを添加することにより、低抵抗相
であるＣ５４構造を得るために必要な成膜もしくは熱処
理温度を大幅に低下させることが可能となった。これに
より、トランジスタを形成後のプロセスにおける加熱温
度が低下し、拡散層における不純物の拡散の問題が解消
された。これらの結果として、半導体装置の電気的特性
劣化や動作不良の問題が解決され、製造の歩留まりが向
上するという顕著な効果が得られた。

【図面の簡単な説明】

【図１】 本発明の実施例においてシリサイド成膜に使
用したＥＣＲプラズマＣＶＤ装置の概略を示す図であ
る。

【図２】 本発明の第１及び第２の実施例で製造した半
導体装置の主要製造工程における断面図である。

【図３】 本発明の第１及び第２の実施例で製造した半
導体装置の主要製造工程における断面図である。

【図４】 本発明の第３の実施例で製造した半導体装置
の主要製造工程における断面図である。

【図５】 本発明の第３の実施例で製造した半導体装置
の主要製造工程における断面図である。

【符号の説明】

１ シリコン基板 ２ ＬＯＣＯＳ絶縁膜 ３ ゲート酸化膜 ４ ゲート側壁 ５ ゲート電極 ６ 拡散層 ７ 層間絶縁膜 ８ シリサイド層 ９ バリアメタル １０ コンタクトプラグ １１ 第１配線層 １２ シリサイド層 １０１ 成膜チャンバ １０２ 基板 １０３ 基板保持加熱機構 １０４ マイクロ波電源 １０５ 電磁石 １０６ ゲートバルブ １０７ 基板交換室 １０８ 圧力調整バルブ １０９ 真空ポンプ １１０ プラズマガス導入口 １１１ バルブ １１２ マスフローコントローラ １２０ 原料ガス導入口 １２１ バルブ １２２ マスフローコントローラ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ３０１Ｐ 21/336

Claims (14)

【特許請求の範囲】
1. 【請求項１】 チタン、タングステンおよびシリコンを
   構成元素とする多結晶のシリサイド材料であって、前記
   タングステンの少なくとも一部が前記シリサイド材料の
   結晶粒内に均一に分布することを特徴とするシリサイド
   材料。
2. 【請求項２】 前記シリサイド材料における組成比が、
   チタンとタングステンの和に対するシリコンの比でおお
   むね１対２であることを特徴とする請求項１に記載のシ
   リサイド材料。
3. 【請求項３】 前記シリサイド材料におけるのタングス
   テン含有量が１ａｔ％から１０ａｔ％の範囲内であるこ
   とを特徴とする請求項１または請求項２に記載のシリサ
   イド材料。
4. 【請求項４】 安定相の結晶構造がＣ５４構造であり、
   かつその他の構造から前記Ｃ５４構造への相転移温度が
   ７５０℃以下であることを特徴とする請求項１から請求
   項３のいずれかに記載のシリサイド材料。
5. 【請求項５】 請求項１から請求項４のいずれかに記載
   のシリサイド材料からなり、その形状が薄膜形状である
   ことを特徴とするシリサイド薄膜。
6. 【請求項６】 半導体基板上の所定の領域に請求項５に
   記載のシリサイド薄膜が設置されていることを特徴とす
   る半導体装置。
7. 【請求項７】 シリコン基板上に電界効果型トランジス
   タを有する半導体装置において、少なくとも該電界効果
   型トランジスタのソースまたはドレイン領域上に請求項
   ５に記載のシリサイド薄膜が設置されていることを特徴
   とする半導体装置。
8. 【請求項８】 少なくとも表面の一部にシリコン露出部
   を有する基板を所定の基板温度に保持し、該基板上にチ
   タンおよびタングステンを含有する原料ガスを供給し、
   該原料ガスを励起手段により分解すると共に前記シリコ
   ン露出部においてシリコンと反応させ、前記シリコン露
   出部上にチタン、タングステンおよびシリコンよりなる
   シリサイド薄膜を形成することを特徴とするシリサイド
   薄膜の製造方法。
9. 【請求項９】 前記基板温度が６５０℃から７５０℃の
   範囲内の温度であり、かつ前記シリサイド薄膜がＣ５４
   結晶構造であることを特徴とする請求項８に記載のシリ
   サイド薄膜の製造方法。
10. 【請求項１０】 少なくとも表面の一部にシリコン露出
    部を有する基板を所定の基板温度に保持し、該基板上に
    チタンおよびタングステンを含有する原料ガスを供給
    し、該原料ガスを励起手段により分解すると共に前記シ
    リコン露出部においてシリコンと反応させ、前記シリコ
    ン露出部上にチタン、タングステンおよびシリコンより
    なるシリサイド薄膜を形成し、その後前記基板温度より
    も高い熱処理温度で熱処理を行うことを特徴とするシリ
    サイド薄膜の製造方法。
11. 【請求項１１】 前記基板温度が６５０℃以下の温度で
    あり、前記熱処理温度が６５０℃から７５０℃の範囲内
    の温度であり、かつ前記シリサイド薄膜がＣ５４結晶構
    造であることを特徴とする請求項１０に記載のシリサイ
    ド薄膜の製造方法。
12. 【請求項１２】 前記励起手段としてプラズマを用いる
    ことを特徴とする請求項８から請求項１１のいずれかに
    記載のシリサイド薄膜の製造方法。
13. 【請求項１３】 半導体基板上の所定の領域に請求項８
    から請求項１２のいずれかに記載のシリサイド薄膜の製
    造方法によりシリサイド薄膜を形成することを特徴とす
    る半導体装置の製造方法。
14. 【請求項１４】 少なくともシリコン基板上に形成され
    た電解効果トランジスタのソースおよびドレイン領域上
    に、請求項８から請求項１２のいずれかに記載のシリサ
    イド薄膜の製造方法によりシリサイド薄膜を形成するこ
    とを特徴とする半導体装置の製造方法。